DE102020003722A1 - Hochspannungsdiode auf soi-substrat mit grabenmodifiziertem strompfad - Google Patents

Hochspannungsdiode auf soi-substrat mit grabenmodifiziertem strompfad Download PDF

Info

Publication number
DE102020003722A1
DE102020003722A1 DE102020003722.4A DE102020003722A DE102020003722A1 DE 102020003722 A1 DE102020003722 A1 DE 102020003722A1 DE 102020003722 A DE102020003722 A DE 102020003722A DE 102020003722 A1 DE102020003722 A1 DE 102020003722A1
Authority
DE
Germany
Prior art keywords
trench
diode
breakdown voltage
region
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020003722.4A
Other languages
English (en)
Inventor
Jaroslav Pjencak
Moshe Agam
Johan Camiel Julia Janssens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102020003722A1 publication Critical patent/DE102020003722A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76291—Lateral isolation by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung kann ein Silicon-on-Insulator-Substrat (SOI-Substrat) und eine auf dem SOI-Substrat ausgebildete Diode einschließen, wobei die Diode einen Kathodenbereich und einen Anodenbereich einschließt. Die Halbleitervorrichtung kann mindestens einen Durchbruchspannungsgraben einschließen, der an einem Rand des Kathodenbereichs und zwischen dem Kathodenbereich und dem Anodenbereich angeordnet ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der am 24. Juni 2019 eingereichten U.S. Patentanmeldung Nr. 16/450.298 . Diese Anmeldung wird hierin durch Bezugnahme in Ihrer Gesamtheit aufgenommen.
  • TECHNISCHES GEBIET
  • Diese Beschreibung bezieht sich auf Dioden für Silicon-on-Insulator-Vorrichtungen (SOI-Vorrichtungen).
  • HINTERGRUND
  • Die Durchbruchspannung (BV) einer Diode, bei der ein großer Sperrstromfluss auftritt, während die Diode in Sperrrichtung gepolt ist, ist eine grundlegende Diodeneigenschaft, die die potenziellen Einsatzmöglichkeiten der Diode bestimmt. Zum Beispiel kann es wünschenswert sein, eine Diode als Sperrdiode oder zum Schutz vor elektrostatischer Entladung (ESD) zu verwenden. Bei diesen und ähnlichen Eigenschaften kann es wünschenswert sein zu gewährleisten, dass eine maximale Sperrspannung, die an der Diode auftritt, kleiner als die Durchbruchspannung der Diode ist.
  • Bei den Silicon-on-Insulator-Technologien (SOI-Technologien) wird das massive Silicium mit einem Isolator beschichtet, der wiederum mit einer weiteren Siliciumschicht beschichtet ist, auf der Vorrichtungen und andere Strukturen gebildet werden. SOI-Technologien weisen eine Reihe von bekannten Vorteilen auf, die sich auf die Miniaturisierung von Schaltungsanordnungen und Vorrichtungen beziehen. Beispielsweise führt das Isolieren von Schaltkreisen vom massiven Silicium durch den zwischengeschalteten Isolator zu geringeren parasitären Kapazitäten, geringeren Leckströmen und höheren Leistungseffizienzen.
  • Es ist außerdem wünschenswert, verschiedene Arten von Schaltungsanordnungen auf einem einzigen SOI-Substrat zu bilden, um die Miniaturisierung weiter voranzutreiben, die Geschwindigkeit und die Zuverlässigkeit der Schaltungsanordnungen zu erhöhen, die Verbindungen zwischen den Schaltungsanordnungen zu erleichtern und die zugehörigen Herstellungsprozesse effizienter und kostengünstiger zu gestalten. Beispielsweise ist es möglich, Logikschaltungsanordnungen, Analogschaltungsanordnungen und Leistungsschaltungsanordnungen auf einem einzigen SOI-Substrat unterzubringen.
  • Obwohl es Techniken gibt, um solche Schaltungsanordnungen auf einem SOI-Substrat voneinander zu isolieren, weist insbesondere das Vorhandensein von Leistungsschaltungsanordnungen auf die Notwendigkeit hin, Dioden mit hoher (Durchbruch-)Spannung einzubauen. Herkömmliche Techniken bieten jedoch keine praktische Möglichkeit, Dioden mit ausreichend hoher BV für isolierte Schaltungsanordnungen auf SOI-Substraten zu bilden.
  • KURZDARSTELLUNG
  • Nach einem allgemeinen Gesichtspunkt schließt eine Halbleitervorrichtung ein Silicon-on-Insulator-Substrat (SOI-Substrat) und eine auf dem SOI-Substrat ausgebildete Diode ein, wobei die Diode einen Kathodenbereich und einen Anodenbereich einschließt. Die Halbleitervorrichtung kann mindestens einen Durchbruchspannungsgraben einschließen, der an einem Rand des Kathodenbereichs und zwischen dem Kathodenbereich und dem Anodenbereich angeordnet ist.
  • Nach einem anderen allgemeinen Gesichtspunkt kann eine Halbleitervorrichtung ein Substrat und eine in dem Substrat ausgebildete Diode einschließen, wobei die Diode einen Kathodenbereich und einen Anodenbereich einschließt. Die Halbleitervorrichtung kann mindestens einen an den Kathodenbereich angrenzenden Grabenisolator einschließen, der einen Diodenstrompfad um den mindestens einen Grabenisolator definiert, der das Substrat zwischen dem Kathodenbereich und dem Anodenbereich durchläuft.
  • Nach einem anderen allgemeinen Gesichtspunkt kann ein Verfahren zur Herstellung einer Halbleitervorrichtung die Bildung eines Silicon-on-Insulator-Substrats (SOI-Substrats) und die Bildung eines Durchbruchspannungsgrabens im SOI-Substrat einschließen. Das Verfahren kann ferner die Bildung einer Diode in dem SOI einschließen, einschließlich der Bildung eines Kathodenbereichs der Diode angrenzend an den Durchbruchspannungsgraben, wobei sich der Durchbruchspannungsgraben zwischen dem Kathodenbereich und dem Anodenbereich befindet.
  • Die Details einer oder mehrerer Umsetzungsformen sind in den begleitenden Zeichnungen und der nachfolgenden Beschreibung dargelegt. Andere Merkmale werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen ersichtlich.
  • Figurenliste
    • 1A veranschaulicht einen vereinfachten Querschnitt einer Hochspannungsdiode mit einem grabenmodifizierten Strompfad gemäß einigen beispielhaften Implementierungen.
    • 1B veranschaulicht eine detailliertere beispielhafte Implementierung des Querschnitts von 1A.
    • 2 ist eine Draufsicht auf die beispielhafte Hochspannungsdiode aus 1B.
    • 3 veranschaulicht die Beziehungen zwischen Struktur, Durchbruchspannung und elektrischer Feldverteilung der Hochspannungsdiode von 1B und 2.
    • 4 veranschaulicht einen Querschnitt durch eine zweite beispielhafte Implementierung der Hochspannungsdiode aus 1A.
    • 5A veranschaulicht einen vereinfachten Querschnitt einer weiteren beispielhaften Implementierung einer Hochspannungsdiode, mit einer vertikalen Feldplatte für eine erhöhte Durchbruchspannung.
    • 5B veranschaulicht eine detailliertere beispielhafte Implementierung des vereinfachten Querschnitts von 5A.
    • 6 ist eine Draufsicht auf die beispielhafte Implementierung von 5B und 6.
    • 7 veranschaulicht die Beziehungen zwischen Strukturen, Durchbruchspannungen und der Verteilung des elektrischen Feldes bei der beispielhaften Implementierung von 5B und 6.
    • 8 veranschaulicht weitere beispielhafte Beziehungen zwischen der Struktur, der Durchbruchspannung und der elektrischen Feldverteilung der beispielhaften Implementierung von 5B und 6.
    • 9 veranschaulicht eine vierte beispielhafte Implementierung einer Hochspannungsdiode.
    • 10 veranschaulicht eine fünfte beispielhafte Implementierung einer Hochspannungsdiode.
    • 11 ist ein Flussdiagramm, das beispielhafte Prozessvorgänge zur Bildung von Gesichtspunkten der beispielhaften Implementierung von 4 veranschaulicht.
    • 12 ist eine Struktur, die ein Beispiel für einen ersten Vorgang des Flussdiagramms von 11 veranschaulicht.
    • 13 ist eine Struktur, die ein Beispiel für einen zweiten Vorgang des Flussdiagramms von 11 veranschaulicht.
    • 14 ist eine Struktur, die ein Beispiel für einen dritten Vorgang des Flussdiagramms von 11 veranschaulicht.
    • 15 ist eine Struktur, die ein Beispiel für einen vierten Vorgang des Flussdiagramms von 11 veranschaulicht.
    • 16 ist eine Struktur, die ein Beispiel für einen fünften Vorgang des Flussdiagramms von 11 veranschaulicht.
    • 17 ist eine Struktur, die ein Beispiel für einen sechsten Vorgang des Flussdiagramms von 11 veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Wie nachstehend im Detail beschrieben, schließen die Ausführungsformen eine kompakte Hochspannungsdiode auf einem Silicon-on-Insulator-Substrat (SOI-Substrat) ein, bei der ein an die Kathode angrenzender Graben verwendet wird, um einen Strompfad der Diode zu modifizieren und die Durchbruchspannung der Diode unter Sperrstrombedingungen zu erhöhen. Die kompakte Hochspannungsdiode kann kostengünstig hergestellt werden, einschließlich der Bildung des Grabens in Verbindung mit anderen Arten von Gräben (z. B. Isolationsgräben), die auf dem SOI-Substrat gebildet werden. Dementsprechend kann eine zuverlässige Diodenleistung erzielt werden.
  • 1A veranschaulicht einen vereinfachten Querschnitt einer Hochspannungsdiode 100A mit einem grabenmodifizierten Strompfad 136 gemäß einigen beispielhaften Implementierungen. 1B veranschaulicht eine detailliertere beispielhafte Implementierung des Querschnitts von 1A. 1A und 1B sind aus Gründen der Klarheit der Beschreibung einheitlich nummeriert (d. h., gleiche Zahlen bedeuten gleiche Elemente).
  • In dem vereinfachten Beispiel von 1A enthält die Diode 100a eine Kathode 116 und eine Anode 118, die in einer Silicon-on-Insulator-Schicht (SOI-Schicht) 108 ausgebildet sind. Wie oben erwähnt und wie in der nachstehend erläuterten Draufsicht von 2 zu sehen ist, kann die Diode 100a von anderen Stromkreisen durch einen isolierenden Graben isoliert werden, der als Tiefgraben-Isolationsstruktur (DTI-Struktur) 126 bezeichnet wird. Insbesondere kann die DTI 126 beispielsweise so ausgelegt sein, dass sie die Diode 100a von Hochspannungs-Leistungsschaltkreisen isoliert, die ebenfalls in der SOI 108 ausgebildet werden.
  • Dennoch kann die Diode 100a in verschiedenen Anwendungsszenarien, einschließlich unbeabsichtigter Kurzschlüsse, elektrostatischer Entladungen und anderer Fehlfunktionen, großen Sperrspannungen ausgesetzt sein und einer damit verbundenen starken Durchbruchspannung (BV) standhalten müssen. Bei herkömmlichen Dioden wird der Sperrstromfluss durch ein elektrisches Feld (und das damit verbundene laterale Dotierungsprofil) im Kathodenbereich und insbesondere z. B. durch ein kritisches elektrisches Feld am Rand eines Nwell-Kathodenbereichs an einem PN-Übergang mit einer p-Typ-SOI-Schicht gesteuert. Daher ist es möglich, geringfügige Erhöhungen der BV durch Vergrößerung des seitlichen Abstands oder der Entfernung zwischen Kathoden- und Anodenbereichen bei herkömmlichen Dioden zu erzielen.
  • In 1A modifiziert jedoch ein Durchbruchspannungsgraben (BVT) 134 eine elektrische Feldverteilung in einem Bereich der Kathode 116 und den damit verbundenen Sperrstrompfad 136 zwischen der Kathode 116 und der Anode 118. Insbesondere bewirkt der BVT 134, wie gezeigt, dass der Strompfad 136 zumindest quasi-vertikal verläuft, z. B. zumindest teilweise in Richtung eines Isolators, auf dem die SOI-Schicht 108 gebildet wird (nicht dargestellt in 1A; in 1B als Isolatorschicht 104 veranschaulicht). Anders ausgedrückt, wird der BVT 134 bis zu einer Tiefe gebildet, die über eine Tiefe der Kathode 116 hinausgeht, ohne jedoch einen Boden der SOI-Schicht 108 zu erreichen, sodass zumindest ein Teil der SOI-Schicht 108 für den Durchfluss des grabenmodifizierten Strompfads 136 zwischen der Kathode 116 und der Anode 118 zur Verfügung steht.
  • So ist es durch die Einbeziehung des BVT 134 möglich, den gerade erwähnten lateralen Abschnitt eines PN-Übergangs zwischen einem herkömmlichen Kathodenbereich und einer angrenzenden P-Typ-SOI-Schicht zu eliminieren. Beispielsweise veranschaulicht das nachstehende Beispiel von 3 ein elektrisches Feld mit einem elektrostatischen Potenzial, das in einem Bereich der Kathode 116 am stärksten ist und sich vertikal entlang einer Länge des BVT 134 abschwächt, was mit dem veranschaulichenden Fluss des grabenmodifizierten Strompfads 136 übereinstimmt.
  • Die vereinfachten Beispiele von 1A veranschaulichen einen einzelnen BVT 134 mit einer veranschaulichten Breite und Tiefe, aber in verschiedenen anderen Implementierungen ist es möglich, diese und andere BVT-Parameter zu variieren. Zum Beispiel können mehrere BVT eingeschlossen werden, wie in 5, 7 und 9 dargestellt. Jede BVT ist in der Breite variabel, wie in 10 veranschaulicht, und auch die Tiefe der BVT 134 ist variabel. Darüber hinaus sind die Abstände zwischen mehreren BVT sowie die Abstände zwischen der Anode 118 und einem BVT 134, der der Anode 118 am nächsten liegt, variabel.
  • Wie nachstehend im Detail beschrieben, ermöglichen geeignete Ausführungsentscheidungen, die im Hinblick auf die vorstehend genannten (und ähnliche) Parameter getroffen werden, eine gewisse Kontrolle über eine resultierende Durchbruchspannung. Beispielsweise kann eine herkömmliche SOI-Diode ohne den BVT 134 für eine Durchbruchspannung im Bereich von 90 V ausgelegt sein. Durch Hinzufügen des BVT 134 kann die Diode 100a eine Durchbruchspannung in einem Bereich von mindestens 140 V aufweisen, was einen Vorgang von z. B. 120 V ermöglicht. Wie vorstehend erwähnt und nachstehend ausführlich beschrieben und veranschaulicht, ermöglichen Variationen der Ausführungsparameter im Zusammenhang mit dem BVT 134 (z. B. Variationen in Anzahl, Breite oder Abstand der BVT) auch weitere BV-Erhöhungen.
  • Vorteilhaft ist, dass der BVT 134 mithilfe eines Prozessablaufs gebildet werden kann, der dem zur Bildung der DTI 126 verwendeten Prozessablauf ähnlich ist. In einigen Beispielen, wie in den Beispielen der 11 bis 16 veranschaulicht, kann der BVT 134 zusammen mit der DTI 126 in demselben Prozessschritt bzw. denselben Prozessschritten gebildet werden, indem bestimmte Prozessparameter (z. B. Größe der Maskenöffnung) variiert werden. Infolgedessen können die verschiedenen Vorteile der hier beschriebenen BVT 134 auf kostengünstige, zuverlässige und effiziente Weise erzielt werden.
  • Andere Ausführungsvarianten sind ebenfalls möglich. Beispielsweise kann, wie in Bezug auf 4 veranschaulicht und beschrieben, der BVT 134 mit einem inneren Luftspalt gebildet werden. Wie ebenfalls in Bezug auf 4 beschrieben und veranschaulicht, kann eine zusätzliche N-Typ-Schicht in der P-Typ-Anode angeordnet (und mit der P-Typ-Anode elektrisch kurzgeschlossen) werden, wodurch die Diode in eine BJT-Diode umgewandelt wird, sodass die N-Schicht den Kollektor eines lateralen NPN-BJT bildet, bei dem die ursprüngliche Kathode als Emitter, die ursprüngliche P-Anode als Basis und die neu hinzugefügte N-Typ-Schicht als Kollektor wirkt.
  • In dem ausführlicheren Beispiel von 1B wird die Diode 100b veranschaulicht, wie sie aus einem massiven Si-Substrat 102 mit einer darauf ausgebildeten Isolatorschicht 104 gebildet wird. Beispielsweise kann das massive Siliciumsubstrat 102 eine Dotierung vom P+-Typ aufweisen, während die Schicht 104 mithilfe eines Oxids oder eines anderen geeigneten Isolators gebildet werden kann und als vergrabenes Oxid oder BOX bezeichnet werden kann.
  • Eine Anti-Back-Gate-Schicht (ABG-Schicht) 106 kann auf der BOX-Schicht 104 gebildet werden. Die ABG-Schicht kann auch eine Dotierungskonzentration vom P+-Typ aufweisen und ist bekanntermaßen hilfreich, um die Diode 100b und andere auf dem SOI 108 gebildete Schaltungsanordnungen von einem Potenzial des Substrats 102 abzuschirmen.
  • Die SOI-Schicht 108 kann eine auf den Schichten 102, 104, 106 gebildete Siliciumschicht des P-Typs darstellen, in der verschiedene Vorrichtungen und Schaltungsanordnungselemente, einschließlich der Diode 100A, 100B, gebildet werden können. Insbesondere kann, wie gezeigt, die Kathode 116 eine N-Typ-Schicht 110 einschließen, (z. B. Nwell oder Nwell/Nresurf) kann innerhalb der SOI-Schicht 108 gebildet werden. Eine N-Typ-Kontaktschicht (Nimp) 112 kann in dem N-Typ-Bereich 110 gebildet werden, und ein Metallkontakt (z. B. Silicid) 114 kann auf der N-Typ-Kontaktschicht 112 gebildet werden. So können, wie gezeigt, die Bereiche/Schichten 110, 112, 114 so verstanden werden, dass sie die Kathode 116 der Diode 100a und 100b darstellen.
  • Die Anode 118 der Diode 100A, 100B kann mithilfe eines Metallkontakts 120 gebildet werden, der elektrisch mit einer P-Typ-Kontaktschicht (z. B. Pimp) 121 verbunden ist, oder diesen einschließen, wodurch ein elektrischer Kontakt zu einem P-Typ-Anodenbereich 122 (z. B. Pwell) bereitgestellt wird. Ein flacher Grabenisolationsbereich (STI-Bereich) 124, z. B. ein geeignetes Oxid, kann angrenzend an die P-Typ-Kontaktschicht 121 und den P-Typ-Anodenbereich 122 gebildet werden.
  • Ferner wird in 1B der Bereich 126 der Tiefgraben-Isolation (DTI) veranschaulicht, der die vorstehend beschriebenen Strukturen der Diode 100a, 100b, einschließlich der Kathode 116 und der Anode 118, von anderen Elementen der Schaltungsanordnung oder anderen Bereichen isoliert, die auf oder in der SOI-Schicht 108 gebildet werden können. Wie die STI 124 kann auch die DTI 126 mit einem geeigneten Oxid gebildet werden. In einigen Implementierungen kann die DTI 126 mit einer darin ausgebildeten Polysiliciumschicht gebildet werden.
  • Zur Veranschaulichung der Funktion und des Zwecks der DTI 126 wird ein äußerer Taschenbereich 133 veranschaulicht, der einen P-Typ-Bereich 130, einen flachen Grabenisolationsbereich 132, eine P-Typ-Kontaktschicht 131 und einen Metallkontakt 128 umfasst. Zum Zwecke der Beschreibung von 1B versteht es sich, dass die Außentasche 133 und deren veranschaulichende Elemente lediglich zur Veranschaulichung einer Isolationsfunktion der DTI 126 eingeschlossen sind und daher hier nicht weiter im Detail beschrieben werden.
  • In dem Beispiel von 1B kann der BVT 134 aus der vorstehenden Beschreibung von 1A so verstanden werden, dass er dazu konfiguriert wird, den Strompfad 136 der Diode 100b zwischen der Kathode 116 und der Anode 118 zu modifizieren. Insbesondere lenkt der BVT 134 den Stromfluss um, sodass der Strompfad 136 hauptsächlich in einer im Wesentlichen vertikalen Richtung verläuft, d. h. in Richtung der BOX-Schicht 104.
  • Wie vorstehend in Bezug auf 1A erwähnt, können verschiedene Ausführungsparameter des BVT 134 mit Variationen in der Durchbruchspannung der Diode 100b verbunden sein. Beispielsweise kann die Durchbruchspannung von einer relativen Breite des BV-Grabens 134 sowie von einem Abstand zwischen dem BVT 134 und der Anode 118 abhängen. In Implementierungen, in denen eine Vielzahl von BVT 134 eingeschlossen sind (z. B. 5, 7, 9), kann eine resultierende Durchbruchspannung in Abhängigkeit von damit verbundenen Faktoren variieren, wie der Gesamtzahl der eingeschlossenen BVT sowie dem Grad des Abstands zwischen den BVT. Wie die STI 124 und die DTI 126 kann auch der BVT 134 mithilfe eines geeigneten Oxids gebildet werden. In einigen beispielhaften Implementierungen, die nachstehend veranschaulicht und beschrieben werden, kann der BVT 134 mit einem darin eingeschlossenen Luftspalt gebildet werden.
  • 2 ist eine Draufsicht auf die Diode 100b von FIG. IB. Wie veranschaulicht, kann der BVT 134 dazu konfiguriert werden, die Kathode 116 in einem Bereich zwischen der Kathode 116 und der Anode 118 zu umhüllen. Wie ebenfalls veranschaulicht, kann die Diode 100b durch die DTI 126 von anderen Elementen der Schaltungsanordnung isoliert werden.
  • 3 veranschaulicht eine vereinfachte Diode 300, die im Allgemeinen der Diode 100b von 1B entspricht. Wie gezeigt, enthält die Diode 300 eine massive Siliciumschicht 302, eine BOX-Schicht 304 und eine ABG-Schicht 306. Eine SOI-Schicht 308 weist einen darin ausgebildeten BVT 334 auf, der einen Kathodenbereich 310 von einem Anodenbereich 322 trennt. Wie gezeigt, grenzt der BVT 334 an einen Rand des Kathodenbereichs 310 an und verläuft vertikal in Richtung des BOX 304.
  • Ebenfalls in 3 wird ein Abstand Lb zwischen dem BVT 334 und dem Anodenbereich 322 veranschaulicht. Wie vorstehend erwähnt und in Bezug auf Diagramm 314 veranschaulicht, kann eine Durchbruchspannung der Diode 300 gemäß dem Abstand Lb variieren.
  • Bei herkömmlichen SOI-Dioden ohne BVT 334 wird die Durchbruchspannung im Allgemeinen durch ein laterales Dotierungsprofil des Kathodenbereichs der Diode begrenzt. Das heißt, dass bei herkömmlichen Dioden ein Krümmungsradius eines Kathodenbereichs, der durch Diffusion/Implantation entsteht, eine elektrische Feldstärke an den Krümmungspunkten erfordert, und ein Durchbruch tritt in der Regel in Bereichen auf, in denen das Durchbruchfeld zuerst erreicht wird.
  • Wie vorstehend erwähnt, kann mit herkömmlichen Vorgehensweisen versucht werden, die Durchbruchspannung einer SOI-Diode zu erhöhen, indem der Abstand zwischen dem Kathoden- und Anodenbereich vergrößert wird. Folglich ist es in herkömmlichen Szenarien schwierig, kompakte Dioden zu bilden, da eine Begrenzung des Kathoden/Anoden-Abstandes auch eine Durchbruchspannung der Diode reduziert. Darüber hinaus kommt es selbst in Szenarien, in denen es möglich ist, den Kathoden/Anoden-Abstand zu vergrößern, bei einer damit verbundenen Erhöhung der Durchbruchspannung zu abnehmenden Rückflüssen, sodass selbst relativ große Kathoden/Anoden-Abstände zu Durchbruchspannungen von z. B. weniger als 100 Volt, z. B. etwa 90 Volt, führen.
  • Im Gegensatz dazu bewirkt die Einbeziehung des BVT 334, wie in dem Diagramm 314 von 3 veranschaulicht, eine Erhöhung der Durchbruchspannung für die Diode 300 über eine Vielzahl von Abständen Lb, z. B. einen Bereich von 2 bis 8 Mikrometern. Wie gezeigt, tritt die hohe Durchbruchspannung selbst bei relativ kleinen Abständen Lb auf, was eine kompakte Bauweise der Diode 300 ermöglicht. Beispielsweise kann die Durchbruchspannung im Beispiel von 3 auf etwa 140 V erhöht werden, oder innerhalb von z. B. 130 bis 150 V, was einen kompakten Diodenaufbau mit zuverlässiger Durchbruchspannung in Bereichen unter 140 V ermöglicht, z. B. für Vorgänge mit 120 V.
  • Ferner wird in 3 anhand eines Stoßionisationsdiagramms 320 veranschaulicht, dass für den veranschaulichten BV und den entsprechenden Lb-Abstand die Stoßionisation an einem Punkt des Durchbruchs (an dem ein zugehöriges elektrisches Feld, wie in Diagramm 324 dargestellt, eine kritische Größe erreicht und an dem Lawinendurchbruch auftritt) in einem Bereich unterhalb des Kathodenbereichs 310 am stärksten ist und zumindest halbvertikal in Richtung der BOX-Schicht 304 verläuft. In ähnlicher Weise wird ein elektrostatisches Potenzial 324 durch die Feldlinien 326 veranschaulicht, die in einem Bereich des Kathodenbereichs 316 am stärksten sind und zumindest halbvertikal in Richtung der BOX-Schicht 304 verlaufen.
  • 4 veranschaulicht eine alternative beispielhafte Implementierung der Diode 100b aus 1B. In 4 ist die Diode 400 als Bipolarübergangstransistor-Diode (BJT-Diode) 400a (d. h. ein als Diode geschalteter BJT) veranschaulicht, mit einer entsprechenden Struktur 400b.
  • Viele der Strukturelemente der Diode 400b ähneln der Diode 100b von 1B und sind einheitlich nummeriert. So enthält die Diode 400b beispielsweise ein massives Siliciumsubstrat 402, eine BOX-Schicht 404 und eine ABG-Schicht 406. Eine Siliciumschicht 408 weist die Form eines Kathodenbereichs 410 darin auf, in dem eine Kontaktschicht 412 vom N-Typ elektrisch mit einem Metallkontakt 414 verbunden ist, wodurch die Kathode 416 gebildet wird.
  • Ferner schließt in 4 eine Anode 118 einen Metallkontakt 420, eine P-Typ-Kontaktschicht 421 und eine N-Typ-Kontaktschicht 423 ein. Wie ferner veranschaulicht, ist ein Nwell-Bereich 425 in dem Pwell-Anodenbereich 422 eingeschlossen. Ein STI-Bereich 424 grenzt an die Anode 118 an, grenzt z. B. an die P-Typ-Kontaktschicht 421 an, wie dargestellt. DTI 432 isoliert die Diode 400B von einer Außentasche 433. So bildet die Diode 400b, wie vorstehend erwähnt, eine quasi-vertikale Diode, die z. B. einen verbesserten Vorwärtsstrom im Vergleich zu der Ausführungsform von 1B aufweisen kann.
  • In dem Beispiel von 4 wird ein BVT 434 als angrenzend an den N-Typ-Kathodenbereich 410 veranschaulicht. Der BVT 434 dient einem gleichen oder ähnlichen Zweck, wie bereits vorstehend in Bezug auf 1 bis 3 beschrieben, jedoch im Zusammenhang mit der Diode 400B aus 4. So ermöglicht beispielsweise der BVT 434 für die Diode 400b einen vertikalen oder quasi-vertikalen Stromfluss und die damit verbundene Erhöhung der Durchbruchspannung.
  • 4 veranschaulicht außerdem, dass der BVT 434 in alternativen Ausführungsformen als Luftspalt BVT 436 implementiert werden kann. Das heißt, wie veranschaulicht, kann der BVT 434 mit einem darin ausgebildeten Luftspalt 437 gebildet werden. Natürlich können auch andere Variationen des BVT 434, von denen einige hierin beschrieben sind, implementiert werden, einschließlich der Variation einer Breite des BVT 434 und/oder einschließlich mehrerer Varianten des BVT 434/436.
  • 5A veranschaulicht einen vereinfachten Querschnitt einer weiteren beispielhaften Implementierung einer Hochspannungsdiode, mit einer vertikalen Feldplatte 535 für eine erhöhte Durchbruchspannung. 5B veranschaulicht eine detailliertere beispielhafte Implementierung des vereinfachten Querschnitts von 5A. Wie bei der vorstehenden 4 sind viele der Elemente der 5A und 5B mit den entsprechenden Elementen in den 1A und 1B identisch oder ihnen ähnlich und werden nach Möglichkeit einheitlich nummeriert.
  • In 5A wird veranschaulicht, dass die Diode 500a eine Vielzahl von BVT 534a, 534b, 534c und 534d einschließt. Wie vorstehend erwähnt und nachstehend ausführlicher beschrieben und veranschaulicht, kann die Einbeziehung mehrerer BVT im Vergleich zu dem einzelnen BVT 134 der 1A und 1B eine verbesserte Wirkung in Bezug auf die Erhöhung einer BV der Diode 500a aufweisen.
  • Ferner kann, wie ebenfalls erwähnt, eine vertikale Feldplatte 535 die BV der Diode 500a weiter erhöhen. Wie veranschaulicht, schließt die vertikale Feldplatte 535 eine DTI 538 und einen kathodenverbundenen Bereich 539 ein. Ein Bereich 537 der SOI-Schicht 108 ist somit durch die DTI 538 und die bestehende DTI 526 isoliert und wird hierin als grabenisolierter Bereich 537 bezeichnet.
  • Durch die Verbindung des kathodenverbundenen Bereichs 539 mit der Kathode 516 mithilfe der Metallverbindung 541 kann die vertikale Feldplatte 535 als Mittel zum Bereitstellen einer Tasche, z. B. einer P-Typ-Epitaxie-Tasche (PEPI-Tasche), betrachtet werden. Wie nachstehend in Bezug auf 7 veranschaulicht, modifiziert die vertikale Feldplatte 535 positiv eine elektrische Feldverteilung im Vergleich zum Beispiel der elektrischen Feldverteilung 326 aus 3. Als Ergebnis wird ein vertikaler Gesichtspunkt des Stroms 536 verbessert und eine BV der Diode 500a erhöht. Beispielsweise kann sich eine BV der Diode 500b im Bereich von z. B. 240 V befinden.
  • In 5B wird veranschaulicht, dass die Diode 500b massives Silicium 502, BOX-Schicht 504, ABG-Schicht 506 und SOI 508 einschließt. In ähnlicher Weise wird ein Kathoden-Nwell-Bereich 510 veranschaulicht, in dem sich die Kontaktschicht 512 bildet. Der Metallkontakt 514 ist elektrisch mit der Metallkontaktschicht 512 verbunden, um dadurch die Kathode 516 zu bilden. Die Anode 518 wird als einen Metallkontakt 520 einschließend veranschaulicht, der elektrisch mit der Metallkontaktschicht 521 verbunden ist, die ihrerseits im Bereich 522 ausgebildet ist. Ebenfalls in 5 wird DTI 526 als Isolierung der Diode 500B und einer Außentasche 533 veranschaulicht.
  • Wie in den vereinfachten Beispielen von 5A schließt 5B die Vielzahl der BVT 534a, 534b, 534c, 534d ein. Diode 500b veranschaulicht auch ein ausführlicheres Beispiel der vertikalen Feldplatte 535. Insbesondere wird in 5B der kathodenverbundene Bereich veranschaulicht, der einen Metallkontakt 540, eine flache Grabenisolationsstruktur 542, eine Metallkontaktschicht 543 und einen Pwell-Bereich 544 einschließt. Es können jedoch auch andere geeignete Ausführungen für den kathodenverbundenen Bereich 539 verwendet werden, z. B. Strukturen, die im Rahmen der für die Diode 500b als Ganzes erforderlichen Herstellungsverfahren leicht zu bilden sind und die die gewünschte elektrische Verbindung zu der Kathode 116 ermöglichen.
  • In verschiedenen Implementierungen der beispielhaften Struktur von 5B kann einer oder mehrere der BVT 534a bis 534d mit einem Luftspalt-BVT 534e implementiert werden, wobei, wie veranschaulicht und wie oben erwähnt, der BVT 534e mit einem darin eingeschlossenen Luftspalt gebildet werden kann. In ähnlicher Weise können einer oder mehrere (z. B. einer oder beide) der tiefen Gräben 526, 538 mit einem darin enthaltenen Polysilicium-Material gebildet werden. Falls eine solche DTI-Poly eingeschlossen ist, kann sie schwebend als dielektrisches Material belassen werden.
  • 6 ist eine Draufsicht auf die beispielhafte Implementierung von 5B. Wie veranschaulicht, kann die vertikale Feldplatte 535 gebildet werden, in der ein tiefer Graben 538 und die Tiefgraben-Isolationsstruktur 526 ausgeführt und implementiert werden, um die vertikale Feldplatte 535 zu isolieren. Wie gezeigt und beschrieben, kann die vertikale Feldplatte 535 mithilfe der Metallverbindung 538 mit der Kathode 516 verbunden werden.
  • 7 veranschaulicht Beispiele verschiedener Implementierungen der Diode 500b aus 5B. Insbesondere veranschaulicht 7 Variationen in den Ausführungsentscheidungen, die in Bezug auf Anzahl und Abstand der BVT 534 getroffen wurden. 7 veranschaulicht beispielsweise eine erste beispielhafte Implementierung 702, in der zwei BVT 534a, 534b eingeschlossen sind, wobei der Abstand dazwischen mit Lc bezeichnet wird. Eine Implementierung 704 schließt einen zusätzlichen BVT 534c ein, und eine Implementierung 706 schließt BVT 534A-534d ein.
  • Diagramm 708 veranschaulicht eine beispielhafte Beziehung zwischen Durchbruchspannung und BVT zu BVT-Abstand Lc für die Implementierungen 702, 704, 706. Wie in Diagramm 708 veranschaulicht, ist im Allgemeinen eine Erhöhung der BVT-Zahl mit einer Erhöhung der Gesamtdurchbruchspannung verbunden. Für relativ kleinere Abstände Lc kann es vorteilhaft sein, zusätzliche BVT einzuschließen. Für eine bestimmte Anzahl von BVT ist ein kleinerer Abstand zwischen Kathode und Anode erforderlich. Beispielsweise kann sich Lc in einem Bereich von z. B. 1 bis 3 Mikrometern befinden. Die resultierenden/entsprechenden Durchbruchspannungen können sich in einem Bereich von z. B. 140 bis 190 V befinden
  • 7 veranschaulicht ferner, wie vorstehend erwähnt, dass die Durchbruchspannung mit einem vertikalen elektrischen Feld für einen bestimmten Abschluss korreliert oder durch dieses definiert ist. Zum Beispiel veranschaulicht 7 die Stoßionisation 704A mit einem verbesserten vertikalen Gesichtspunkt im Vergleich zur Stoßionisation 320 von 3. In ähnlicher Weise wird das elektrostatische Potenzial 704B veranschaulicht, das aufgrund der Einbeziehung der BVT 534A, 534B, 534C einen verbesserten vertikalen Gesichtspunkt und eine verbesserte vertikale Verteilung aufweist.
  • 8 veranschaulicht weitere beispielhafte Implementierungen und damit verbundene Effekte in Bezug auf die vertikale Feldplatte 535. Wie in dem Beispiel gezeigt, wird eine Diode 800 auf der SOI-Schicht 802 und BOX 804 gebildet und schließt zwei BVT 834a, 834b sowie eine mit der Kathode 816 verbundene vertikale Feldplatte 835 ein. Eine DTI 838 isoliert die Tasche der vertikalen Feldplatte 535, wie vorstehend in Bezug auf 5 und 6 beschrieben. Wie vorstehend erwähnt, kann das DTI 838 undotiertes PolySi 839 einschließen.
  • Diagramm 804 veranschaulicht beispielhafte Beziehungen zwischen einer Reihe von eingeschlossenen BVT (z. B. 2, 3 oder 4 BVT) und entsprechenden Durchbruchspannungen. Wie gezeigt, können einige Implementierungen für einen bestimmten Satz von Ausführungsentscheidungen/-parametern eine maximale BV mit zwei BVT aufweisen und durch die Einbeziehung zusätzlicher BVT abnehmende oder negative Verbesserungen erfahren. In dem Beispiel von Diagramm 804 kann sich BV bei einem vorgegebenen Lc von 3 Mikrometern in einem Bereich zwischen z. B. 220 V und 280 V befinden. Beispielsweise kann sich bei 3 oder 4 BVT die BV in einem Bereich von etwa 220 bis 240 befinden, während 2 BVT im Beispiel eine BV in einem Bereich von z. B. 260 V bis 270 V aufweisen können.
  • Ferner wird in 8, Diagramm 800a mit Pfeil 840 eine Richtung eines elektrischen Feldes veranschaulicht, das sich von einer vertikalen Richtung, wie in 7, 704a, dargestellt, aufgrund der vertikalen Feldplatte 835 in eine eher diagonale Richtung ändert. Für ein eher vertikales elektrisches Feld, wie in 7, 704a, kann eine Durchbruchspannung durch eine Dicke der SOI-Schicht begrenzt werden. Bei einer eher diagonalen Richtung bzw. Ausrichtung des elektrischen Feldes, resultierend aus der vertikalen Feldplatte 835, kann jedoch bei entsprechender/gleicher SOI-Dicke eine höhere Durchbruchspannung erzielt werden. Diagramm 800b veranschaulicht eine entsprechende elektrische Feldverteilung. Wie in Diagramm 800b zu sehen ist, ist ein elektrostatisches Potenzial 842 im Wesentlichen das gleiche wie das elektrostatische Potenzial 844, und ein vertikaler Gesichtspunkt des elektrischen Feldes und des damit verbundenen Stroms wird verstärkt. Im Allgemeinen zeigt 8, dass die beispielhafte Implementierung der 5A und 5B, einschließlich der vertikalen Feldplatte 535/835, eine Eliminierung einer Gatediode ermöglicht, die sonst durch den Nwell-/Pepi-PN-Übergang auf einer der BVT 534a gegenüberliegenden Seite des Nwell gebildet wird.
  • 9 veranschaulicht eine vierte beispielhafte Implementierung einer Hochspannungsdiode. In 9 ist die Diode 900 als Bipolarübergangstransistor-Diode (BJT-Diode) 900a (d. h. ein als Diode geschalteter BJT) veranschaulicht, mit einer entsprechenden Struktur 900b. Viele der Strukturelemente der Diode 900b sind ähnlich und einheitlich nummeriert wie die Dioden 100b, 400b und 500b der 1B, 4 und 5B und werden daher aus Gründen der Übersichtlichkeit in Bezug auf 9 nicht wiederholt.
  • Ebenfalls in 9, ähnlich wie in 4, schließt eine Anode 918 den Metallkontakt 920, die P-Typ-Kontaktschicht 921 und die N-Typ-Kontaktschicht 923 ein. Wie ferner veranschaulicht, ist ein Nwell-Bereich 925 in dem Pwell-Anodenbereich 922 eingeschlossen. So bildet die Diode 900b, wie vorstehend erwähnt, eine quasi-vertikale Diode, die z. B. einen verbesserten Vorwärtsstrom im Vergleich zu der Ausführungsform von 5B aufweisen kann.
  • 10 veranschaulicht eine fünfte beispielhafte Implementierung einer Hochspannungsdiode. Insbesondere wird in 10 eine Beispieldiode (veranschaulicht als Schaltungsanordnungselement 1000a und mit der Struktur 1000b) veranschaulicht, bei der ein BVT 1034 breiter ist als die verschiedenen vorstehend veranschaulichten BVT-Implementierungen (z. B. 134, 434, 534). Durch die Vergrößerung der Breite des BVT 1034 wird ein weiterer Ausführungsparameter zur Einstellung einer Durchbruchspannung der Diode 1000b auf einen gewünschten Bereich bereitgestellt. In dem Beispiel von 10 verläuft die BVT 1034 über den gesamten Abstand zwischen den Well-Bereichen von Kathode 1016 und Anode 1018 und ist jeweils randseitig angrenzend.
  • Ferner werden in 10 alternative Implementierungen veranschaulicht, bei denen ein diodenverbundener BJT 1000c implementiert wird, indem die Anode 1018 durch eine alternative Anode 1018d ersetzt wird, um eine als BJT-Basiskollektor implementierte Anode zu bilden, die dem Schaltungsanordnungssymbol 1000c entspricht. Wie bei den beispielhafte Implementierungen der 4 und 9 ermöglicht die Implementierung der Anode 1018 als BJT-Basiskollektor-Anode 1018d verschiedene vorstehend erläuterte Vorteile, z. B. größere Vorwärtsstrombereiche.
  • 11 ist ein Flussdiagramm, das beispielhafte Prozessvorgänge zur Bildung von Gesichtspunkten der beispielhaften Implementierung von 4 veranschaulicht (mithilfe der gleichen Referenzzahlen, die in Bezug auf 4 verwendet wurden). Wie in 11 erwähnt, entspricht jeder Vorgang 1102 bis 1112 einer der nachfolgenden 12 bis 17. In dem Beispiel von 11 wird ein SOI-Stapel gebildet (1102), wie in 12 dargestellt. So können beispielsweise die Bulk-Si-Schicht 102, die BOX-Schicht 104, die ABG-Schicht 106 und die SOI-Schicht (z. B. p-EPI-Schicht) 108 in aufeinanderfolgenden Schritten gebildet werden.
  • Tiefgraben-Isolationsstrukturen und gewünschte BVT können dann zusammen in einem einzigen Schritt (1104) gebildet werden, wie in 13 dargestellt. Gräben können beispielsweise durch Ätzen gebildet werden, und die Grabentiefe kann durch Modulation der Ätzrate mit der Grabenbreite gesteuert werden. Daher ist die Herstellung eines oder mehrerer BVT in Verbindung mit Verfahren, die bereits eine tiefe Grabenbildung/Isolation erfordern, einfach, schnell und kostengünstig.
  • Anschließend können flache Grabenisolationsstrukturen (STI-Strukturen) gebildet werden (1106), wie in 14 dargestellt. Beispielsweise wird in dem Beispiel von 11 angenommen, dass ein CMOS-Prozess (komplementärer Metalloxid-Halbleiter-Prozess) befolgt wird, und die STI-Strukturen können als Teil dieses Prozessablaufs gebildet werden. In solchen Zusammenhängen werden häufig STI-Strukturen gebildet, um beispielsweise Leckströme aus unerwünschten, parasitären BJT zu vermeiden, die sich sonst an PN-Übergängen bilden würden).
  • Ferner können in 11 die verschiedenen Wells implantiert werden (1108), wie in 15 dargestellt. Beispielsweise kann eine Kombination aus CMOS-Wells (Nwells und Pwells) und Mittelspannungs-Wells (Nresurf und Pfield) implantiert werden. Ganz allgemein können die hierin beschriebenen Techniken beispielsweise nur für Implementierungen mit CMOS-Wells sowie für jede Kombination von CMOS-Wells und Wells mit relativ höherer Spannung verwendet werden.
  • Source- und Drain-Implantate können anschließend, z. B. als Teil des vorstehend erwähnten CMOS-Flusses, gebildet werden, um ohmsche Kontakte mit den Wells zu bilden (1110), wie in 16 dargestellt. Schließlich können Module gebildet werden, um niederohmige Kontakte herzustellen (und um den mittleren Nwell 425 in der Anode 118 kurzzuschließen), wie in 17 dargestellt.
  • Es versteht sich, dass die verschiedenen vorstehend aufgeführten Parameterwerte und -bereiche lediglich als Beispiele bereitgestellt werden und weder einschränkend noch erschöpfend sind. Obwohl dies oben nicht ausführlich erläutert wurde, kann beispielsweise in einigen Beispielen die Breite der vertikalen Feldplatte in einem Bereich von 3 bis 10 Mikrometern liegen. Ein Abstand zwischen einem BVT und einer DTI kann z. B. in einem Bereich von 2 bis 5 Mikrometern liegen. Die Breite eines BVT kann in einem Bereich von z. B. 0, 3 bis 3 Mikrometern liegen. Die Ausdehnung eines BVT über den Boden eines Kathodenbereichs hinaus kann mindestens etwa 20 % der Tiefe des Kathodenbereichs betragen. Die Abstände zwischen den BVT können sich in einem Bereich von 2 bis 5 Mikrometern befinden. Wenn 3 oder mehr BVT eingeschlossen sind, müssen die Abstände zwischen jedem aufeinanderfolgenden Paar BVT darüber hinaus nicht gleich sein.
  • In beispielhaften Implementierungen schließt eine Halbleitervorrichtung ein Silicon-on-Insulator-Substrat (SOI-Substrat), eine auf dem SOI-Substrat gebildete Diode, wobei die Diode einen Kathodenbereich und einen Anodenbereich umfasst, und mindestens einen Durchbruchspannungsgraben ein, der an einem Rand des Kathodenbereichs und zwischen dem Kathodenbereich und dem Anodenbereich angeordnet ist. Eine vertikale Feldplatte kann an einem gegenüberliegenden Rand des Kathodenbereichs als der mindestens eine Durchbruchspannungsgraben angeordnet sein. Die vertikale Feldplatte kann elektrisch mit dem Kathodenbereich verbunden werden. Die vertikale Feldplatte kann eine erste Tiefgraben-Isolationsstruktur einschließen, die angrenzend an den Kathodenbereich angeordnet ist und zusammen mit einer zweiten Tiefgraben-Isolationsstruktur, die die Diode von mindestens einem anderen im SOI-Substrat ausgebildeten Element der Schaltungsanordnung isoliert, eine Tasche bildet, in der das Epitaxiematerial des SOI-Substrats auf demselben Potenzial wie der Kathodenbereich gehalten wird. Der mindestens eine Durchbruchspannungsgraben kann mindestens zwei Durchbruchspannungsgräben einschließen, einschließlich eines ersten Durchbruchspannungsgrabens am Rand des Kathodenbereichs und eines zweiten Durchbruchspannungsgrabens zwischen dem ersten Durchbruchspannungsgraben und dem Anodenbereich. Dann kann der zweite Durchbruchspannungsgraben an den Anodenbereich angrenzen und über den Anodenbereich hinaus in Richtung des Isolators des SOI-Substrats verlaufen.
  • In beispielhaften Implementierungen kann eine Halbleitervorrichtung ein Substrat, eine in dem Substrat ausgebildete Diode, wobei die Diode einen Kathodenbereich und einen Anodenbereich einschließt, und mindestens einen an den Kathodenbereich angrenzenden Grabenisolator einschließen, der einen Diodenstrompfad um den mindestens einen Grabenisolator definiert, der das Substrat zwischen dem Kathodenbereich und dem Anodenbereich durchläuft. Bei dem Diodenstrompfad kann es sich um einen Sperrstrom handeln, der bei einer Durchbruchspannung der Diode auftritt. Der Anodenbereich kann einen Bereich mit entgegengesetztem Dotierungstyp einschließen, der mit einer Anode der Diode kurzgeschlossen ist, wobei die Anode als Basis eines lateralen Bipolarübergangstransistors (BJT) wirkt, während der Bereich mit entgegengesetztem Dotierungstyp als Kollektor des lateralen BJT wirkt. Eine vertikale Feldplatte kann an einem Rand des Kathodenbereichs gegenüber einem Rand des an den mindestens einen Grabenisolator angrenzenden Kathodenbereichs angeordnet werden und die vertikale Feldplatte kann elektrisch mit dem Kathodenbereich verbunden sein. Eine vertikale Feldplatte kann eine erste Tiefgraben-Isolationsstruktur einschließen, die angrenzend an den Kathodenbereich angeordnet ist und zusammen mit einer zweiten Tiefgraben-Isolationsstruktur, die die Diode von mindestens einem anderen im SOI-Substrat ausgebildeten Element der Schaltungsanordnung isoliert, eine Tasche bildet, in der das Epitaxiematerial des SOI-Substrats auf demselben Potenzial wie der Kathodenbereich gehalten wird. Der mindestens eine Grabenisolator kann mindestens zwei Grabenisolatoren einschließen, darunter einen ersten Grabenisolator an einem Rand des Kathodenbereichs und einen zweiten Grabenisolator zwischen dem ersten Grabenisolator und dem Anodenbereich. Dann kann das Substrat ein Silicon-on-Insulator-Substrat (SOI-Substrat) einschließen, und der zweite Grabenisolator kann an den Anodenbereich angrenzen und über den Anodenbereich hinaus in Richtung des Isolators des SOI-Substrats verlaufen.
  • Es versteht sich, dass in der vorstehenden Beschreibung, wenn ein Element, wie etwa eine Schicht, ein Gebiet, ein Substrat oder eine Komponente als eingeschaltet, verbunden, elektrisch verbunden, gekoppelt mit oder elektrisch gekoppelt mit einem anderen Element bezeichnet wird, dieses direkt auf dem anderen Element angeordnet, verbunden oder gekoppelt sein kann oder ein oder mehrere dazwischen liegende Elemente vorhanden sein können. Im Gegensatz dazu sind keine dazwischenliegenden Elemente oder Schichten vorhanden, wenn ein Element als direkt auf, direkt verbunden mit oder direkt gekoppelt mit einem anderen Element oder einer anderen Schicht bezeichnet wird. Obwohl die Ausdrücke direkt auf, direkt verbunden mit oder direkt gekoppelt in der detaillierten Beschreibung möglicherweise nicht verwendet werden, können Elemente, die als direkt auf, direkt verbunden oder direkt gekoppelt gezeigt sind, als solche bezeichnet werden. Die Ansprüche der Anmeldung können gegebenenfalls geändert werden, um beispielhafte Beziehungen zu kennzeichnen, die in der Patentschrift beschrieben oder in den Figuren gezeigt sind.
  • Wie in der Patentschrift und den Patentansprüchen verwendet, kann eine Singularform eine Pluralform einschließen, sofern nicht eindeutig ein bestimmter Fall in Bezug auf den Kontext angegeben wird. Raumbezogene Ausdrücke (z. B. über, oberhalb, oberes, unter, unterhalb, darunter, unteres und dergleichen) sollen verschiedene Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung einbeziehen. In manchen Implementierungen können die relativen Ausdrücke „über“ und „unter“ jeweils vertikal oberhalb und vertikal darunter einschließen. In einigen Umsetzungsformen kann der Begriff „benachbart“ „seitlich benachbart zu“ oder „horizontal benachbart zu“ einschließen.
  • Einige Umsetzungsformen können unter Verwendung verschiedener Halbleiterverarbeitungs- bzw. -verpackungstechniken implementiert werden. Manche Ausführungsformen können unter Verwendung von verschiedenen Arten von Halbleiterverarbeitungstechniken in Verbindung mit Halbleitersubstraten implementiert werden, einschließlich, jedoch nicht beschränkt auf, zum Beispiel Silizium (Si), Galliumarsenid (GaAs), Galliumnitrid (GaN), Siliziumcarbid (SiC) und/oder dergleichen.
  • Während bestimmte Merkmale der beschriebenen Implementierungen veranschaulicht wurden, wie in diesem Schriftstück beschrieben, sind zahlreiche Modifikationen, Substitutionen, Änderungen und Äquivalente nun für Fachleute ersichtlich. Es versteht sich daher, dass die angehängten Ansprüche alle derartigen Modifikationen und Änderungen abdecken sollen, die in den Umfang der Ausführungsformen fallen. Es versteht sich, dass sie nur in Form von Beispielen dargestellt wurden, ohne einschränkend zu sein, und es können verschiedene Änderungen in Form und Detail vorgenommen werden. Jeder Abschnitt der in diesem Schriftstück beschriebenen Vorrichtung und/oder Verfahren kann in jeder Kombination kombiniert werden, ausgenommen sich gegenseitig ausschließende Kombinationen. Die hierin beschriebenen Patentansprüche können verschiedene Kombinationen bzw. Unterkombinationen der Funktionen, Komponenten bzw. Merkmale der verschiedenen beschriebenen Ausführungsformen einschließen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 16450298 [0001]

Claims (12)

  1. Halbleitervorrichtung, umfassend: ein Silicon-on-Insulator-Substrat (SOI-Substrat); eine auf dem SOI-Substrat gebildete Diode, wobei die Diode einen Kathodenbereich und einen Anodenbereich einschließt, und mindestens einen an einem Rand des Kathodenbereichs und zwischen dem Kathodenbereich und dem Anodenbereich angeordneten Durchbruchspannungsgraben.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der mindestens eine Durchbruchspannungsgraben an den Kathodenbereich angrenzt und über den Kathodenbereich hinaus in Richtung des Isolators des SOI-Substrats verläuft.
  3. Halbleitervorrichtung nach Anspruch 2, wobei der mindestens eine Durchbruchspannungsgraben in Richtung des Isolators verläuft und einen Strompfad durch das SOI-Substrat zwischen dem Kathodenbereich und dem Anodenbereich erzeugt.
  4. Halbleitervorrichtung nach Anspruch 1, wobei der mindestens eine Durchbruchspannungsgraben mindestens zwei Durchbruchspannungsgräben einschließt, einschließlich eines ersten Durchbruchspannungsgrabens am Rand des Kathodenbereichs und eines zweiten Durchbruchspannungsgrabens zwischen dem ersten Durchbruchspannungsgraben und dem Anodenbereich.
  5. Halbleitervorrichtung nach Anspruch 1, wobei der Anodenbereich einen Bereich mit entgegengesetztem Dotierungstyp einschließt, der mit einer Anode der Diode kurzgeschlossen ist, wobei die Anode als Basis eines lateralen Bipolarübergangstransistors (BJT) wirkt, während der Bereich mit entgegengesetztem Dotierungstyp als Kollektor des lateralen BJT wirkt.
  6. Halbleitervorrichtung nach Anspruch 1, wobei der mindestens eine Durchbruchspannungsgraben ein isolierendes Material mit einem darin ausgebildeten Luftspalt einschließt.
  7. Halbleitervorrichtung nach Anspruch 1, ferner umfassend eine vertikale Feldplatte, die an einem gegenüberliegenden Rand des Kathodenbereichs als der mindestens eine Durchbruchspannungsgraben angeordnet ist.
  8. Halbleitervorrichtung, umfassend: ein Substrat; eine in dem Substrat gebildete Diode, wobei die Diode einen Kathodenbereich und einen Anodenbereich einschließt, und mindestens einen an den Kathodenbereich angrenzenden Grabenisolator, der einen Diodenstrompfad um den mindestens einen Grabenisolator definiert, der das Substrat zwischen dem Kathodenbereich und dem Anodenbereich durchläuft.
  9. Halbleitervorrichtung nach Anspruch 8, wobei das Substrat ein Silicon-on-Insulator-Substrat (SOI-Substrat) einschließt, und wobei ferner der mindestens eine Grabenisolator über den Kathodenbereich hinaus in einer Richtung des Isolators des SOI-Substrats verläuft.
  10. Halbleitervorrichtung nach Anspruch 8, wobei der mindestens eine Grabenisolator mindestens zwei Grabenisolatoren einschließt, einschließlich eines ersten Grabenisolators an einem Rand des Kathodenbereichs und eines zweiten Grabenisolators zwischen dem ersten Grabenisolator und dem Anodenbereich.
  11. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Bildung eines Silicon-on-Insulator-Substrats (SOI-Substrats); Bildung eines Durchbruchspannungsgrabens in dem SOI-Substrat und Bildung einer Diode in dem SOI, einschließlich der Bildung eines Kathodenbereichs der Diode angrenzend an den Durchbruchspannungsgraben, wobei sich der Durchbruchspannungsgraben zwischen dem Kathodenbereich und dem Anodenbereich befindet.
  12. Verfahren nach Anspruch 11, ferner umfassend: Bildung einer Tiefgraben-Isolationssstruktur (DTI-Struktur) im SOI-Substrat, durch die die Diode von mindestens einem anderen im SOI-Substrat gebildeten Element der Schaltungsanordnung isoliert werden kann, wobei die Bildung des Durchbruchspannungsgrabens und die Bildung der DTI-Struktur während eines Grabenätzprozesses durchgeführt werden.
DE102020003722.4A 2019-06-24 2020-06-22 Hochspannungsdiode auf soi-substrat mit grabenmodifiziertem strompfad Pending DE102020003722A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/450,298 2019-06-24
US16/450,298 US10971632B2 (en) 2019-06-24 2019-06-24 High voltage diode on SOI substrate with trench-modified current path

Publications (1)

Publication Number Publication Date
DE102020003722A1 true DE102020003722A1 (de) 2020-12-24

Family

ID=73654131

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020003722.4A Pending DE102020003722A1 (de) 2019-06-24 2020-06-22 Hochspannungsdiode auf soi-substrat mit grabenmodifiziertem strompfad

Country Status (3)

Country Link
US (2) US10971632B2 (de)
CN (1) CN112133760A (de)
DE (1) DE102020003722A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274862A (zh) * 2021-04-30 2022-11-01 无锡华润上华科技有限公司 二极管及其制造方法及半导体器件

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241210A (en) * 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JP3798808B2 (ja) * 1991-09-27 2006-07-19 ハリス・コーポレーション 高いアーリー電壓，高周波性能及び高降伏電壓特性を具備した相補型バイポーラトランジスター及びその製造方法
US5892264A (en) * 1993-10-04 1999-04-06 Harris Corporation High frequency analog transistors, method of fabrication and circuit implementation
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
US6163052A (en) * 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
US6242763B1 (en) * 1999-09-14 2001-06-05 United Microelectronics Corp. Low triggering voltage SOI silicon-control-rectifier (SCR) structure
US6396107B1 (en) * 2000-11-20 2002-05-28 International Business Machines Corporation Trench-defined silicon germanium ESD diode network
US6770918B2 (en) * 2001-09-11 2004-08-03 Sarnoff Corporation Electrostatic discharge protection silicon controlled rectifier (ESD-SCR) for silicon germanium technologies
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
US7135751B2 (en) * 2003-07-25 2006-11-14 Fuji Electric Device Technology Co., Ltd. High breakdown voltage junction terminating structure
JP4959140B2 (ja) * 2005-02-04 2012-06-20 株式会社日立超エル・エス・アイ・システムズ 半導体装置
US7329940B2 (en) * 2005-11-02 2008-02-12 International Business Machines Corporation Semiconductor structure and method of manufacture
US7821097B2 (en) * 2006-06-05 2010-10-26 International Business Machines Corporation Lateral passive device having dual annular electrodes
US8015538B2 (en) * 2006-10-11 2011-09-06 International Business Machines Corporation Design structure with a deep sub-collector, a reach-through structure and trench isolation
US8080851B2 (en) * 2008-08-29 2011-12-20 International Business Machines Corporation Deep trench electrostatic discharge (ESD) protect diode for silicon-on-insulator (SOI) devices
US7955941B2 (en) * 2008-09-11 2011-06-07 Semiconductor Components Industries, Llc Method of forming an integrated semiconductor device and structure therefor
US8089095B2 (en) * 2008-10-15 2012-01-03 Semiconductor Components Industries, Llc Two terminal multi-channel ESD device and method therefor
JP5729745B2 (ja) * 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5458809B2 (ja) * 2009-11-02 2014-04-02 富士電機株式会社 半導体装置
US8648419B2 (en) * 2010-01-20 2014-02-11 Freescale Semiconductor, Inc. ESD protection device and method
JP5434961B2 (ja) * 2010-08-04 2014-03-05 株式会社デンソー 横型ダイオードを有する半導体装置
JP5670669B2 (ja) * 2010-08-30 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8390092B2 (en) * 2010-11-12 2013-03-05 Freescale Semiconductor, Inc. Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows
JP5711646B2 (ja) 2010-11-16 2015-05-07 株式会社豊田中央研究所 ダイオード
US8921202B2 (en) * 2011-01-07 2014-12-30 Vanguard International Semiconductor Corporation Semiconductor device and fabrication method thereof
US8610183B2 (en) 2011-08-04 2013-12-17 Texas Instruments Incorporated Field controlled diode with positively biased gate
US8680590B2 (en) 2012-03-02 2014-03-25 Pfc Device Corp. Multi-trench termination structure for semiconductor device
JP5762353B2 (ja) * 2012-05-01 2015-08-12 三菱電機株式会社 半導体装置
US10529866B2 (en) * 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device
US9269609B2 (en) * 2012-06-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor isolation structure with air gaps in deep trenches
US9111764B2 (en) * 2012-07-13 2015-08-18 Infineon Technologies Ag Integrated semiconductor device and a bridge circuit with the integrated semiconductor device
US9490243B2 (en) * 2012-08-22 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device comprising an ESD protection device, an ESD protection circuitry, an integrated circuit and a method of manufacturing a semiconductor device
US9337178B2 (en) * 2012-12-09 2016-05-10 Semiconductor Components Industries, Llc Method of forming an ESD device and structure therefor
US9147677B2 (en) * 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9263619B2 (en) * 2013-09-06 2016-02-16 Infineon Technologies Ag Semiconductor component and method of triggering avalanche breakdown
US9224703B2 (en) * 2013-09-24 2015-12-29 Semiconductor Components Industries, Llc Electronic device including a diode and a process of forming the same
US9704849B2 (en) * 2013-10-18 2017-07-11 Nxp Usa, Inc. Electrostatic discharge protection device structures and methods of manufacture
US9214429B2 (en) * 2013-12-05 2015-12-15 Stmicroelectronics, Inc. Trench interconnect having reduced fringe capacitance
US9425266B2 (en) 2014-10-13 2016-08-23 Semiconductor Components Industries, Llc Integrated floating diode structure and method therefor
US9614369B2 (en) * 2015-03-26 2017-04-04 Nxp Usa, Inc. ESD protection device
US9831232B2 (en) * 2015-10-02 2017-11-28 Nxp Usa, Inc. ESD protection device
JP6817796B2 (ja) * 2016-11-28 2021-01-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10347622B2 (en) * 2017-01-05 2019-07-09 Globalfoundries Inc. Silicon-controlled rectifiers having a cathode coupled by a contact with a diode trigger
US10026728B1 (en) 2017-04-26 2018-07-17 Semiconductor Components Industries, Llc Semiconductor device having biasing structure for self-isolating buried layer and method therefor
US10388816B2 (en) * 2017-09-22 2019-08-20 Stmicroelectronics (Research & Development) Limited Deep trench isolation (DTI) bounded single photon avalanche diode (SPAD) on a silicon on insulator (SOI) substrate
CN109994537B (zh) * 2017-12-29 2022-09-06 联华电子股份有限公司 半导体元件及其制作方法
US10720494B2 (en) * 2018-01-22 2020-07-21 Globalfoundries Inc. Field-effect transistors with airgaps
EP3553822B1 (de) * 2018-04-09 2021-02-24 NXP USA, Inc. Esd-schutzvorrichtung, halbleiterbauelement mit einer esd-schutzvorrichtung und verfahren zur herstellung davon
US11289570B2 (en) * 2018-08-24 2022-03-29 Semiconductor Components Industries, Llc Semiconductor device having optimized drain termination and method therefor
US10643927B1 (en) * 2018-11-16 2020-05-05 Globalfoundries Inc. Ring isolated through-substrate vias for high resistivity substrates
US10944001B1 (en) * 2020-01-06 2021-03-09 Nxp Usa, Inc. Deep trench and junction hybrid isolation

Also Published As

Publication number Publication date
US20210193847A1 (en) 2021-06-24
CN112133760A (zh) 2020-12-25
US20200403103A1 (en) 2020-12-24
US10971632B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102013106152B4 (de) Drainerweiterte MOS-Vorrichtung für Bulk-FinFET-Technologie und Herstellungsverfahren
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE112015006403T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102018203693A1 (de) Halbleitervorrichtung
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102017216930B4 (de) Halbleitervorrichtung und Verfahren zur Fertigung dieser
DE102013112009A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellengebiet und einem Randgebiet
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102017221950B4 (de) Halbleitervorrichtung
DE102017216923B4 (de) Halbleitervorrichtung
DE102019005973A1 (de) Graben- mosfet-kontakte
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE102018126026A1 (de) Akkumulationsverstärkter bipolartransistor mit isolierter gate-elektrode (accumulation enhanced insulated gate bipolar transistor, aegt) und verfahren zu dessen verwendung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung