CN115274862A - 二极管及其制造方法及半导体器件 - Google Patents

二极管及其制造方法及半导体器件 Download PDF

Info

Publication number
CN115274862A
CN115274862A CN202110484015.XA CN202110484015A CN115274862A CN 115274862 A CN115274862 A CN 115274862A CN 202110484015 A CN202110484015 A CN 202110484015A CN 115274862 A CN115274862 A CN 115274862A
Authority
CN
China
Prior art keywords
cathode
diode
trench
anode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110484015.XA
Other languages
English (en)
Inventor
顾炎
宋华
何乃龙
张森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202110484015.XA priority Critical patent/CN115274862A/zh
Priority to US18/262,083 priority patent/US20240072178A1/en
Priority to KR1020237025755A priority patent/KR20230121920A/ko
Priority to PCT/CN2022/079011 priority patent/WO2022227858A1/zh
Priority to EP22794337.0A priority patent/EP4270491A1/en
Publication of CN115274862A publication Critical patent/CN115274862A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种二极管及其制造方法及半导体器件，所述二极管包括：衬底；绝缘埋层，设于衬底上；半导体层，设于绝缘埋层上；阳极；阴极，包括：沟槽型接触，在沟槽内填充有接触材料；沟槽从半导体层的第一表面向半导体层的第二表面延伸，第一表面是远离绝缘埋层的表面，第二表面是朝向绝缘埋层的表面；阴极掺杂区，在沟槽型接触的四周和底部包围沟槽型接触，且还设置于沟槽型接触周围的所述第一表面；阴电极，在阴极掺杂区上并与阴极掺杂区电性连接。本发明阴极掺杂区的面积较大，因此在并联的横向绝缘栅型双极性晶体管关断时，二极管用于收集和复合少子的面积较大，二极管反向恢复的速度和效率高。

Description

二极管及其制造方法及半导体器件
技术领域
本发明涉及半导体制造领域，特别是涉及一种二极管，还涉及一种二极管的制造方法，还涉及一种半导体器件。
背景技术
在高压SOI工艺中，LIGBT(即横向绝缘栅型双极性晶体管)作为功率开关管使用已成为了市场的一种主流设计。对于LIGBT进行开关过程来驱动感性负载，当LIGBT关断时，电感线圈中的电流不能突变，且同时LIGBT在关断时还存在拖尾电流，两个电流叠加后容易导致LIGBT发生热击穿。故在作为开关器件使用时，在LIGBT的集电极与发射极之间需要并联一个二极管来增加一个电流通道，让多余的电流回到线圈中，来保护LIGBT开关管。
续流二极管的正向导通和反向恢复两个特性对整个开关模块有着较大影响。正向导通电压越小，功耗和发热量会随之减少。续流二极管的反向恢复对应着LIGBT的开启，若反向恢复时间较长，二极管还未恢复而LIGBT已经打开，两者电流叠加则同样容易损坏开关管，故降低续流二极管的反向恢复时间和降低对应方向恢复峰值电流一直是业界的难点。
发明内容
基于此，有必要提供一种反向恢复时间较短的二极管。
一种二极管，基于绝缘体上硅结构，包括：衬底；绝缘埋层，设于所述衬底上；半导体层，设于所述绝缘埋层上；阳极；阴极，包括：沟槽型接触，在沟槽内填充有接触材料；所述沟槽从所述半导体层的第一表面向所述半导体层的第二表面延伸，所述第一表面是远离所述绝缘埋层的表面，所述第二表面是朝向所述绝缘埋层的表面；阴极掺杂区，具有第一导电类型，在所述沟槽型接触的四周和底部包围所述沟槽型接触，且还设置于所述沟槽型接触周围的所述第一表面；阴电极，在所述阴极掺杂区上并与所述阴极掺杂区电性连接。
上述二极管，在阴极引入了沟槽型接触，并且在沟槽的四周和底部形成了阴极掺杂区，从而使得阴极掺杂区包括在半导体层表面的横向区域、沿沟槽槽壁的纵向区域、以及沟槽底部区域，阴极掺杂区的面积较大，因此在并联的横向绝缘栅型双极性晶体管关断时，二极管用于收集和复合少子的面积较大，二极管反向恢复的速度和效率高。
在其中一个实施例中，所述接触材料包括硅氧化物、多晶硅、非晶硅中的至少一种。
在其中一个实施例中，还包括：场氧结构，设于所述半导体层上、所述阳极和阴极之间；阴极多晶硅场板，设于所述场氧结构上，并与所述阴电极电性连接。
在其中一个实施例中，所述二极管中包括至少一所述沟槽型接触，每个沟槽型接触的宽度占阴极宽度的0.3％～0.5％。
在其中一个实施例中，所述阴电极通过接触孔与所述阴极掺杂区形成欧姆接触，所述阴电极不与所述沟槽型接触直接接触。
在其中一个实施例中，所述阳极包括：阱区，具有第二导电类型，设于所述半导体层内；阳极掺杂区，具有第二导电类型，设于所述阱区内，所述阳极掺杂区的掺杂浓度大于所述阱区的掺杂浓度；阳电极，部分所述阳电极通过接触孔与所述阳极掺杂区直接接触，部分所述阳电极通过接触孔与所述阱区直接接触。
在其中一个实施例中，所述阱区内包括至少两个所述阳极掺杂区，且所述阱区内的阳极掺杂区相互间被所述阱区分隔，各阳极掺杂区与接触孔内的导电材料形成欧姆接触，阱区与接触孔内的导电材料形成肖特基接触。
在其中一个实施例中，还包括阳极多晶硅场板，所述阳极多晶硅场板设于所述场氧结构上，并与所述阳电极电性连接。
在其中一个实施例中，还包括第一导电类型阱区，所述第一导电类型阱区设于所述沟槽型接触底部，并延伸至所述绝缘埋层；所述半导体层包括第一导电类型的漂移区，所述第一导电类型阱区的掺杂浓度大于所述漂移区的掺杂浓度。
在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
在其中一个实施例中，所述绝缘埋层为埋氧层。
在其中一个实施例中，所述衬底和半导体层均为硅层。
在其中一个实施例中，二极管为快恢复SOI高压续流二极管。
还有必要提供一种半导体器件，基于绝缘体上硅结构，所述半导体器件包括横向绝缘栅型双极性晶体管，和与所述横向绝缘栅型双极性晶体管集成在一起的如前述任一实施例所述的二极管，所述二极管并联于所述横向绝缘栅型双极性晶体管的集电极与发射极之间。
还有必要提供一种二极管的制造方法。
一种二极管的制造方法，所述二极管基于绝缘体上硅结构，所述方法包括：获取基底，所述基底包括依次叠设的衬底、绝缘埋层、半导体层；形成从所述半导体层的第一表面向半导体层的第二表面延伸的第一沟槽；所述第一表面是远离所述绝缘埋层的表面，所述第二表面是朝向所述绝缘埋层的表面；在所述第一沟槽周围的半导体层和底部的半导体层形成阴极掺杂区，所述阴极掺杂区具有第一导电类型；在所述第一沟槽内填充接触材料；在所述阴极掺杂区上形成与所述阴极掺杂区电性连接的阴电极。
在其中一个实施例中，所述形成从所述半导体层的第一表面向半导体层的第二表面延伸的第一沟槽的步骤是通过刻蚀工艺形成，且同时刻蚀形成隔离沟槽结构，所述第一沟槽的宽度小于所述隔离沟槽结构的宽度，所述隔离沟槽结构延伸至所述绝缘埋层，且隔离沟槽结构的深度大于所述第一沟槽的深度。
在其中一个实施例中，所述接触材料包括硅氧化物、多晶硅、非晶硅中的至少一种。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是一实施例中二极管的剖面示意图；
图2是另一实施例中二极管的剖面示意图；
图3是一实施例中二极管的制造方法的流程图；
图4a～图4e是采用图3所示的方法制造二极管的过程中器件的剖面示意图；
图5是对比例的二极管的剖面示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
传统的高压二极管，当二极管正向导通后会注入大量的少子空穴，这些少子空穴会产生电流，进行续流，当续流阶段结束后，这些空穴仍然存在于器件(二极管)之中。加之因高压二极管为了达到高耐压，漂移区较长，二极管内部漂移区储存的固有本征少子也多，所以当高压二极管从正向导通到反向截止时，因少子无法快速被复合而使得反向恢复时间变得很长，对应的反向恢复时的峰值电流也很大，故难以满足开关器件中的高速度，低损耗的开关要求。
图1是一实施例中二极管的剖面示意图。在该实施例中，二极管与SOI(绝缘体上硅结构)结构的横向绝缘栅型双极性晶体管集成在一起制造及使用，因此该二极管也基于SOI结构。图1所示的二极管包括衬底101、绝缘埋层102、半导体层103，阳极(Anode)及阴极(Cathode)。其中阴极包括沟槽型接触207、阴极掺杂区208以及阴电极。
沟槽型接触207是在沟槽内填充了接触材料的结构。在本申请的一个实施例中，该接触材料可以是硅氧化物(例如二氧化硅)、多晶硅、非晶硅(a-Si)，或一些流动性较好的介质层材料。
阴极掺杂区208具有第一导电类型，在沟槽型接触207的四周和底部包围沟槽型接触207，且阴极掺杂区208还设置于半导体层103表面的沟槽型接触207周围。在图1所示的实施例中，第一导电类型为N型，第二导电类型为P型。
阴电极设置于阴极掺杂区208上，并与阴极掺杂区208电性连接。
上述二极管，在阴极引入了沟槽型接触207，并且在沟槽的四周和底部形成了阴极掺杂区208，从而使得阴极掺杂区208包括在半导体层103表面的横向区域、沿沟槽槽壁的纵向区域、以及沟槽底部区域，阴极掺杂区的面积相对于图5所示对比例大大增加，因此在并联的横向绝缘栅型双极性晶体管关断时，二极管用于收集和复合少子的面积增大，二极管反向恢复的速度和效率高。
在本申请的一个实施例中，半导体层103包括第一导电类型的漂移区。在图1所示的实施例中，漂移区为N-区，阴极掺杂区208为N+区。
在图1所示的实施例中，二极管还包括场氧(FOX)结构209和阴极多晶硅场板206。场氧结构209设于半导体层103上，并位于二极管的阳极和阴极之间。阴极多晶硅场板206设于场氧结构209上，并与阴电极电性连接。具体地，阴电极可以通过接触孔与阴极多晶硅场板206电性连接。在场氧结构209上设置阴极多晶硅场板206，能够调节二极管反向耗尽时阴极区域的电场线。
在本申请的一个实施例中，二极管中包括至少一沟槽型接触207。由于沟槽的宽度较小(每个沟槽型接触207的宽度占阴极宽度的0.3％～0.5％)，因此增设沟槽型接触207对器件整体面积影响不大。相对于通过增加半导体层103表面的阴极掺杂区的面积来提升复合速率方式，器件面积更小。且增加半导体层103表面的阴极掺杂区的面积会导致漂移区面积增大，二极管体内固有的少子也会随漂移区增大而增多，更不利于反向复合时的效率。
在本申请的一个实施例中，阴电极通过接触孔与阴极掺杂区208形成欧姆接触，且阴电极不与沟槽型接触207直接接触。具体地，可以通过接触孔将阴电极连接至阴极掺杂区208位于半导体层103表面的横向区域。
在图1所示的实施例中，阳极包括阱区202、阳极掺杂区203及阳电极。其中阱区202具有第二导电类型，且设于半导体层103内。阳极掺杂区203具有第二导电类型，设于阱区202内。阳极掺杂区203的掺杂浓度大于阱区202的掺杂浓度。在图1所示的实施例中，阱区202为高压P阱，阳极掺杂区203为P+区。阳电极的一部分结构通过接触孔与阳极掺杂区203直接接触，阳电极的另一部分结构通过接触孔与阱区202直接接触；可以理解的，与阳极掺杂区203接触的接触孔和与阱区202接触的接触孔是不同的接触孔。
在图1所示的实施例中，阱区202内包括至少两个阳极掺杂区203，且阱区202内的阳极掺杂区203相互间被阱区202分隔。各阳极掺杂区203与相应接触孔内的导电材料形成欧姆接触，阱区202与相应接触孔内的导电材料形成肖特基接触204。阱区202位于阳极掺杂区203之间的部分通过直接与相应的接触孔接触形成肖特基接触，在二极管正向导通时能够降低少子注入的效率，形成电导调制效应，配合本申请的阴极沟槽N+欧姆接触结构，可以进一步降低少子的数量，缩短反向恢复时间。
在图1所示的实施例中，二极管还包括设于场氧结构209上的阳极多晶硅场板205。阳极多晶硅场板205与阳电极电性连接。在场氧结构209上设置阳极多晶硅场板205，能够调节二极管反向耗尽时阳极区域的电场线。
在图1所示的实施例中，在阱区202的外侧(即远离阴极的一侧)还设有隔离沟槽结构201，并且在阴极掺杂区208的外侧(即远离阳极的一侧)也设有隔离沟槽结构201。隔离沟槽结构201向下延伸至绝缘埋层102，作为SOI材料上的二极管的隔离结构。在图1所示的实施例中，两侧的隔离沟槽结构201上还设有场氧结构(图1中未标示)。在本申请的一个实施例中，隔离沟槽结构201内填充介质层，例如可以是硅氧化物材料，还可以是在沟槽侧壁形成二氧化硅，然后用多晶硅填充剩余的位置并平坦化。
在本申请的一个实施例中，上述二极管为快恢复SOI高压续流二极管。
在本申请的一个实施例中，衬底101和半导体层103均为硅层。绝缘埋层102为埋氧层，其材质可以为二氧化硅。
图2是另一实施例中二极管的剖面示意图。在该实施例中，二极管包括依次叠设的衬底101、绝缘埋层102、半导体层103。半导体层103中设有阱区302、沟槽型接触307及阴极掺杂区308，阱区302中设有阳极掺杂区303。阴极电极通过接触孔与阴极掺杂区308形成欧姆接触，阳极电极通过相应的接触孔与各阳极掺杂区303形成欧姆接触，并通过相应的接触孔与阱区302形成肖特基接触304。在半导体层103中，二极管的两侧设有隔离沟槽结构301，隔离沟槽结构301上设有场氧结构，且在阱区302与阴极掺杂区308之间的半导体层103表面也设有场氧结构309。场氧结构309上分别在阳极侧和阴极侧设有阳极多晶硅场板305和阴极多晶硅场板306。阳极多晶硅场板305通过接触孔电性连接阳极电极，阴极多晶硅场板306通过接触孔电性连接阴极电极。
图2所示实施例与图1主要的区别在于，二极管还包括第一导电类型阱区309。第一导电类型阱区309设于沟槽型接触307底部，并向下延伸至绝缘埋层102。在图2所示的实施例中，第一导电类型阱区309为N阱，第一导电类型阱区309的掺杂浓度大于半导体层103的N-漂移区的掺杂浓度，小于阴极掺杂区308的掺杂浓度。在沟槽底部设置掺杂浓度大于漂移区的第一导电类型阱区309，可以降低沟槽底部附近区域的电阻率，当二极管反向恢复时，可以吸收更多的少子参与复合，从而进一步提升二极管反向恢复时的少子复合效率。
本申请相应提供一种基于SOI结构的半导体器件，包括横向绝缘栅型双极性晶体管(LIGBT)和前述任一实施例所述的二极管，LIGBT和二极管都集成在该SOI结构上，且二极管并联于LIGBT的集电极与发射极之间。
图3是一实施例中二极管的制造方法的流程图，包括下列步骤：
S310，获取基底。
基底包括依次叠设的衬底101、绝缘埋层102、半导体层103，参见图4a。在本申请的一个实施例中，衬底101和半导体层103均为硅层。绝缘埋层102为埋氧层，其材质可以为二氧化硅。在本申请的一个实施例中，半导体层103包括第一导电类型的漂移区。在图4a所示的实施例中，第一导电类型为N型，第二导电类型为P型，漂移区为N-漂移区。
S320，形成第一沟槽。
在本申请的一个实施例中，是通过光刻和刻蚀工艺从半导体层103的表面向下刻蚀形成至少一第一沟槽104。
在图4b所示的实施例中，刻蚀第一沟槽104的同时刻蚀用于将二极管隔离的隔离槽105。通过光刻将第一沟槽104的槽宽设置得较小，使得第一沟槽104的刻蚀速率较慢；隔离槽105的槽宽大于第一沟槽104的槽宽，刻蚀速率较快，从而使得在隔离槽105底部刻蚀至绝缘埋层102时，第一沟槽104的底部离绝缘埋层102仍有一段距离。在本申请的一个实施例中，每个第一沟槽104的宽度占二极管阴极区域宽度的0.3％～0.5％。通过控制好第一沟槽104的槽宽和工艺上刻蚀的深宽比，可以实现第一沟槽104和隔离槽105同时(在同一个工序中)形成，从而可以节省制造成本、提高制造效率。
S330，在第一沟槽周围的半导体层和底部的半导体层形成阴极掺杂区。
在本申请的一个实施例中，通过离子注入工艺注入第一导电类型离子形成阴极掺杂区208，如图4c所示。在图4c所示的实施例中，阴极掺杂区208为N+区。在其他实施例中，步骤S330注入N型离子也可以先在第一沟槽104的侧壁和底部形成阴极掺杂区208，如图4d所示，后续再通过另一步离子注入工艺形成阴极掺杂区208位于半导体层103表面的结构。
S340，在第一沟槽内填充接触材料。
在本申请的一个实施例中，步骤S340包括沟槽侧壁氧化的步骤。对于第一沟槽104，由于其槽宽较小，因此仅通过侧壁氧化步骤就可以将第一沟槽104填满；而隔离槽105的槽宽更大，因此在侧壁氧化后可以通过填充介质或多晶硅将隔离槽105的剩余位置填满并进行平坦化，参照图4e。
S350，在阴极掺杂区上形成与阴极掺杂区电性连接的阴电极。
步骤S340之后可以形成二极管的阴极与阳极的剩余结构。包括形成场氧结构，在半导体层103内形成阱区，在阱区内形成阳极掺杂区，在场氧结构上形成阳极多晶硅场板和阴极多晶硅场板，形成阳极电极和阴极电极。其中阳极电极通过接触孔电性连接阳极多晶硅场板、阱区及阳极掺杂区，与阳极掺杂区形成欧姆接触，与阱区形成肖特基接触；阴极电极通过接触孔电性连接阴极多晶硅场板及阴极掺杂区，与阴极掺杂区形成欧姆接触。
应该理解的是，虽然本申请的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且本申请的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种二极管，基于绝缘体上硅结构，其特征在于，包括：
衬底；
绝缘埋层，设于所述衬底上；
半导体层，设于所述绝缘埋层上；
阳极；
阴极，包括：
沟槽型接触，在沟槽内填充有接触材料；所述沟槽从所述半导体层的第一表面向所述半导体层的第二表面延伸，所述第一表面是远离所述绝缘埋层的表面，所述第二表面是朝向所述绝缘埋层的表面；
阴极掺杂区，具有第一导电类型，在所述沟槽型接触的四周和底部包围所述沟槽型接触，且还设置于所述沟槽型接触周围的所述第一表面；
阴电极，在所述阴极掺杂区上并与所述阴极掺杂区电性连接。
2.根据权利要求1所述的二极管，其特征在于，所述接触材料包括硅氧化物、多晶硅、非晶硅中的至少一种。
3.根据权利要求1所述的二极管，其特征在于，还包括：
场氧结构，设于所述半导体层上、所述阳极和阴极之间；
阴极多晶硅场板，设于所述场氧结构上，并与所述阴电极电性连接。
4.根据权利要求1所述的二极管，其特征在于，所述二极管中包括至少一所述沟槽型接触，每个沟槽型接触的宽度占阴极宽度的0.3％～0.5％。
5.根据权利要求1所述的二极管，其特征在于，所述阴电极通过接触孔与所述阴极掺杂区形成欧姆接触，所述阴电极不与所述沟槽型接触直接接触。
6.根据权利要求1所述的二极管，其特征在于，所述阳极包括：
阱区，具有第二导电类型，设于所述半导体层内；
阳极掺杂区，具有第二导电类型，设于所述阱区内，所述阳极掺杂区的掺杂浓度大于所述阱区的掺杂浓度；
阳电极，部分所述阳电极通过接触孔与所述阳极掺杂区直接接触，部分所述阳电极通过接触孔与所述阱区直接接触。
7.根据权利要求6所述的二极管，其特征在于，所述阱区内包括至少两个所述阳极掺杂区，且所述阱区内的阳极掺杂区相互间被所述阱区分隔，各阳极掺杂区与接触孔内的导电材料形成欧姆接触，阱区与接触孔内的导电材料形成肖特基接触。
8.根据权利要求6所述的二极管，其特征在于，还包括阳极多晶硅场板，所述阳极多晶硅场板设于所述场氧结构上，并与所述阳电极电性连接。
9.根据权利要求1所述的二极管，其特征在于，还包括第一导电类型阱区，所述第一导电类型阱区设于所述沟槽型接触底部，并延伸至所述绝缘埋层；所述半导体层包括第一导电类型的漂移区，所述第一导电类型阱区的掺杂浓度大于所述漂移区的掺杂浓度。
10.一种半导体器件，基于绝缘体上硅结构，其特征在于，包括横向绝缘栅型双极性晶体管，和与所述横向绝缘栅型双极性晶体管集成在一起的如权利要求1-9中任一项所述的二极管，所述二极管并联于所述横向绝缘栅型双极性晶体管的集电极与发射极之间。
11.一种二极管的制造方法，所述二极管基于绝缘体上硅结构，其特征在于，所述方法包括：
获取基底，所述基底包括依次叠设的衬底、绝缘埋层、半导体层；
形成从所述半导体层的第一表面向半导体层的第二表面延伸的第一沟槽；所述第一表面是远离所述绝缘埋层的表面，所述第二表面是朝向所述绝缘埋层的表面；
在所述第一沟槽周围的半导体层和底部的半导体层形成阴极掺杂区，所述阴极掺杂区具有第一导电类型；
在所述第一沟槽内填充接触材料；
在所述阴极掺杂区上形成与所述阴极掺杂区电性连接的阴电极。
12.根据权利要求11所述的二极管的制造方法，其特征在于，所述形成从所述半导体层的第一表面向半导体层的第二表面延伸的第一沟槽的步骤是通过刻蚀工艺形成，且同时刻蚀形成隔离沟槽结构，所述第一沟槽的宽度小于所述隔离沟槽结构的宽度，所述隔离沟槽结构延伸至所述绝缘埋层，且隔离沟槽结构的深度大于所述第一沟槽的深度。
CN202110484015.XA 2021-04-30 2021-04-30 二极管及其制造方法及半导体器件 Pending CN115274862A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202110484015.XA CN115274862A (zh) 2021-04-30 2021-04-30 二极管及其制造方法及半导体器件
US18/262,083 US20240072178A1 (en) 2021-04-30 2022-03-03 Diode and manufacturing method therefor, and semiconductor device
KR1020237025755A KR20230121920A (ko) 2021-04-30 2022-03-03 다이오드 및 이의 제조방법과 반도체 소자
PCT/CN2022/079011 WO2022227858A1 (zh) 2021-04-30 2022-03-03 二极管及其制造方法及半导体器件
EP22794337.0A EP4270491A1 (en) 2021-04-30 2022-03-03 Diode and manufacturing method therefor, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110484015.XA CN115274862A (zh) 2021-04-30 2021-04-30 二极管及其制造方法及半导体器件

Publications (1)

Publication Number Publication Date
CN115274862A true CN115274862A (zh) 2022-11-01

Family

ID=83744739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110484015.XA Pending CN115274862A (zh) 2021-04-30 2021-04-30 二极管及其制造方法及半导体器件

Country Status (5)

Country Link
US (1) US20240072178A1 (zh)
EP (1) EP4270491A1 (zh)
KR (1) KR20230121920A (zh)
CN (1) CN115274862A (zh)
WO (1) WO2022227858A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5434961B2 (ja) * 2010-08-04 2014-03-05 株式会社デンソー 横型ダイオードを有する半導体装置
JP5790214B2 (ja) * 2010-09-09 2015-10-07 株式会社デンソー 横型の絶縁ゲート型バイポーラトランジスタ
US9059008B2 (en) * 2012-10-19 2015-06-16 Freescale Semiconductor, Inc. Resurf high voltage diode
CN105990423A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 横向双扩散场效应管
CN110190113B (zh) * 2019-05-16 2022-03-08 东南大学 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管
US10971632B2 (en) * 2019-06-24 2021-04-06 Semiconductor Components Industries, Llc High voltage diode on SOI substrate with trench-modified current path
CN111933687B (zh) * 2020-07-07 2023-04-18 电子科技大学 具有高安全工作区的横向功率器件

Also Published As

Publication number Publication date
KR20230121920A (ko) 2023-08-21
US20240072178A1 (en) 2024-02-29
EP4270491A1 (en) 2023-11-01
WO2022227858A1 (zh) 2022-11-03

Similar Documents

Publication Publication Date Title
CN111933710B (zh) 碳化硅器件的元胞结构、其制备方法及碳化硅器件
US20080135970A1 (en) High Voltage Shottky Diodes
US8415747B2 (en) Semiconductor device including diode
CN109065621B (zh) 一种绝缘栅双极晶体管及其制备方法
JP2007134625A (ja) 半導体装置およびその製造方法
CN103311300B (zh) 电荷补偿半导体器件
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN116153991B (zh) 一种双沟槽栅rc-igbt及其制备方法
CN113394278A (zh) 逆导型igbt及其制备方法
CN116404039B (zh) 一种功率半导体器件及其制造方法
US20210104614A1 (en) Semiconductor device having a gate electrode formed in a trench structure
CN111106043B (zh) 功率半导体器件元胞结构、其制备方法及功率半导体器件
JP4232645B2 (ja) トレンチ横型半導体装置およびその製造方法
CN113054015B (zh) 碳化硅mosfet芯片
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN116110961A (zh) 一种沟槽栅双极型晶体管及其制作工艺
CN107634094B (zh) 一种绝缘栅双极性晶体管结构及其制造方法
JP2024516286A (ja) 逆導通型横型絶縁ゲートバイポーラトランジスタ
CN115274862A (zh) 二极管及其制造方法及半导体器件
CN113053991A (zh) 逆导型igbt的元胞结构及逆导型igbt
CN117352555B (zh) 一种集成式屏蔽栅沟槽mosfet及其制备工艺
CN214152912U (zh) 一种半导体功率器件结构
CN113140632B (zh) 沟槽型mosfet器件及其制备方法
CN116454126A (zh) 一种横向绝缘栅双极型晶体管、功率开关器件及集成电路
CN115483283A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination