DE102013113939A1 - Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements - Google Patents
Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements Download PDFInfo
- Publication number
- DE102013113939A1 DE102013113939A1 DE102013113939.6A DE102013113939A DE102013113939A1 DE 102013113939 A1 DE102013113939 A1 DE 102013113939A1 DE 102013113939 A DE102013113939 A DE 102013113939A DE 102013113939 A1 DE102013113939 A1 DE 102013113939A1
- Authority
- DE
- Germany
- Prior art keywords
- doping
- semiconductor
- semiconductor body
- lateral
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 251
- 238000000034 method Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 19
- 239000002689 soil Substances 0.000 claims description 17
- 239000012774 insulation material Substances 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 31
- 239000000463 material Substances 0.000 description 19
- 230000000903 blocking effect Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Abstract
Ein Halbleiterkörper (110) weist eine erste Seite (111), eine zweite Seite (112), einen lateralen Rand (113), ein aktives Gebiet (101), einen Randabschluss (103) zwischen dem aktiven Gebiet (101) und dem lateralen Rand (113) und ein Driftgebiet (122) von einem ersten Leitungstyp auf. Der Randabschluss (103) beinhaltet eine Stufe (130), die im Halbleiterkörper (110) zwischen der ersten Seite (111) und dem lateralen Rand (113) gebildet wird. Die Stufe (130) beinhaltet eine laterale Oberfläche (135), die sich bis zur ersten Seite (111) erstreckt, und eine Bodenoberfläche (136), die sich bis zum lateralen Rand (113) erstreckt. Eine erste Dotierungszone (131) von einem zweiten Leitungstyp wird im Halbleiterkörper (110) entlang der lateralen Oberfläche (135) der Stufe (130) gebildet und bildet einen pn-Übergang mit dem Driftgebiet (122). Eine zweite Dotierungszone (132) vom ersten Leitungstyp wird im Halbleiterkörper (110) mindestens entlang einem Teil der Bodenoberfläche (136) der Stufe (130) gebildet und erstreckt sich bis zum lateralen Rand (113), wobei die zweite Dotierungszone (132) in Kontakt mit dem Driftgebiet (122) steht.
Description
- GEBIET DER TECHNIK
- Die hierin beschriebenen Ausführungsformen betreffen Halbleiterbauelemente mit einem Randabschluss mit einem Kanalstopper am Boden eines Grabens und Verfahren zum Fertigen solcher Halbleiterbauelemente.
- ALLGEMEINER STAND DER TECHNIK
- Hochspannungsbauelemente benötigen einen zuverlässigen Randabschluss am Rand des Chips, um sicherzustellen, dass die Bauelemente die Hochspannung zuverlässig sperren können. Der Randabschluss soll die elektrische Feldstärke zwischen dem aktiven Gebiet und dem Schnittspalt oder der Sägekante verringern und soll eventuelle übermäßige Felderhöhungen am Schnittspalt verhindern. Typischerweise sind die Randabschlüsse angepasst, um das elektrische Feld so zu formen, dass die Potenziallinien zur Oberfläche des Bauelements ohne jegliche starke Biegung oder Zusammendrängung der Potenziallinien umgelenkt werden, um eine Avalanche-Generation im Halbleitersubstrat oder einen dielektrischen Durchbruch in den Passivierungsschichten zu verhindern. Kritische topologische Gebiete in der Randabschlussstruktur sind Stufen und Ränder, wo eine Spitzenfeldstärke von bis zu einigen MV/cm generiert werden könnte.
- Planare Randabschlüsse, die eine häufige Technik zum Reduzieren der elektrischen Feldstärke sind, verwenden Feldplatten, die auf der oberen Oberfläche der Bauelemente angeordnet sind, oder eine variierende laterale Dotierung, um die elektrische Feldstärke an der Oberfläche des Halbleiterbauelements anzupassen. Für planare Randabschlüsse ist viel Raum erforderlich, um eventuelle lokale Erhöhungen der elektrischen Feldstärke über den kritischen Wert für einen Avalanche-Durchbruch zu verhindern. Um die Krümmung der elektrischen Potenziallinien hinreichend gering zu halten, wird für eine Randabschlusszone eines zum Sperren von 600 V fähigen Bauelements eine laterale Breite von etwa 200–250 µm benötigt. Für eine Sperrspannung von 6,5 kV erhöht sich die erforderliche laterale Breite auf etwa 2000 µm.
- Eine andere Methode nutzt den sogenannten Mesa-Randabschluss, bei dem die Verringerung der elektrischen Feldstärke mindestens teilweise innerhalb der vertikalen Tiefe des Bauelements erfolgt, um den erforderlichen lateralen Raum zu reduzieren. Mesa-Randabschlusszonen beinhalten möglicherweise Gräben oder abgeschrägte pn-Übergänge. Rohtechniken wie Laserbearbeitung, Läppen, Schleifen oder Sandstrahlen werden benötigt, um die gewünschte Form der Randabschlusszone zu produzieren, wobei diese Techniken für die Wafermassenproduktion oft ungeeignet sind.
- In Anbetracht des oben Gesagten besteht ein Bedarf an Verbesserung.
- KURZE DARSTELLUNG DER ERFINDUNG
- Nach einer Ausführungsform beinhaltet ein Halbleiterbauelement einen Halbleiterkörper, der eine erste Seite, eine zweite Seite, einen den Halbleiterkörper in einer lateralen Richtung begrenzenden lateralen oder seitlichen Rand, ein aktives Gebiet und einen zwischen dem aktiven Gebiet und dem lateralen Rand angeordneten Randabschluss aufweist. Ein Driftgebiet von einem ersten Leitungstyp wird im Halbleiterkörper gebildet. Der Randabschluss beinhaltet eine Stufe, die im Halbleiterkörper zwischen der ersten Seite des Halbleiterkörpers und dem lateralen Rand gebildet wird. Die Stufe beinhaltet eine laterale oder seitliche Oberfläche, die sich bis zur ersten Seite des Halbleiterkörpers erstreckt, und eine Bodenoberfläche, die sich bis zum lateralen Rand des Halbleiterkörpers erstreckt. Eine erste Dotierungszone von einem zweiten Leitungstyp wird im Halbleiterkörper entlang der lateralen Oberfläche der Stufe gebildet und bildet einen pn-Übergang mit dem Driftgebiet. Eine zweite Dotierungszone vom ersten Leitungstyp wird im Halbleiterkörper mindestens entlang einem Teil der Bodenoberfläche der Stufe gebildet und erstreckt sich bis zum lateralen Rand des Halbleiterkörpers, wobei die zweite Dotierungszone in Kontakt mit dem Driftgebiet steht.
- Nach einer Ausführungsform beinhaltet ein Halbleiterbauelement einen Halbleiterkörper, der eine erste Seite, eine zweite Seite, einen den Halbleiterkörper in einer lateralen Richtung begrenzenden lateralen Rand, ein aktives Gebiet und einen zwischen dem aktiven Gebiet und dem lateralen Rand angeordneten Randabschluss aufweist. Ein Driftgebiet von einem ersten Leitungstyp wird im Halbleiterkörper gebildet. Der Randabschluss beinhaltet eine Stufe, die im Halbleiterkörper zwischen der ersten Seite des Halbleiterkörpers und dem lateralen Rand gebildet wird. Die Stufe beinhaltet eine laterale Oberfläche, die sich bis zur ersten Seite des Halbleiterkörpers erstreckt, und eine Bodenoberfläche, die sich bis zum lateralen Rand des Halbleiterkörpers erstreckt. Eine erste Dotierungszone von einem zweiten Leitungstyp wird im Halbleiterkörper an der lateralen Oberfläche der Stufe gebildet und bildet einen pn-Übergang mit dem Driftgebiet. Eine zweite Dotierungszone vom ersten Leitungstyp wird im Halbleiterkörper entlang einem Teil der Bodenoberfläche der Stufe gebildet und erstreckt sich bis zum lateralen Rand des Halbleiterkörpers, wobei die zweite Dotierungszone in Kontakt mit dem Driftgebiet steht. Eine dritte Dotierungszone von der zweiten Leitfähigkeit wird im Halbleiterkörper an der Bodenoberfläche der Stufe gebildet und erstreckt sich bis zur lateralen Oberfläche der Stufe, wobei die dritte Dotierungszone einen pn-Übergang mit dem Driftgebiet bildet und an die erste Dotierungszone angrenzt. Die dritte Dotierungszone weist eine Dotierungskonzentration auf, die höher als eine Dotierungskonzentration der ersten Dotierungszone ist. Ein Isolationsmaterial füllt die Stufe, bedeckt die erste, die zweite und die dritte Dotierungszone und erstreckt sich bis zum lateralen Abschluss des Halbleiterkörpers.
- Nach einer Ausführungsform beinhaltet ein Verfahren zum Fertigen eines Halbleiterbauelements Bereitstellen eines Halbleitersubstrats, das eine erste Seite, eine zweite Seite, mehrere lateral beabstandete Halbleiterbauelemente, die in das Halbleitersubstrat integriert sind, und ein Driftgebiet von einem ersten Leitungstyp aufweist; Bilden von Gräben im Halbleitersubstrat zwischen lateral benachbarten Halbleiterbauelementen an der ersten Seite des Halbleitersubstrats, wobei jeder der Gräben zwei Seitenwände und einen Boden beinhaltet; Bilden erster Dotierungszonen von einem zweiten Leitungstyp im Halbleitersubstrat mindestens entlang den Seitenwänden der Gräben, wobei die ersten Dotierungszonen pn-Übergänge zum Driftgebiet bilden; Bilden zweiter Dotierungszonen vom ersten Leitungstyp im Halbleitersubstrat mindestens entlang einem Teil des Bodens der Gräben, wobei die zweiten Dotierungszonen an das Driftgebiet angrenzen; und Schneiden des Halbleitersubstrats entlang den zweiten Dotierungszonen in den Gräben, um die Halbleiterbauelemente zu trennen.
- Der Fachmann wird beim Lesen der folgenden ausführlichen Beschreibung und beim Betrachten der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die Komponenten in den Figuren sind nicht zwingend maßstabsgetreu, vielmehr wird der Schwerpunkt auf die Veranschaulichung der Prinzipien der Erfindung gelegt. Ferner bezeichnen gleiche Bezugszeichen in den Figuren entsprechende Teile. In den Zeichnungen:
- veranschaulicht
1 die Verteilung der elektrischen Potenziallinien eines Halbleiterbauelements mit einem Randabschluss mit einem Kanalstopper an einem Boden eines Grabens nach einer Ausführungsform; -
2 veranschaulicht die Verteilung der elektrischen Potenziallinien eines Halbleiterbauelements mit einem Randabschluss mit einem Kanalstopper mit einer lateral variierenden Dotierungskonzentration an einem Boden eines Grabens nach einer Ausführungsform; -
3 veranschaulicht die Verteilung der elektrischen Potenziallinien eines Halbleiterbauelements mit einem Randabschluss mit einem Kanalstopper mit einer lateral variierenden Dotierungskonzentration an einem Boden eines Grabens nach einer Ausführungsform; -
4 veranschaulicht die Verteilung der elektrischen Potenziallinien eines Halbleiterbauelements mit einem Randabschluss mit einem Kanalstopper an einem Boden eines Grabens nach einer Ausführungsform; - die
5 bis11 veranschaulichen Abläufe eines Prozesses zum Fertigen eines Halbleiterbauelements mit einem Randabschluss mit einem Kanalstopper an einem Boden eines Grabens nach einer Ausführungsform; -
12 veranschaulicht ein Leistungsbauelement mit zwei Anschlüssen mit einem Randabschluss mit einem Kanalstopper an einem Boden eines Grabens nach einer Ausführungsform; -
13 veranschaulicht ein Leistungsbauelement mit drei Anschlüssen mit einem Randabschluss mit einem Kanalstopper an einem Boden eines Grabens nach einer Ausführungsform; und -
14 veranschaulicht die Verteilung der elektrischen Potenziallinien eines Halbleiterbauelements mit einem allgemein bekannten Randabschluss. - AUSFÜHRLICHE BESCHREIBUNG
- In der folgenden ausführlichen Beschreibung wird Bezug auf die beiliegenden Zeichnungen genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung konkrete Ausführungsformen gezeigt werden, gemäß denen die Erfindung praktisch umgesetzt werden kann. In diesem Zusammenhang werden mit Bezug auf die Orientierung der beschriebenen Figur(en) Richtungsbegriffe wie „oben“, „unten“, „vorne“, „hinten“, „am Anfang“, „am Ende“ etc. genutzt. Da Komponenten von Ausführungsformen in etlichen unterschiedlichen Orientierungen positioniert sein können, werden die Richtungsbegriffe zum Zweck der Veranschaulichung genutzt und sind in keiner Hinsicht begrenzend. Es sollte sich verstehen, dass noch andere Ausführungsformen gebraucht und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht als begrenzend aufzufassen, und der Schutzbereich der vorliegenden Erfindung wird von den beigefügten Ansprüchen definiert. Die beschriebenen Ausführungsformen nutzen konkrete Termini, die nicht als den Schutzbereich der beigefügten Ansprüche begrenzend auszulegen sind.
- Der Begriff „lateral“, wie in dieser Patentschrift genutzt, soll eine zur Hauptoberfläche eines Halbleitersubstrats parallele Orientierung beschreiben.
- Der Begriff „vertikal“, wie in dieser Patentschrift genutzt, soll eine Orientierung beschreiben, die zur Hauptoberfläche des Halbleitersubstrats senkrecht angeordnet ist.
- In dieser Beschreibung wird davon ausgegangen, dass eine zweite Oberfläche eines Halbleitersubstrats oder -körpers von der unteren oder der rückseitigen Oberfläche gebildet wird, während davon ausgegangen wird, dass eine erste Oberfläche von der oberen, der vorderen oder der Hauptoberfläche des Halbleitersubstrats oder -körpers gebildet wird. Die Begriffe „oben“ und „unten“, wie in dieser Patentschrift genutzt, beschreiben deshalb eine relative Stelle eines Strukturmerkmals zu einem anderen Strukturmerkmal unter Beachtung dieser Orientierung.
- Wenn auf Halbleiterbauelemente Bezug genommen wird, sind Bauelemente mit mindestens zwei Anschlüssen gemeint, ein Beispiel ist eine Diode. Halbleiterbauelemente können auch Bauelemente mit drei Anschlüssen sein, etwa Feldeffekttransistoren (FETs), Leistungsbipolartransistoren mit isolierter Gateelektrode (IGBTs), Sperrschicht-Feldeffekttransistoren (JFETs) und Thyristoren, um nur einige zu nennen. Die Halbleiterbauelemente können auch mehr als drei Anschlüsse beinhalten. Nach einer Ausführungsform sind Halbleiterbauelemente Leistungsbauelemente. Integrierte Schaltungen beinhalten mehrere integrierte Bauelemente.
- Mit Bezug auf
1 wird eine erste Ausführungsform eines Halbleiterbauelements100a beschrieben. Das Halbleiterbauelement100a beinhaltet einen Halbleiterkörper110 aus einem Halbleitermaterial wie Si, SiC, GaN oder GaAs. Das Halbleiterbauelement110a ist typischerweise ein vertikales Halbleiterbauelement. Des Weiteren ist der Halbleiterkörper110 des Halbleiterbauelements100a typischerweise ein dünnes Material. - Der Halbleiterkörper
110 beinhaltet eine erste Seite111 , eine zweite Seite112 gegenüber der ersten Seite111 , einen den Halbleiterkörper110 in einer lateralen Richtung begrenzenden lateralen oder seitlichen Rand113 , ein aktives Gebiet101 und einen zwischen dem aktiven Gebiet101 und dem lateralen Rand113 angeordneten Randabschluss103 . Nach einer Ausführungsform, die unten weiter beschrieben wird, umgibt der Randabschluss103 das aktive Gebiet101 lateral vollständig und ist in der Randbezirkfläche des Bauelements100a angeordnet. - Ein erstes Dotierungsgebiet
121 von einem zweiten Leitungstyp wird an der ersten Seite111 des Halbleiterkörpers110 gebildet. Ein zweites Dotierungsgebiet122 von einem ersten Leitungstyp wird im Halbleiterkörper110 gebildet. Der erste Leitungstyp ist hier vom n-Typ und der zweite Leitungstyp vom p-Typ. Für den Fachmann versteht es sich, dass der erste Leitungstyp auch vom p-Typ sein kann, während der zweite Leitungstyp vom n-Typ sein kann. - Nach einer Ausführungsform bildet das erste Dotierungsgebiet
121 ein Anodengebiet einer Leistungsdiode, während das zweite Dotierungsgebiet122 ein Driftgebiet der Leistungsdiode bildet. Nach einer anderen Ausführungsform bildet das erste Dotierungsgebiet121 ein Bodygebiet eines Leistungs-FETs oder -IGBTs, während das zweite Dotierungsgebiet122 ein Driftgebiet des Leistungs-FETs oder -IGBTs bildet. Im Folgenden wird auf eine Leistungsdiode Bezug genommen. Entsprechendes gilt jedoch für Leistungs-FETs wie SIPMOS-Transistoren, DMOS-Transistoren und Transistoren mit einem Kompensationsbereich (sogenannten COOLMOS) und IGBTs. In diesen Bauelementen bilden das erste und das zweite Dotierungsgebiet121 ,122 den Haupt-pn-Übergang des jeweiligen Bauelements. Der Haupt-pn-Übergang ist hauptsächlich parallel zur ersten Seite111 , d. h. er verläuft parallel zur ersten Seite111 , und ist in dem aktiven Gebiet101 angeordnet. Der Randabschluss103 ist zum aktiven Gebiet101 lateral benachbart angeordnet. Das zweite Dotierungsgebiet122 wird nachstehend als Driftgebiet bezeichnet. - Das erste Dotierungsgebiet
121 bildet hier ein stark p-dotiertes Anodengebiet der Leistungsdiode. Ein drittes Dotierungsgebiet123 vom ersten Leitungstyp wird an der zweiten Seite112 des Halbleiterkörpers110 gebildet. Das dritte Dotierungsgebiet123 ist vom selben Dotierungstyp wie das Driftgebiet122 , weist typischerweise eine höhere Dotierungskonzentration auf als das Driftgebiet122 und bildet ein Kathodengebiet der Leistungsdiode. - Der Randabschluss
103 beinhaltet eine Stufe130 , die im Halbleiterkörper110 zwischen der ersten Seite111 des Halbleiterkörpers110 und dem lateralen Rand113 gebildet wird. Genauer gesagt, die Stufe130 wird in dieser Ausführungsform entlang dem Gebiet gebildet, wo der laterale Rand113 auf die erste Seite111 des Halbleiterkörpers110 trifft. - Die Stufe
130 beinhaltet eine laterale oder seitliche Oberfläche135 , die sich bis zur ersten Seite111 des Halbleiterkörpers110 erstreckt, und eine Bodenoberfläche136 , die sich bis zum lateralen Rand113 des Halbleiterkörpers erstreckt. Eine erste Dotierungszone131 vom zweiten Leitungstyp wird im Halbleiterkörper110 entlang der lateralen Oberfläche135 der Stufe130 gebildet und bildet einen pn-Übergang mit dem Driftgebiet122 . Eine zweite Dotierungszone132 vom ersten Leitungstyp wird im Halbleiterkörper110 mindestens entlang einem Teil der Bodenoberfläche136 der Stufe130 gebildet und erstreckt sich bis zum lateralen Rand113 des Halbleiterkörpers110 . Die zweite Dotierungszone132 steht in Kontakt mit dem Driftgebiet122 . - Eine dritte Dotierungszone
133 von der zweiten Leitfähigkeit wird im Halbleiterkörper110 entlang einem Teil der Bodenoberfläche136 der Stufe130 gebildet und erstreckt sich bis zur lateralen Oberfläche135 der Stufe130 . Die dritte Dotierungszone133 bildet einen pn-Übergang mit dem Driftgebiet121 und grenzt an die erste Dotierungszone131 an. - Das erste Dotierungsgebiet
121 erstreckt sich in dieser Ausführungsform bis zur ersten Dotierungszone131 und grenzt an die erste Dotierungszone an, sodass das Driftgebiet122 an der ersten Seite111 des Halbleiterkörpers110 nicht exponiert wird. Ein weiterer pn-Übergang wird zwischen der ersten Dotierungszone131 und dem Driftgebiet122 gebildet und erstreckt sich im Wesentlichen vertikal und parallel zur lateralen Oberfläche135 der Stufe130 . Der weitere pn-Übergang, der sich tiefer in den Halbleiterkörper110 erstreckt als der Haupt-pn-Übergang zwischen dem Driftgebiet122 und dem ersten Dotierungsgebiet121 , ist Teil des Randabschlusses103 . Am Boden der Stufe130 läuft der weitere pn-Übergang in einen horizontalen pn-Übergang zwischen der dritten Dotierungszone133 und dem Driftgebiet122 . Infolgedessen wird die Ecke zwischen der lateralen Oberfläche135 und der Bodenoberfläche136 der Stufe130 vom weiteren pn-Übergang umgeben. - Die dritte Dotierungszone
133 weist möglicherweise eine Dotierungskonzentration auf, die höher als eine Dotierungskonzentration der ersten Dotierungszone131 ist. - Ein Isolationsmaterial
137 füllt die Stufe130 und erstreckt sich lateral bis zum lateralen Rand113 des Halbleiterkörpers110 . Des Weiteren erstreckt sich das Isolationsmaterial137 vertikal bis zur ersten Seite111 des Halbleiterkörpers110 . - Der Randabschluss
103 , wie in1 veranschaulicht, ist ein teilweise vertikaler Randabschluss mit einem teilweise vertikalen pn-Übergang. Die Bodenoberfläche136 der Stufe130 ist von der zweiten Seite112 her platziert und erreicht nicht das dritte Dotierungsgebiet123 . Das Driftgebiet121 weist eine gegebene vertikale Erstreckung zwischen dem ersten Dotierungsgebiet121 und dem dritten Dotierungsgebiet123 auf. Die Stufe130 erstreckt sich vertikal von der ersten Seite111 des Halbleiterkörpers110 bis in eine Tiefe von etwa der Hälfte der vertikalen Erstreckung des Driftgebiets121 . - Nach einer Ausführungsform steht das erste Dotierungsgebiet
121 in ohmschem Kontakt mit einer ersten Metallisierung141 , die auf der ersten Seite111 des Halbleiterkörpers110 angeordnet ist. Die erste Metallisierung141 bildet in der vorliegenden Ausführungsform die Anodenelektrode der Leistungsdiode. Das dritte Dotierungsgebiet123 steht in ohmschem Kontakt mit einer zweiten Metallisierung142 , die auf der zweiten Seite112 des Halbleiterkörpers110 angeordnet ist. Die zweite Metallisierung142 bildet in der vorliegenden Ausführungsform die Kathodenelektrode der Leistungsdiode. - Wie in
1 veranschaulicht, wird das elektrische Potenzial vom Randabschluss103 teilweise in einer vertikalen Richtung umgelenkt, ohne das elektrische Feld vollständig umzulenken. Der Verlauf der elektrischen Potenziallinien wird unter Zugrundelegung der unten genannten Parameter simuliert. Die Erfindung ist jedoch nicht auf diese Parameter begrenzt. - Die Leistungsdiode, wie in
1 veranschaulicht, wurde für eine Bemessungssperrspannung von 1200 V konzipiert. Das Halbleitermaterial des Halbleiterkörpers110 ist n-dotiertes Si mit einem spezifischen Widerstand von etwa 53 Ω·cm und einer vertikalen Dicke von etwa 125 µm. Das erste Dotierungsgebiet121 bildet ein stark p-dotiertes Anodengebiet der Leistungsdiode und weist an der ersten Seite111 (einer oberen Oberfläche des Halbleiterkörpers110 ) eine Dotierungskonzentration von etwa 1·1017 cm–3 auf. Das erste Dotierungsgebiet121 erstreckt sich vertikal um etwa 6 µm in den Halbleiterkörper110 , sodass der Haupt-pn-Übergang zwischen dem Anodengebiet121 und dem Driftgebiet122 um etwa 6 µm von der ersten Seite111 beabstandet ist. - Das dritte Dotierungsgebiet
123 bildet ein stark n-dotiertes Emittergebiet der Leistungsdiode und weist an der zweiten Seite112 des Halbleiterkörpers110 (der unteren Oberfläche des Halbleiterkörpers110 ) eine Dotierungskonzentration von etwa 3,5·1015 cm–3 auf und erstreckt sich von der zweiten Seite112 des Halbleiterkörpers110 um etwa 2 µm in den Halbleiterkörper110 . Ein optionales n-dotiertes Feldstoppgebiet125 ist zwischen dem Emittergebiet123 und dem Driftgebiet122 angeordnet. Das Feldstoppgebiet125 weist eine vertikale Erstreckung von der zweiten Seite112 des Halbleiterkörpers110 bis zu einer Tiefe von etwa 15 µm und eine Spitzendotierungskonzentration von etwa 1,3·1014 cm–3 auf. - Die erste Dotierungszone
131 an der Seitenwandoberfläche135 der Stufe130 wurde unter Nutzung einer Dotierungsdosis von etwa 2,5·1011 cm–2 gebildet, während für die Bildung der dritten Dotierungszone133 an der Bodenoberfläche136 der Stufe130 eine Dotierungsdosis von etwa 5·1011 cm–2 genutzt wurde. Infolgedessen weist die dritte Dotierungszone133 eine Dotierungskonzentration auf, die etwa2 Mal höher als die Dotierungskonzentration der ersten Dotierungszone131 ist. Die zweite Dotierungszone132 an der Bodenoberfläche136 der Stufe130 wurde unter Nutzung einer Dotierungsdosis von etwa 1·1015 cm–2 gebildet, d. h. die Dotierungskonzentration der zweiten Dotierungszone132 ist erheblich höher als die Dotierungskonzentration der ersten Dotierungszone131 bzw. der dritten Dotierungszone133 . Die zweite Dotierungszone132 bildet hier einen sogenannten Kanalstopper und weist eine laterale Erstreckung von etwa 30 µm vom lateralen Rand113 entlang der Bodenoberfläche136 auf. Dadurch wird sichergestellt, dass die elektrischen Potenziallinien, wie durch die Linien in1 angezeigt, am Anodengebiet133 zuverlässig in den Halbleiterkörper110 zurückgebogen werden. - Die Dotierungsdosis für die zweite Dotierungszone
132 sollte höher sein als die Durchbruchladung des Halbleitermaterials des Halbleiterkörpers110 . Im Fall von Si beträgt die Durchbruchladung etwa 1,6·1012 cm–2, infolgedessen ist die zuvor beschriebene Dotierungsladung für die zweite Dotierungszone132 hinreichend höher als die Si-Durchbruchladung. - Die zweite Dotierungszone
132 kann sich abhängig vom Wärmebudget des Halbleiterbauelements100a in einer vertikalen Richtung von der Bodenoberfläche136 bis zu einer Tiefe von zwischen etwa 0,1 µm bis etwa 5 µm in den Halbleiterkörper110 erstrecken. Vor allem wenn Prozesse schneller Ausheilung wie LTA (Laser Thermal Annealing) oder RTA (Rapid Thermal Annealing) genutzt werden, kann die zweite Dotierungszone132 als eine flache Dotierungszone gebildet werden. - Das Isolationsmaterial
137 weist eine relative Dielektrizitätskonstante ε von etwa 2 bis etwa 8 auf. In der Ausführungsform von1 weist das Isolationsmaterial137 eine relative Dielektrizitätskonstante ε von etwa 3,9 auf, was ein typischer Wert ist. - Wie
1 entnommen werden kann, werden die elektrischen Potenziallinien aufwärts umgelenkt und durch das Isolationsmaterial137 entweder vertikal oder lateral geleitet. In jedem Fall „verlassen“ die elektrischen Potenziallinien den Halbleiterkörper110 durch die Stufe130 , sodass das Halbleitermaterial unter der Stufe130 am äußeren Rand im Wesentlichen feldfrei bleibt. - Eine Leistungsdiode mit einer Struktur wie in
1 veranschaulicht und mit den zuvor beschriebenen Parametern weist eine Istsperrspannung von etwa 1614 V auf, die annähernd 90% der Volumendurchbruchspannung des genutzten Halbleitermaterials entspricht. Dies ist für viele Anwendungen hinreichend. - Der Randabschluss
103 , wie hierin beschrieben, unterscheidet sich von herkömmlichen Randabschlüssen, die einen vom lateralen Rand her platzierten Graben nutzen, insofern als die Stufe130 am lateralen Rand113 gebildet wird und sich bis zum lateralen Rand erstreckt. Der vom Randabschluss103 eingenommene Raum, wie hierin beschrieben, ist erheblich kleiner als für herkömmliche Bauelemente mit einem vom lateralen Rand her platzierten Graben. In der vorliegenden Ausführungsform wird nur ein Raum von etwa 90 µm bis etwa 95 µm benötigt. Dieser Raum wird hauptsächlich von der Stufe130 eingenommen, die eine laterale Erstreckung von etwa 90 µm bis 95 µm vom lateralen Rand113 in den Halbleiterkörper110 aufweist. - Ein herkömmlicher Randabschluss mit einem Graben würde zum Vergleich einen Raum von etwa 130 µm mit 60 µm für die laterale Breite des Grabens und etwa 70 µm für den Raum zwischen dem Graben und dem lateralen Rand benötigen.
- Des Weiteren ist die zweite Dotierungszone
132 , die als Kanalstopper fungiert, in die Bodenoberfläche136 der Stufe130 integriert, anders als herkömmliche Randabschlüsse, die einen Kanalstopper an der oberen Seite des Bauelements zwischen dem Graben und dem lateralen Rand aufweisen. - Zum Vergleich wird in
14 , die auf5 vonUS 2012/0104537 A1 4 veranschaulicht. Das Halbleiterbauelement100a beinhaltet ein Halbleitermaterial10 mit Dotierungsgebieten11 und12 , die vom entgegengesetzten Leitungstyp sind, sodass ein pn-Übergang31 gebildet wird. Der herkömmliche Randabschluss4 , der außerhalb eines inneren Gebiets3 des Halbleiterbauelements100a angeordnet ist, beinhaltet einen Graben22 , der im Halbleitermaterial10 gebildet wird und lateral von einem Rand beabstandet ist, der hier an der rechten Seite angeordnet ist. Der Graben22 ist mit einem Dielektrikum gefüllt. An den Seitenwänden und dem Boden des Grabens22 werden Dotierungszonen24 ,25 und26 gebildet und sind von einem Leitungstyp, der den Leitungstyp des Dotierungsgebiets11 ergänzt. Ein Kanalstopper27 wird an der oberen Oberfläche des Halbleitermaterials10 gebildet. - Wie
14 entnommen werden kann, werden die elektrischen Potenziallinien aufwärts gebogen. Des Weiteren werden die elektrischen Potenziallinien, die in der Nähe der unteren Seite des Halbleitermaterials10 sind, stark zurückgebogen. Um sicherzustellen, dass diese elektrischen Potenziallinien vom rechten Rand des Halbleitermaterials10 hinreichend beabstandet sind und dass eine während eines Vertauschmodus gebildete Verarmungszone nicht bis zum rechten Rand reicht, muss die Beabstandung zwischen dem Graben22 und dem rechten Rand hinreichend groß sein. Dadurch wird die laterale Breite des herkömmlichen Randabschlusses4 vergrößert. - Im Gegensatz hierzu kann die laterale Breite des Randabschlusses
103 durch Bilden der Stufe130 am lateralen Rand113 reduziert werden, sodass die elektrischen Potenziallinien das Halbleiterbauelement100a an dessen lateraler Seite über der Bodenoberfläche136 der Stufe130 teilweise verlassen. Dadurch verringert werden auch die Biegungseinschränkungen für die elektrischen Potenziallinien, wie durch einen Vergleich der1 und14 ersichtlich wird. In1 sind die elektrischen Potenziallinien im Gebiet unter der Stufe130 weniger gebogen als in einem Gebiet unter dem Graben22 in14 . - Die zweite Dotierungszone
132 an der Bodenoberfläche136 der Stufe130 stellt sicher, dass die elektrischen Potenziallinien zuverlässig aufwärts gebogen werden und die zweite Dotierung132 an einer Seite gegenüber dem lateralen Rand113 passieren, ohne sie zu stark zu biegen. Weil die zweite Dotierungszone132 (Kanalstopper) an der Bodenoberfläche136 der Stufe130 gebildet wird, verlassen einige der elektrischen Potenziallinien das Halbleiterbauelement100a lateral über der zweiten Dotierungszone132 . Infolgedessen bleibt ein elektrisches Feld an einem lateralen Gebiet des Halbleiterbauelements100a . Dies ist unkritisch, da das elektrische Feld aufgrund der Wirkung der zweiten Dotierungszone132 auf das Isolationsmaterial137 beschränkt ist. Das Halbleitermaterial unter der zweiten Dotierungszone132 am lateralen Rand113 bleibt jedoch im Wesentlichen feldfrei. Während eines Vertauschmodus ist die zweite Dotierungszone132 , wenngleich sie floatet, aufgrund der Wirkung der zweiten Dotierungszone132 annähernd an dem elektrischen Potenzial des dritten Dotierungsgebiets123 . - Die erste und die dritte Dotierungszone
131 ,133 verbessern die Sperrfähigkeiten des Halbleiterbauelements100a . Zusätzlich dazu ermöglicht eine höhere Dotierungskonzentration der dritten Dotierungszone133 im Vergleich zur Dotierungskonzentration der ersten Dotierungszone131 eine Reduzierung der vertikalen Erstreckung der Stufe130 , wie in1 ersichtlich wird. Mithin wird die Stufe130 nur bis zu einer gegebenen Tiefe gebildet, sodass zur mechanischen Stabilität unter der Stufe130 hinreichend viel Halbleitermaterial des Halbleiterkörpers110 bleibt. Dies ist während des Bearbeitens des Halbleiterbauelements100a vorteilhaft und macht ein stark dotiertes Substrat unnötig. Der hierin beschriebene Randabschluss103 ist deshalb mit Dünnwafertechnologien vereinbar. - Ferner verschafft die höhere Dotierungskonzentration der dritten Dotierungszone
133 im Vergleich zur Dotierungskonzentration der ersten Dotierungszone131 mehr Freiheit beim Abstimmen der geometrischen Verhältnisse der Stufe130 , vor allem der lateralen Breite und der Tiefe der Stufe130 . Die Nutzung einer höheren Dotierungskonzentration für die dritte Dotierungszone133 ermöglicht zum Beispiel Reduzieren der lateralen Breite der Stufe130 . - Das Halbleiterbauelement
100a beinhaltet möglicherweise auch eine Passivierungsschicht129 auf der ersten Seite111 des Halbleiterkörpers110 . Die Passivierungsschicht129 bedeckt die Stufe130 und erstreckt sich teilweise über die erste Metallisierung141 . - Des Weiteren kann entlang der lateralen Oberfläche
135 und der Bodenoberfläche136 der Stufe130 zwischen dem Halbleiterkörper110 und dem Isolationsmaterial137 ein Passivierungsgebiet170 gebildet werden. Das Passivierungsgebiet170 kann aus Siliciumoxid, Siliciumnitrid, kohlenstoffbasierten Passivierungsmaterialien wie Schichten aus diamantartigem Kohlenstoff oder Kombinationen davon bestehen. - Mit Bezug auf
2 wird eine Abwandlung des in1 gezeigten Halbleiterbauelements100a beschrieben. Das Halbleiterbauelement100b von2 weist im Wesentlichen die gleiche Struktur auf wie das Halbleiterbauelement100a von1 , sodass hier auf die Beschreibung der gemeinsamen Merkmale verzichtet wird. Im Gegensatz zu1 weist das Halbleiterbauelement100b von2 nach einer Ausführungsform eine zweite Dotierungszone132 mit einer lateral variierenden Dotierungskonzentration auf. Genauer gesagt, die zweite Dotierungszone132 beinhaltet drei Unterzonen132a ,132b und132c , die je unterschiedliche Dotierungskonzentrationen aufweisen. Die relative Dotierungskonzentration dieser drei Unterzonen wird angezeigt durch „n–“, „n“ und „n+“, sodass die am lateralen Rand113 angeordnete Unterzone132a eine höhere Dotierungskonzentration aufweist als die zur dritten Dotierungszone133 benachbart angeordnete Unterzone132c . Die Dotierungskonzentration der zweiten Dotierungszone132 erhöht sich deshalb zum lateralen Rand113 hin. - Durch Bereitstellen der zweiten Dotierungszone
132 mit einer sich kontinuierlich oder schrittweise erhöhenden Dotierungskonzentration zum lateralen Rand113 hin ist es möglich, den Randabschluss103 mit Sperrfähigkeiten zu versehen, die den Sperrfähigkeiten von massivem Halbleitermaterial ähneln, bei dem keine Biegung der elektrischen Potenziallinien auftritt. Dadurch wird auch eine weitere Reduzierung der lateralen Breite des Randabschlusses103 ermöglicht. - Ein konkretes Beispiel zur Simulation des Verlaufs des elektrischen Potenzials ist in
2 veranschaulicht, in der jede der drei Unterzonen132a ,132b ,132c der zweiten Dotierungszone132 eine laterale Breite von etwa 20 µm aufweist. Die Dotierungsdosis zum Bilden der Unterzone132c betrug 3·1011 cm–2, für die Unterzone132b betrug sie 1·1012 cm–2, und für die Unterzone132a betrug sie 1·1015 cm–2. Die Dotierungsdosis für die erste Dotierungszone131 betrug 5·1011 cm–2 und für die dritte Dotierungszone133 betrug sie 1·1012 cm–2. Durch Nutzung dieser Parameter war es möglich, den für den Randabschluss103 und die Stufe130 benötigten lateralen Raum auf etwa 80 µm zu reduzieren. Die Simulation ergab auch einen Durchbruch in der Masse des Halbleiterkörpers110 bei einer Sperrspannung von etwa 1795 V. Infolgedessen sind die Sperrfähigkeiten sehr gut. - Der Randabschluss
103 , wie hierin beschrieben, ist widerstandsfähig gegen metallische Rückstände, die während der Bearbeitung des Bauelements100c , zum Beispiel nach dem Löten, möglicherweise am lateralen Rand113 zurückbleiben. Dies wurde simuliert, indem entlang dem lateralen Rand113 und dem Isolationsmaterial137 eine Metallschicht143 bereitgestellt wurde, wie in3 veranschaulicht. Die übrige Struktur des Halbleiterbauelements100c in3 entspricht der Struktur des Halbleiterbauelements100b von2 . Werden die gleichen Parameter wie für das Halbleiterbauelement100b von2 angenommen, so beträgt die resultierende Sperrspannung, bei der ein Durchbruch auftritt, etwa 1751 V, d. h. nur 2,5% weniger als die Sperrspannung eines Halbleiterbauelements ohne eine solche Metallschicht143 , die Metallrückstände oder Kristallfehler darstellt. Infolgedessen kann die Robustheit des Bauelements100c aufrechterhalten werden. - Das Halbleitermaterial entlang dem lateralen Rand
113 ist aufgrund des Vorhandenseins der zweiten Dotierungszone oder des Kanalstoppers132 am Boden der Stufe130 im Wesentlichen feldfrei. Die Metallschicht143 beeinträchtigt die Robustheit des Halbleiterbauelements100c nicht erheblich, selbst wenn die elektrischen Potenziallinien den Halbleiterkörper110 an der lateralen Seite nicht nicht verlassen können, sondern von der Metallschicht143 aufwärts gebogen werden. Die Metallschicht143 kann deshalb als vertikale Feldplatte genutzt werden, die sich am elektrischen Potenzial der zweiten Metallisierung142 befinden wird. - Wenn hingegen keine Metallschicht
143 gebildet wird und Metallrückstände zuverlässig entfernt werden oder wenn ihre Bildung zuverlässig verhindert werden kann, zumindest über dem Boden136 der Stufe130 , ist es möglich, die erste Metallisierung141 bis zum lateralen Rand113 zu verlängern, sodass eine laterale Feldplatte gebildet wird, die auf der ersten Seite111 des Halbleiterkörpers110 angeordnet ist und die die Stufe130 mindestens teilweise bedeckt. Die erste Metallisierung141 kann eine Anodenmetallisierung bilden, die in ohmschem Kontakt mit dem ersten Dotierungsgebiet121 steht, welches das Anodengebiet der Leistungsdiode bildet. Die erste Metallisierung141 fungiert dann auch als laterale Feldplatte über dem Randabschluss103 . Eine solche laterale Feldplatte bewirkt, dass die elektrischen Potenziallinien das Halbleiterbauelement100d an dessen lateralem Rand113 verlassen, wie in4 veranschaulicht, welches ansonsten dem Halbleiterbauelement100b von2 entspricht. Wie4 entnommen werden kann, bleiben die elektrischen Potenziallinien im Wesentlichen eben, wenn sie aus dem Halbleiterkörper110 durch die erste Dotierungszone131 in das Isolationsmaterial137 laufen. Es erfolgt keine starke Biegung in der Nähe des lateralen Endes des Haupt-pn-Übergangs zwischen dem ersten Dotierungsgebiet121 und dem Driftgebiet122 . Dies ist vorteilhaft. Mithin können die Dotierungskonzentrationen der ersten Dotierungszone131 und der dritten Dotierungszone133 reduziert werden. Hingegen lässt sich die Dotierungskonzentration der zweiten Dotierungszone132 ein wenig erhöhen. Die laterale Feldplatte wird sich am elektrischen Potenzial der ersten Metallisierung141 befinden. - Für eine Simulation basierend auf der in
4 veranschaulichten Struktur wurden folgende Parameter angenommen: Die Dotierungsdosis zum Bilden der Unterzone132c betrug 6·1011 cm–2, für die Unterzone132b betrug sie 1,8·1012 cm–2, und für die Unterzone132a betrug sie 1·1015 cm–2. Die Dotierungsdosis zum Bilden der ersten Dotierungszone131 betrug 4·1011 cm–2 und für die dritte Dotierungszone133 betrug sie 8·1011 cm–2. Die resultierende Sperrspannung, bei der ein Durchbruch auftritt, beträgt etwa 1767 V, was etwa 98% der Sperrspannung des massiven Halbleitermaterials entspricht. - Die laterale Erstreckung der ersten Metallisierung
141 bis zum lateralen Rand113 verbessert auch die Wärmeabfuhr, da sowohl die erste als auch die zweite Metallisierung141 ,142 für die Wärmeabfuhr genutzt werden können. Infolgedessen ist eine doppelseitige Kühlstruktur möglich, die sowohl die erste Seite111 als auch die zweite Seite112 des Halbleiterkörpers110 bedeckt. - Nach einer Ausführungsform beträgt die Dotierungsdosis der ersten Dotierungszone
131 zwischen etwa 1·1011 cm–2 und etwa 1·1012 cm–2. Nach einer Ausführungsform beträgt die Dotierungsdosis der zweiten Dotierungszone132 zwischen etwa 1·1013 cm–2 und etwa 1·1016 cm–2. Nach einer Ausführungsform beträgt die Dotierungsdosis der dritten Dotierungszone133 zwischen etwa 2·1011 cm–2 und etwa 2·1012 cm–2. Nach einer Ausführungsform ist die Dotierungskonzentration der dritten Dotierungszone133 um einen Faktor von zwischen etwa 1,5 und etwa 3, vor allem etwa 2, höher als die Dotierungskonzentration der ersten Dotierungszone131 . - Nach einer Ausführungsform besteht das Isolationsmaterial
137 aus organischen oder anorganischen Polymeren mit einem hohen Widerstand gegen elektrischen Durchbruch und einem hohen Feuchtigkeitswiderstand. Beispiele sind ausgehärtete Epoxidharze wie SU8, Silikone, Spin-On-Glass-Arten, Polyimide, Parylen, Polynorbonen oder Benzocyclobuten. Weitere Beispiele werden inUS 2012/0104537 A1 - Ein Prozess zum Fertigen eines Halbleiterbauelements mit einem Randabschluss wird als Nächstes mit Bezug auf die
5 bis11 beschrieben. - Ein Halbleitersubstrat
119 mit einer ersten Seite111 , einer zweiten Seite112 , mehreren lateral beabstandeten Halbleiterbauelementen100 , die in das Halbleitersubstrat119 integriert sind, einem ersten Dotierungsgebiet121 vom zweiten Leitungstyp, einem Driftgebiet122 vom ersten Leitungstyp und einem dritten Dotierungsgebiet123 vom ersten Leitungstyp wird bereitgestellt.5 veranschaulicht eine Draufsicht auf die erste Seite111 des Halbleitersubstrats119 . - Das Halbleitersubstrat
119 kann aus einer Grundschicht, die später das dritte Dotierungsgebiet123 bildet, und einer auf der Grundschicht gebildeten Epitaxialschicht bestehen. Die Epitaxialschicht würde dann das Driftgebiet122 und das erste Dotierungsgebiet121 beinhalten. Der Randabschluss103 wird dann auch in der Epitaxialschicht gebildet. - Das Halbleitersubstrat
119 ist möglicherweise auch ein homogen dotierter Halbleiterwafer aus Si, GaN, GaAs, SiC. - Bei einem weiteren Prozess werden erste und zweite Gräben
138a ,138b im Halbleitersubstrat119 an der ersten Seite111 gebildet. Die ersten und die zweiten Gräben138a ,138b sind zwischen benachbarten Halbleiterbauelementen100 angeordnet. Sowohl die ersten als auch die zweiten Gräben138a ,138b beinhalten zwei Seitenwände135 und einen Boden136 , wie in den6A und6B veranschaulicht. - Die ersten Gräben
138a verlaufen senkrecht zu zweiten Gräben138a , sodass ein Gitter von Gräben gebildet wird. Die Tiefe der ersten und der zweiten Gräben138a ,138b entspricht etwa der Hälfte der vertikalen Erstreckung des Driftgebiets122 , wie zuvor hierin beschrieben. Die ersten und die zweiten Gräben138a ,138b werden abhängig von den Umständen möglicherweise auch tiefer oder flacher gebildet. Wenn unter den Böden136 der ersten und der zweiten Gräben138a ,138b hinreichend viel Halbleitermaterial gelassen wird, bleibt das Halbleitersubstrat119 hinreichend stabil, sodass kein zusätzlicher Trägerwafer benötigt wird. Jedoch kann auch ein Trägerwafer genutzt werden, auf dem das Halbleitersubstrat119 vorübergehend angebracht wird. - Nachfolgende Implantationsprozesse werden in den
6A ,6B ,7A und7B veranschaulicht, wobei die6A und7A einen vertikalen Querschnitt durch das Halbleitersubstrat119 entlang der Linie AA' in5 veranschaulichen und die6B und7B einen vertikalen Querschnitt durch das Halbleitersubstrat119 entlang der Linie BB' in5 veranschaulichen. - Wie in
6A veranschaulicht, werden erste Dotierungszonen131 von einem zweiten Leitungstyp im Halbleitersubstrat119 mindestens entlang den Seitenwänden135 der ersten Gräben138a gebildet, indem ein Prozess einer achsenversetzten Implantation genutzt wird, wie durch die Pfeile in6A veranschaulicht. Weil die ersten Gräben138a senkrecht zur Papierebene der6A und6B verlaufen, ist die Ebene des Einfalls der Dotierstoffe senkrecht zur Längserstreckung der ersten Gräben138a . Die Dotierstoffe werden deshalb nur in die Seitenwände135 der ersten Gräben138a implantiert, wenn der Neigungswinkel zweckmäßig ausgewählt ist. Weil die zweiten Gräben138b hingegen parallel zur Papierebene der6A und6B verlaufen, können die Dotierstoffe den Boden136 der zweiten Gräben138b , jedoch nicht die Seitenwände135 der zweiten Gräben138b erreichen. Infolgedessen werden die dritten Dotierungsgebiete133 entlang dem Boden136 der zweiten Gräben138b gebildet. - Bei einem weiteren Prozess, wie in den
7A und7B veranschaulicht, werden Dotierstoffe von der anderen Seite, jedoch in derselben Einfallsebene wie in den6A und6B implantiert. Folglich werden die Dotierstoffe in die andere Seitenwand135 der ersten Gräben138a und in den Boden136 der zweiten Gräben138b implantiert, während in die Böden136 der ersten Gräben138a und die Seitenwände135 der zweiten Gräben138b keine Dotierstoffe implantiert werden. Während in den Boden136 der zweiten Gräben138b eine Doppelimplantation vorgenommen wird, wird für jede Seitenwand135 der ersten Gräben138a nur eine Einzelimplantation ausgeführt. Mithin ist die Dotierungskonzentration am Boden136 der zweiten Gräben138b um einen Faktor von etwa 2 höher als an den Seitenwänden135 der ersten Gräben138a . Das tatsächliche Dotierungsverhältnis hängt auch vom Neigungswinkel ab. - Der Prozess geht weiter entweder durch Drehen des Halbleitersubstrats
119 um etwa 90° um seine vertikale Achse oder durch Drehung der Einfallsebene um etwa 90° und dann Wiederholen der zuvor hierin beschriebenen Implantationsprozesse. Mithin werden die Seitenwände135 der zweiten Gräben138b und der Boden136 der ersten Gräben138a dotiert, um das zuvor beschriebene Dotierungsverhältnis zu erhalten. - Die ersten und die dritten Dotierungszonen
131 ,133 grenzen aneinander an und bilden pn-Übergänge zum Driftgebiet122 . Zum Bilden der ersten und der dritten Dotierungszonen131 ,133 werden Dotierstoffe von einem zweiten Dotierungstyp genutzt. - Die zuvor beschriebenen Implantationsprozesse werden gegebenenfalls als Quart-Mode-Implantation bezeichnet. Eine solche Implantation beinhaltet vier Prozesse mit fixem Neigungswinkel, während das Halbleitersubstrat
119 zwischen den Implantationsprozessen um 90° um seine vertikale Achse gedreht wird. - Bei einem weiteren Prozess, wie in
8 veranschaulicht, werden an den Seitenwänden135 der ersten und der zweiten Gräben138a ,138b Abstandsstücke150a gebildet. Da die folgenden Prozesse für die ersten und die zweiten Gräben138a ,138b identisch sind, werden sie im Folgenden als Gräben138 bezeichnet. Die Abstandsstücke150a lassen einen Abschnitt des Bodens136 unbedeckt. - Im Halbleitersubstrat
119 werden an den unbedeckten oder exponierten Abschnitten des Bodens136 der Gräben138 unter Nutzung der Abstandsstücke150a als Implantationsmaske zweite Dotierungszonen132 vom ersten Leitungstyp gebildet. Genauer gesagt, an den exponierten Abschnitten der Böden136 werden erste Unterzonen132a der zweiten Dotierungszonen132 gebildet. Möglicherweise werden an der ersten Seite111 des Halbleitersubstrats119 auch Dotierstoffe implantiert. Das erste Dotierungsgebiet121 ist jedoch stark dotiert, sodass an der ersten Seite111 keine Kompensation des Leitungstyps erfolgt. - Bei einem weiteren Prozess werden die Abstandsstücke
150a teilweise zurückgeätzt, um die exponierten Abschnitte am Boden136 der Gräben138 zu vergrößern. Die somit gebildeten Abstandsstücke150b sind in9 veranschaulicht. Weitere Unterzonen132b der zweiten Dotierungszonen132 werden unter Nutzung eines weiteren Implantationsprozesses gebildet, wie in9 veranschaulicht. Weil auch in die Unterzone132a Dotierstoffe implantiert werden, ist ihre Dotierungskonzentration höher als die Dotierungskonzentration der Unterzonen132b . - Der zuvor beschriebene Abstandsstückätzungs- und Implantationsprozess kann unter Nutzung einer weiteren Teilätzung der Abstandsstücke
150b wiederholt werden, um die exponierten Abschnitte am Boden136 der Gräben138 weiter zu vergrößern und weitere Unterzonen der zweiten Dotierungszonen132 zu bilden. - Zum Bilden der zweiten Dotierungszonen
132 , einschließlich ihrer Unterzonen132a und132b , werden Dotierstoffe von einem ersten Dotierungstyp genutzt. Die zweiten Dotierungszonen132 grenzen an das Driftgebiet122 an, wie zuvor hierin beschrieben, und fungieren als Kanalstopper. - Nach dem Entfernen der Abstandsstücke
150b werden die Gräben138 mit einem Isolationsmaterial137 gefüllt, wie in10 veranschaulicht. Ein optionales Passivierungsgebiet170 kann auf dem Boden136 und den Seitenwänden135 der Gräben138 gebildet werden, wie zum Beispiel in12 gezeigt, bevor die Gräben138 mit dem Isolationsmaterial137 gefüllt werden. - Bei einem weiteren Prozess, wie in
11 veranschaulicht, wird das Halbleitersubstrat119 entlang den zweiten Dotierungszonen132 in den Gräben138 bei139 geschnitten, um die Halbleiterbauelemente100 zu trennen. Folglich wird an jedem lateralen Rand113 der Halbleiterbauelemente100 , wie zuvor hierin beschrieben, ein Randabschluss103 mit einer Stufe130 gebildet. Es ist vorteilhaft, die Gräben138 entlang den sogenannten Trennungslinien oder Sägelinien zu bilden, entlang denen die Halbleiterbauelemente100 schließlich getrennt werden, sodass die Struktur der Stufe130 beim Schneiden des Halbleitersubstrats119 automatisch gebildet wird. - Weil die Trennung entlang den Gräben
138 erfolgt, ist der resultierende Randabschluss103 am Randbezirk des somit gebildeten Halbleiterbauelements100 angeordnet und umgibt lateral das aktive Gebiet des Halbleiterbauelements100 . - Die erste und die zweite Metallisierung
141 ,142 können vor dem Schneiden des Halbleitersubstrats119 gebildet werden. Die erste Metallisierung141 , oder Teile davon, kann auch als Feldplatte fungieren, wie zuvor hierin beschrieben, und bedeckt den Randabschluss103 . Des Weiteren kann vor dem Schneiden des Halbleitersubstrats119 auf der ersten Seite111 des Halbleitersubstrats119 über dem Isolationsmaterial137 und teilweise auf der ersten und der zweiten Metallisierung141 ,142 eine optionale Passivierungsschicht129 gebildet werden. - Die resultierende Struktur ist in
12 veranschaulicht, die eine Leistungshalbleiterdiode zeigt. Die erste Metallisierung141 erstreckt sich bis zum lateralen Rand113 und fungiert in diesem Gebiet auch als Feldplatte. Die erste Metallisierung141 bildet auch einen Anodenanschluss, der durch „A“ angegeben wird. Die zweite Metallisierung142 bedeckt auch vollständig die zweite Seite112 und bildet einen Kathodenanschluss, der durch „C“ angegeben wird. Das Halbleiterbauelement100e von12 ist ein Beispiel für ein Bauelement mit zwei Anschlüssen. - Der zuvor beschriebene Randabschluss
103 ist nicht auf Bauelemente mit zwei Anschlüssen beschränkt und kann auch in IGBTs und Leistungs-FETs integriert sein.13 veranschaulicht ein als IGBT ausgeführtes Halbleiterbauelement200 . Hierbei handelt es sich um ein Beispiel für ein Bauelement mit drei Anschlüssen. Der IGBT200 beinhaltet einen Halbleiterkörper210 , der eine erste Seite211 , eine zweite Seite212 gegenüber der ersten Seite211 , ein aktives Gebiet201 , einen Randabschluss203 und einen lateralen Rand213 aufweist. In den Halbleiterkörper210 integriert sind ein erstes Dotierungsgebiet221 vom zweiten Leitungstyp, das ein Bodygebiet des IGBTs bildet, ein zweites Dotierungsgebiet222 vom ersten Leitungstyp, das ein Driftgebiet des IGBTs bildet, ein drittes Dotierungsgebiet223 vom zweiten Leitungstyp, das ein Emittergebiet des IGBTs bildet, und ein viertes Dotierungsgebiet224 , das ein Sourcegebiet des IGBTs bildet. Ein optionales Feldstoppgebiet225 vom ersten Leitungstyp ist möglicherweise ebenfalls neben dem Emittergebiet223 integriert. Das Feldstoppgebiet225 weist eine höhere Dotierungskonzentration als das Driftgebiet222 auf. - Eine Gateelektrode
243 ist an der ersten Seite211 des Halbleiterkörpers210 angeordnet und wird von einem Gatedielektrikum244 vom Halbleiterkörper210 isoliert. Die Gateelektrode243 ist mit einem Gateanschluss G verbunden. - Eine erste Metallisierung
241 bildet eine Sourcemetallisierung und ist an der ersten Seite211 des Halbleiterkörpers210 in ohmschem Kontakt mit den Source- und Bodygebieten221 und224 angeordnet. Die erste Metallisierung241 bildet einen Sourceanschluss, der durch „S“ angegeben wird. - Eine zweite Metallisierung
242 , die eine Emittermetallisierung bildet, ist an der zweiten Seite212 des Halbleiterkörpers210 in ohmschem Kontakt mit dem Emittergebiet242 angeordnet. Die zweite Metallisierung242 bildet einen Emitteranschluss, der durch „E“ angegeben wird. - Der Randabschluss
203 beinhaltet eine Stufe230 mit einer lateralen Seitenwand235 , entlang der eine erste Dotierungszone231 vom zweiten Leitungstyp gebildet wird. Die Stufe230 weist möglicherweise eine Struktur auf wie zuvor hierin beschrieben. Die erste Dotierungszone231 grenzt an das an der ersten Seite211 des Halbleiterkörpers210 angeordnete Bodygebiet221 an. Ein drittes Dotierungsgebiet233 vom zweiten Leitungstyp wird am Boden236 der Stufe230 gebildet und grenzt an die erste Dotierungszone231 an. Eine zweite Dotierungszone232 vom ersten Leitungstyp wird am Boden236 der Stufe230 gebildet und erstreckt sich bis zum lateralen Rand213 . Die Stufe230 ist mit einem Isolationsmaterial237 gefüllt. - Die erste Metallisierung
241 kann sich bis zum lateralen Rand213 erstrecken und bedeckt mindestens teilweise die Stufe230 , sodass eine verlängerte erste Metallisierung241 gebildet wird, um die Wärmeabfuhr zu verbessern. Die zweite Metallisierung242 erstreckt sich ebenfalls bis zum lateralen Rand213 . - Das dritte Dotierungsgebiet
223 ist möglicherweise auch vom ersten Leitungstyp, d. h. kann von demselben Leitungstyp sein wie das Driftgebiet222 und das optionale Feldstoppgebiet225 . In diesem Fall ist das Halbleiterbauelement200 ein Leistungs-FET und das dritte Dotierungsgebiet223 bildet ein Draingebiet des Leistungs-FETs. Die zweite Metallisierung242 bildet dann einen Drainanschluss, wie durch „D“ angegeben. - Die erste, die zweite und die dritte Dotierungszone
231 ,232 und233 können so gebildet werden und können solche Dotierungsverhältnisse aufweisen wie zuvor hierin beschrieben. - Räumlich relative Begriffe wie „unter“, „unterhalb“, „tiefer“, „über“, „oberhalb“ und dergleichen werden der einfacheren Beschreibung halber genutzt, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen unterschiedliche Orientierungen des Bauelements zusätzlich zu anderen als in den Figuren abgebildeten Orientierungen einschließen. Weiter werden auch Begriffe wie „erster/erste/erstes“, „zweiter/zweite/zweites“ und dergleichen genutzt, um verschiedene Elemente, Gebiete, Teilabschnitte etc. zu beschreiben, und sollen ebenfalls nicht begrenzend sein. Gleiche Begriffe beziehen sich in der Beschreibung jeweils auf gleiche Elemente.
- Wie hierin genutzt, sind die Begriffe „aufweisen“, „enthalten“, „beinhalten“, „umfassen“ und dergleichen offene Begriffe, die das Vorhandensein angeführter Elemente oder Merkmale anzeigen, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel „ein/eine“ und „der/die/das“ sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht eindeutig etwas Anderes anzeigt.
- Angesichts der diversen Variationen und Anwendungen oben versteht es sich, dass die vorliegende Erfindung von der vorstehenden Beschreibung nicht begrenzt wird, und sie wird auch von den beiliegenden Zeichnungen nicht begrenzt. Vielmehr wird die vorliegende Erfindung nur von den folgenden Ansprüchen und ihren rechtlichen Äquivalenten begrenzt.
- Bezugszeichenliste
-
- 3
- inneres Gebiet / aktives Gebiet
- 4
- Randabschluss
- 10
- Halbleitermaterial
- 11, 12
- Dotierungsgebiete
- 22
- Graben
- 24, 25, 26
- Dotierungszonen
- 27
- Kanalstopper
27 - 31
- pn-Übergang
- 100, 100a, 100b, 100c
- Halbleiterbauelement
- 100d, 100e, 200
- Halbleiterbauelement
- 101, 201
- aktives Gebiet
- 103, 203
- Randabschluss
- 110, 210
- Halbleiterkörper
- 119
- Halbleitersubstrat
- 111, 211
- erste Seite
- 112, 212
- zweite Seite
- 113, 213
- lateraler Rand
- 121, 221
- erstes Dotierungsgebiet / Bodygebiet
- 122, 222
- zweites Dotierungsgebiet / Driftgebiet
- 123, 223
- drittes Dotierungsgebiet / Kathodengebiet / Emittergebiet / Draingebiet
- 125, 225
- Feldstoppgebiet
- 129
- Passivierungsschicht
- 130, 230
- Stufe
- 131, 231
- erste Dotierungszone
- 132, 232
- zweite Dotierungszone / Kanalstopper
- 132a, 132b, 132c
- Abschnitt von zweiter Dotierungszone
- 133, 233
- dritte Dotierungszone
- 135, 235
- laterale Oberfläche von Stufe
- 136, 236
- Bodenoberfläche von Stufe
- 137, 237
- Isolationsmaterial
- 138, 138a, 138b
- Graben
- 139
- Schnitt
- 141
- erste Metallisierung
- 142
- zweite Metallisierung
- 143
- Metallschicht
- 150a, 150b
- Abstandsstück
- 170
- Passivierungsgebiet
- 224
- viertes Dotierungsgebiet / Sourcegebiet
- 243
- Gateelektrode
- 244
- Gatedielektrikum
- A
- Anodenanschluss
- C
- Kathodenanschluss
- D/E
- Drain-/Emitteranschluss
- G
- Gateanschluss
- S
- Sourceanschluss
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- US 2012/0104537 A1 [0049, 0066]
Claims (24)
- Halbleiterbauelement (
100 ), aufweisend: einen Halbleiterkörper (110 ), der eine erste Seite (111 ), eine zweite Seite (112 ), einen den Halbleiterkörper (110 ) in einer lateralen Richtung begrenzenden lateralen oder seitlichen Rand (113 ), ein aktives Gebiet (101 ) und einen zwischen dem aktiven Gebiet (101 ) und dem lateralen Rand (113 ) angeordneten Randabschluss (103 ) aufweist; ein im Halbleiterkörper (110 ) gebildetes Driftgebiet (122 ) von einem ersten Leitungstyp; wobei der Randabschluss (103 ) aufweist: eine Stufe (130 ), die im Halbleiterkörper (110 ) zwischen der ersten Seite (111 ) des Halbleiterkörpers (110 ) und dem lateralen Rand (113 ) gebildet ist, wobei die Stufe (130 ) eine laterale oder seitliche Oberfläche (135 ), die sich bis zur ersten Seite (111 ) des Halbleiterkörpers (110 ) erstreckt, und eine Bodenoberfläche (136 ), die sich bis zum lateralen Rand (113 ) des Halbleiterkörpers (110 ) erstreckt, aufweist; eine erste Dotierungszone (131 ) von einem zweiten Leitungstyp, die im Halbleiterkörper (110 ) entlang der lateralen Oberfläche (135 ) der Stufe (130 ) gebildet wird und einen pn-Übergang mit dem Driftgebiet (122 ) bildet; und eine zweite Dotierungszone (132 ) vom ersten Leitungstyp, die im Halbleiterkörper (110 ) mindestens entlang einem Teil der Bodenoberfläche (136 ) der Stufe (130 ) gebildet wird und sich bis zum lateralen Rand (113 ) des Halbleiterkörpers (110 ) erstreckt, wobei die zweite Dotierungszone (132 ) in Kontakt mit dem Driftgebiet (122 ) steht. - Halbleiterbauelement nach Anspruch 1, das weiter ein erstes Dotierungsgebiet (
121 ) vom zweiten Leitungstyp aufweist, das im Halbleiterkörper (110 ) gebildet ist und einen pn-Übergang mit dem Driftgebiet (122 ) bildet, wobei das erste Dotierungsgebiet (121 ) an die erste Dotierungszone (131 ) angrenzt. - Halbleiterbauelement nach Anspruch 1 oder 2, das weiter ein Isolationsmaterial (
137 ) aufweist, das die Stufe (130 ) füllt, wobei sich das Isolationsmaterial (137 ) lateral bis zum lateralen Rand (113 ) des Halbleiterkörpers (110 ) erstreckt. - Halbleiterbauelement nach Anspruch 3, das weiter eine das Isolationsmaterial (
137 ) bedeckende Passivierungsschicht (129 ) an der ersten Seite (111 ) des Halbleiterkörpers (110 ) aufweist. - Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei das Driftgebiet (
121 ) eine vertikale Erstreckung aufweist und wobei sich die Stufe vertikal von der ersten Seite (111 ) des Halbleiterkörpers (110 ) bis in eine Tiefe von etwa der Hälfte der vertikalen Erstreckung des Driftgebiets (121 ) erstreckt. - Halbleiterbauelement nach einem der Ansprüche 1 bis 5, das weiter eine dritte Dotierungszone (
133 ) von der zweiten Leitfähigkeit aufweist, die im Halbleiterkörper (110 ) entlang einem Teil der Bodenoberfläche (136 ) der Stufe (130 ) gebildet ist und sich bis zur lateralen Oberfläche (135 ) der Stufe (130 ) erstreckt, die dritte Dotierungszone (133 ), wobei ein pn-Übergang mit dem Driftgebiet (121 ) und an die erste Dotierungszone (121 ) angrenzend. - Halbleiterbauelement nach Anspruch 6, wobei die dritte Dotierungszone (
133 ) eine Dotierungskonzentration aufweist, die höher als eine Dotierungskonzentration der ersten Dotierungszone (131 ) ist. - Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei die zweite Dotierungszone (
132 ) eine lateral variierende Dotierungskonzentration aufweist. - Halbleiterbauelement nach Anspruch 8, wobei sich die Dotierungskonzentration der zweiten Dotierungszone (
132 ) zum lateralen Rand (113 ) hin erhöht. - Halbleiterbauelement nach einem der Ansprüche 1 bis 9, weiter aufweisend eine Feldplatte, die auf der ersten Seite (
111 ) des Halbleiterkörpers (110 ) angeordnet ist und die Stufe (130 ) mindestens teilweise bedeckt. - Halbleiterbauelement nach einem der Ansprüche 1 bis 10, weiter aufweisend eine Feldplatte, die auf der ersten Seite des Halbleiterkörpers angeordnet ist und in elektrischem Kontakt mit dem ersten Dotierungsgebiet steht, wobei die Feldplatte die Stufe mindestens teilweise bedeckt.
- Halbleiterbauelement nach einem der Ansprüche 1 bis 11, weiter aufweisend ein Passivierungsgebiet (
170 ) auf der lateralen Oberfläche (135 ) und der Bodenoberfläche (136 ) der Stufe (130 ) zwischen dem Halbleiterkörper (110 ) und dem Isolationsmaterial (137 ). - Halbleiterbauelement nach einem der Ansprüche 1 bis 12, weiter aufweisend eine vertikale Feldplatte (
143 ) entlang dem lateralen Rand (113 ) des Halbleiterkörpers (110 ). - Halbleiterbauelement, aufweisend: einen Halbleiterkörper (
110 ), der eine erste Seite (111 ), eine zweite Seite (112 ), einen den Halbleiterkörper (110 ) in einer lateralen Richtung begrenzenden lateralen oder seitlichen Rand (113 ), ein aktives Gebiet (101 ) und einen zwischen dem aktiven Gebiet (101 ) und dem lateralen Rand (113 ) angeordneten Randabschluss (103 ) aufweist; ein im Halbleiterkörper (110 ) gebildetes Driftgebiet (122 ) von einem ersten Leitungstyp; wobei der Randabschluss (103 ) aufweist: eine Stufe (130 ), die im Halbleiterkörper (110 ) zwischen der ersten Seite (111 ) des Halbleiterkörpers (110 ) und dem lateralen Rand (113 ) gebildet ist, wobei die Stufe (130 ) eine laterale Oberfläche (135 ), die sich bis zur ersten Seite (111 ) des Halbleiterkörpers (110 ) erstreckt, und eine Bodenoberfläche (136 ), die sich bis zum lateralen Rand (113 ) des Halbleiterkörpers (110 ) erstreckt, aufweist; eine erste Dotierungszone (131 ) von einem zweiten Leitungstyp, die im Halbleiterkörper (110 ) an der lateralen Oberfläche (135 ) der Stufe (130 ) gebildet wird und einen pn-Übergang mit dem Driftgebiet (122 ) bildet; eine zweite Dotierungszone (132 ) vom ersten Leitungstyp, die im Halbleiterkörper (110 ) entlang einem Teil der Bodenoberfläche (136 ) der Stufe (130 ) gebildet wird und sich bis zum lateralen Rand (113 ) des Halbleiterkörpers (110 ) erstreckt, wobei die zweite Dotierungszone (132 ) in Kontakt mit dem Driftgebiet (122 ) steht; eine dritte Dotierungszone (133 ) von der zweiten Leitfähigkeit, die im Halbleiterkörper (110 ) an der Bodenoberfläche (136 ) der Stufe (130 ) gebildet wird und sich bis zur lateralen Oberfläche (135 ) der Stufe (130 ) erstreckt, wobei die dritte Dotierungszone (133 ) einen pn-Übergang mit dem Driftgebiet (122 ) bildet und an die erste Dotierungszone (131 ) angrenzt, wobei die dritte Dotierungszone (133 ) eine Dotierungskonzentration aufweist, die höher als eine Dotierungskonzentration der ersten Dotierungszone (131 ) ist; ein Isolationsmaterial (137 ), das die Stufe (130 ) füllt, das die erste, die zweite und die dritte Dotierungszone (131 ,132 ,133 ) bedeckt und sich bis zum lateralen Rand (113 ) des Halbleiterkörpers (110 ) erstreckt. - Halbleiterbauelement nach Anspruch 14, wobei die zweite Dotierungszone (
132 ) eine lateral variierende Dotierungskonzentration aufweist. - Halbleiterbauelement nach Anspruch 14 oder 15, weiter aufweisend eine laterale Feldplatte, die auf der ersten Seite (
111 ) des Halbleiterkörpers (110 ) angeordnet ist und die Stufe (130 ) mindestens teilweise bedeckt. - Verfahren zum Fertigen eines Halbleiterbauelements, aufweisend: Bereitstellen eines Halbleitersubstrats (
119 ), das eine erste Seite (111 ), eine zweite Seite (122 ), mehrere lateral beabstandete Halbleiterbauelemente (100 ), die in das Halbleitersubstrat (110a ) integriert sind, und ein Driftgebiet (122 ) von einem ersten Leitungstyp aufweist; Bilden von Gräben (138a ,139b ) im Halbleitersubstrat an der ersten Seite (111 ) des Halbleitersubstrats (119 ) zwischen lateral benachbarten Halbleiterbauelementen (100 ), wobei jeder der Gräben (138a ,138b ) zwei Seitenwände (135 ) und einen Boden (136 ) aufweist; Bilden erster Dotierungszonen (131 ) von einem zweiten Leitungstyp im Halbleitersubstrat (119 ) mindestens entlang den Seitenwänden (135 ) der Gräben (138a ,138b ), wobei die ersten Dotierungszonen (131 ) pn-Übergänge mit dem Driftgebiet (122 ) bilden; Bilden zweiter Dotierungszonen (132 ) vom ersten Leitungstyp im Halbleitersubstrat (119 ) mindestens entlang einem Teil des Bodens (136 ) der Gräben (138a ,138b ), wobei die zweiten Dotierungszonen (132 ) an das Driftgebiet (122 ) angrenzen; und Schneiden des Halbleitersubstrats (119 ) entlang den zweiten Dotierungszonen (132 ) in den Gräben (138a ,138b ), um die Halbleiterbauelemente (100 ) zu trennen. - Verfahren nach Anspruch 17, weiter aufweisend Füllen der Gräben (
138a ,138b ) mit einem Isolationsmaterial (137 ). - Verfahren nach Anspruch 17 oder 18, wobei das Driftgebiet (
122 ) eine vertikale Erstreckung aufweist und wobei Bilden der Gräben (138a ,138b ) das Bilden der Gräben (138a ,138b ) von der ersten Seite (111 ) bis in eine Tiefe von etwa der Hälfte der vertikalen Erstreckung des Driftgebiets (122 ) umfasst. - Verfahren nach einem der Ansprüche 17 bis 19, weiter aufweisend Bilden dritter Dotierungszonen (
133 ) von der zweiten Leitfähigkeit im Halbleitersubstrat (119 ) am Boden (136 ) der Gräben (138a ,138b ) aufweist, wobei die dritten Dotierungszonen (133 ) pn-Übergänge mit dem Driftgebiet (122 ) bilden und an benachbarte erste Dotierungszonen (131 ) angrenzen. - Verfahren nach Anspruch 20, wobei die erste Dotierungszone (
131 ) und die dritte Dotierungszone (133 ) durch schräge Implantation von Dotierstoffen von einem zweiten Typ gebildet werden. - Verfahren nach einem der Ansprüche 17 bis 21, wobei Bilden der zweiten Dotierungszonen (
132 ) umfasst: Bilden von Abstandsstücken (150a ) an den Seitenwänden (135 ) der Gräben (138a ,138b ), wobei das Abstandsstück (150a ) einen Abschnitt des Bodens (136 ) der Gräben (138a ,138b ) exponiert lässt; und Implantieren von Dotierstoffen von einem ersten Typ in den exponierten Bodenabschnitt der Gräben (138a ,138b ), um die zweiten Dotierungszonen (132 ,132a ) unter Nutzung des Abstandsstücks (150a ) als Implantationsmaske zu bilden. - Verfahren nach Anspruch 22, wobei Bilden der zweiten Dotierungszonen (
132 ) weiter umfasst: Ätzen der Abstandsstücke (150a ), um den exponierten Abschnitt des Bodens (136 ) der Gräben (138a ,138b ) zu vergrößern; und Implantieren weiterer Dotierstoffe vom ersten Typ in den vergrößerten exponierten Abschnitt des Bodens (136 ) der Gräben (138a ,138b ). - Verfahren nach einem der Ansprüche 17 bis 23, weiter aufweisend das Bilden von Feldplatten auf der ersten Seite des Halbleitersubstrats, um die Gräben mindestens teilweise zu bedecken.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/713,867 US9082843B2 (en) | 2012-12-13 | 2012-12-13 | Semiconductor device with step-shaped edge termination, and method for manufacturing a semiconductor device |
US13/713,867 | 2012-12-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013113939A1 true DE102013113939A1 (de) | 2014-06-18 |
DE102013113939B4 DE102013113939B4 (de) | 2023-03-30 |
Family
ID=50821581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013113939.6A Active DE102013113939B4 (de) | 2012-12-13 | 2013-12-12 | Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements |
Country Status (3)
Country | Link |
---|---|
US (2) | US9082843B2 (de) |
CN (1) | CN103872099B (de) |
DE (1) | DE102013113939B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015121100A1 (de) * | 2015-12-03 | 2017-06-08 | Infineon Technologies Ag | Halbleiterbauelement mit grabenrandabschluss |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9082843B2 (en) * | 2012-12-13 | 2015-07-14 | Infineon Technologies Ag | Semiconductor device with step-shaped edge termination, and method for manufacturing a semiconductor device |
JP5969927B2 (ja) * | 2013-01-18 | 2016-08-17 | 株式会社 日立パワーデバイス | ダイオード、電力変換装置 |
US9236257B2 (en) * | 2013-03-13 | 2016-01-12 | Varian Semiconductor Equipment Associates, Inc. | Techniques to mitigate straggle damage to sensitive structures |
US9570542B2 (en) | 2014-04-01 | 2017-02-14 | Infineon Technologies Ag | Semiconductor device including a vertical edge termination structure and method of manufacturing |
US9559238B2 (en) * | 2014-05-08 | 2017-01-31 | Infineon Technologies Dresden Gmbh | Arrangement and method for determining the spatial direction of radiation incidence |
US9768285B1 (en) * | 2016-03-16 | 2017-09-19 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
US20180337228A1 (en) * | 2017-05-18 | 2018-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Novel seal ring for iii-v compound semiconductor-based devices |
US10872794B2 (en) | 2017-06-20 | 2020-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Automatic in-line inspection system |
CN107331704B (zh) * | 2017-08-17 | 2019-08-23 | 电子科技大学 | 一种栅压控制晶闸管器件 |
DE102018200676A1 (de) * | 2018-01-17 | 2019-07-18 | Robert Bosch Gmbh | Leistungselektronisches Bauelement |
DE102018102279A1 (de) | 2018-02-01 | 2019-08-01 | Infineon Technologies Ag | Halbleiterbauelement mit randabschlussbereich |
DE102018113573B4 (de) * | 2018-06-07 | 2022-11-03 | Semikron Elektronik Gmbh & Co. Kg Patentabteilung | Diode mit einem Halbleiterkörper |
CN109950300B (zh) * | 2019-03-04 | 2021-12-10 | 中国工程物理研究院电子工程研究所 | 基于漂移区阶梯刻蚀的双向耐压功率器件逆向终端结构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120104537A1 (en) | 2010-11-03 | 2012-05-03 | Infineon Technologies Ag | Semiconductor Device and a Method for Manufacturing a Semiconductor Device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19742397C2 (de) | 1997-09-25 | 2000-07-06 | Siemens Ag | Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gräben |
DE59914922D1 (de) | 1998-12-18 | 2009-01-15 | Infineon Technologies Ag | Leistungshalbleiterbauelement |
US6242784B1 (en) | 1999-06-28 | 2001-06-05 | Intersil Corporation | Edge termination for silicon power devices |
DE10057612B4 (de) * | 2000-11-21 | 2012-03-08 | Infineon Technologies Ag | Vertikales Halbleiterbauelement mit vertikalem Randabschluss |
JP4153811B2 (ja) * | 2002-03-25 | 2008-09-24 | 株式会社東芝 | 高耐圧半導体装置及びその製造方法 |
GB0312512D0 (en) * | 2003-05-31 | 2003-07-09 | Koninkl Philips Electronics Nv | Termination structures for semiconductor devices and the manufacture thereof |
DE102005061210B4 (de) | 2005-12-21 | 2009-05-14 | Infineon Technologies Austria Ag | Halbleiterbauelement mit einem vorderseitigen und einem rückseitigen pn-Übergang sowie zugehöriges Herstellungsverfahren |
JP2007258742A (ja) | 2007-05-23 | 2007-10-04 | Kansai Electric Power Co Inc:The | 高耐電圧半導体装置 |
DE102007030755B3 (de) * | 2007-07-02 | 2009-02-19 | Infineon Technologies Austria Ag | Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses |
US8759935B2 (en) | 2011-06-03 | 2014-06-24 | Infineon Technologies Austria Ag | Power semiconductor device with high blocking voltage capacity |
US9082843B2 (en) * | 2012-12-13 | 2015-07-14 | Infineon Technologies Ag | Semiconductor device with step-shaped edge termination, and method for manufacturing a semiconductor device |
-
2012
- 2012-12-13 US US13/713,867 patent/US9082843B2/en active Active
-
2013
- 2013-12-12 DE DE102013113939.6A patent/DE102013113939B4/de active Active
- 2013-12-13 CN CN201310678033.7A patent/CN103872099B/zh active Active
-
2015
- 2015-06-11 US US14/736,420 patent/US9287383B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120104537A1 (en) | 2010-11-03 | 2012-05-03 | Infineon Technologies Ag | Semiconductor Device and a Method for Manufacturing a Semiconductor Device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015121100A1 (de) * | 2015-12-03 | 2017-06-08 | Infineon Technologies Ag | Halbleiterbauelement mit grabenrandabschluss |
US10008590B2 (en) | 2015-12-03 | 2018-06-26 | Infineon Technologies Ag | Semiconductor device with trench edge termination |
DE102015121100B4 (de) | 2015-12-03 | 2022-01-20 | Infineon Technologies Ag | Halbleiterbauelement mit grabenrandabschluss |
Also Published As
Publication number | Publication date |
---|---|
CN103872099B (zh) | 2017-04-12 |
DE102013113939B4 (de) | 2023-03-30 |
US9082843B2 (en) | 2015-07-14 |
CN103872099A (zh) | 2014-06-18 |
US9287383B2 (en) | 2016-03-15 |
US20140167143A1 (en) | 2014-06-19 |
US20150279968A1 (en) | 2015-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013113939B4 (de) | Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements | |
DE112016003510B4 (de) | HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG | |
DE102015120272B4 (de) | Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben | |
DE112016003509B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102009038731B4 (de) | Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102010064588B3 (de) | Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone | |
DE69735349T2 (de) | Graben-dmos-transistor mit leichtdotierter wanne | |
DE102007030755B3 (de) | Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses | |
DE112016000210T5 (de) | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung | |
DE102013204252B4 (de) | Halbleiterbauelement | |
DE102010016371B4 (de) | Halbleitervorrichtung | |
DE112011103230B4 (de) | Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements | |
DE112007000392T5 (de) | Laterale Leistungseinrichtungen mit Elektroden mit automatischer Vorspannung | |
DE102015110112A1 (de) | Ladungskompensationsstruktur und entsprechende fertigung | |
DE102008039845A1 (de) | Halbleiterbauelement mit einem Halbleiterkörper | |
DE102015121100B4 (de) | Halbleiterbauelement mit grabenrandabschluss | |
DE112012000611T5 (de) | Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung | |
DE102006055131A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE102018203693A1 (de) | Halbleitervorrichtung | |
DE102013107758B4 (de) | Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench | |
EP1074052A1 (de) | Lateraler hochvolt-seitenwandtransistor | |
DE102014114897A1 (de) | Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement | |
DE102014101859B4 (de) | Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung | |
DE102015112729A1 (de) | Halbleiterbauelement mit einem lateral variierenden Dotierprofil und ein Verfahren zu dessen Herstellung | |
EP0913000A1 (de) | Durch feldeffekt steuerbares halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |