DE102005061210B4

DE102005061210B4 - Halbleiterbauelement mit einem vorderseitigen und einem rückseitigen pn-Übergang sowie zugehöriges Herstellungsverfahren

Info

Publication number: DE102005061210B4
Application number: DE200510061210
Authority: DE
Inventors: Gerhard Dr. Schmidt
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2005-12-21
Filing date: 2005-12-21
Publication date: 2009-05-14
Anticipated expiration: 2025-12-22
Also published as: DE102005061210A1

Abstract

Halbleiterbauelement (11), mit:
einem Halbleiterkörper (15) mit einer Vorderseite und einer Rückseite sowie einer dieselben verbindenden Vereinzelungskante (12c), wobei der Halbleiterkörper (15) in einem aktiven Zellbereich (12a) desselben einen vorderseitigen und einen rückseitigen pn-Übergang aufweist; und
einem Randabschluss (12b), der sich zwischen dem aktiven Zellbereich (12a) und der Vereinzelungskante (12c) erstreckt, und einen ersten Trench (31b), der entlang der Vereinzelungskante (12c) verläuft und einen zweiten Trench (31a) aufweist, der zwischen dem ersten Trench (31b) und dem aktiven Zellbereich (12a) verläuft;
wobei der erste Trench (31b) oder der zweite Trench (31a) überwiegend mit einem dielektrischen Material gefüllt sind, so dass ein Anteil des dielektrischen Materials in dem ersten Trench (31b) an dem Material in dem ersten Trench (31b) oder ein Anteil des dielektrischen Materials in dem zweiten Trench (31a) an dem Material in dem zweiten Trench (31a) höher als 50% ist.

Description

Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement mit einem vorderseitigen und einem rückseitigen pn-Übergang, wie z. B. einen Thyristor oder einen IGBT (IGBT = Isolated Gate Bipolar Transistor = isolierter Gate Bipolar Transistor) und sein Herstellungsverfahren. Immer häufiger werden Halbleiterbauelemente, an die die Anforderung einer hohen Rückwärtssperrfähigkeit gestellt wird, in elektronischen Systemen eingesetzt. Diese Halbleiterbauelemente eignen sich besonders zur Verarbeitung hoher elektrischer Leistungen, wie z. B. im Automobilbereich.
Halbleiterbauelemente, bei denen eine Rückwärtssperrfähigkeit gefordert wird, weisen einen im Volumen zur niedrig dotierten Basiszone, die in der Regel n-dotiert ist, symmetrischen Aufbau auf, mit einer p⁺-dotierten Randzone, die sowohl auf der Chipvorderseite als auch auf der Chiprückseite angeordnet ist. Somit bildet sich ein pn-Übergang an der Chipvorderseite und ein pn-Übergang an der Chiprückseite aus. In der oberen p⁺-dotierten Zone ist üblicherweise der Steuerkopf untergebracht, der den dort befindlichen Emitter oder die Source regelt.
Bei einem Bipolarbauelement, wie z. B. einem Thyristor oder GTO (GTO = Gate Turn Off – Thyristor = ein über den Steueranschluss ausschaltbarer Thyristor) ist der Steuerkopf als Bipolartransistor mit dem Stromverstärkungsfaktor α_npn bei einem MOS-Leistungsbauelement, wie z. B. einem IGBT (IGBT = Isolated Gate Bipolar Transistor = isolierter Gate Bipolar Transisor) oder bei einem NOT (MCT = MOS Controlled Thyristor = MOS-gesteuerter Thyristor) als MOS-Transistor ausgebildet. Dieser obere Transistor kann planar, also paral lel zur Oberfläche oder vertikal in einem Trench angeordnet sein. Um eine hohe Stromtragfähigkeit zu erreichen, werden viele Einzelzellen auf einem Chip parallel angeordnet und betrieben.
Zugleich wird in vielen Anwendungsfällen des Halbleiterbauelements an dem rückseitigen p⁺n-Übergang bzw. dem rückseitigen pn-Übergang keine Sperrfähigkeit benötigt. Dies ist z. B. der Fall beim Einsatz von IBGTs oder GTOs in Spannungszwischenkreisumrichtern. Hierbei wird ein p⁺-dotierter Bereich, der zwischen dem rückseitigen p⁺n-Übergang und einem auf der Chiprückseite aufgebrachten Kontakt angeordnet ist, lediglich als ein Emitter in einem On-State (On-State = eingeschalteter Zustand) zur Reduzierung des Widerstands an dem rückseitigen Kontakt bzw. einer Verringerung des Durchlassspannungsabfalls bei hohen Lastströmen benötigt. Der Rückseiten-Emitter verstärkt einen von der Source kommenden Elektronenstrom durch einen aus der Basiszone, die der n-dotierten Zone zwischen den beiden pn-Übergängen entspricht, und den beiden p⁺-dotierten Gebieten an der Vorderseite und der Rückseite gebildeten unteren Teiltransistor bzw. pnp-Transistor, der einen Verstärkungsfaktor α_pnp aufweist. Hierbei findet eine Injektion von Löchern aus dem p⁺-dotierten Gebiet auf der Chiprückseite in die n-dotierte Basiszone statt.
Häufig ist in den herkömmlichen Halbleiterbauelementen, die ein hohe Rückwärtssperrfähigkeit aufweisen sollen und einen vorderseitigen und einen rückseitigen p⁺n-Übergang bzw. einen pn-Übergang an der Chipvorderseite und einem pn-Übergang an der Chiprückseite aufweisen, eine Feldstoppzone vor bzw. nahe dem rückseitigen p⁺n-Übergang gebildet, wodurch eine Sperrfähigkeit des Halbleiterbauelements in einer Vorwärtsrichtung erhöht wird, während zugleich eine Sperrfähigkeit des Halbleiterbauelements in Rückwärtsrichtung reduziert ist. Solange keine Sperrfähigkeit in Rückwärtsrichtung bzw. Rückwärtssperrfähigkeit erforderlich ist, sind keine Maßnahmen erforderlich, um an einem Rand des Chips einen Randabschluss zu implementieren und damit die Rückwärtssperrfähigkeit zu erhöhen.
Jedoch wird bei einer Vielzahl von Einsatzmöglichkeiten des Halbleiterbauelements mit einem vorderseitigen und einem rückseitigen pn-Übergang eine symmetrische oder zumindest asymmetrische Sperrfähigkeit benötigt. Ein derartiger Anwendungsfall ist beispielsweise der Einsatz des Halbleiterbauelements mit einem vorderseitigen und einem rückseitigen pn-Übergang in einem AC/AC-Matrix-Umrichter (AC/AC-Matrix-Umrichter = Wechelstrom-Wechselstrom-Matrix-Umrichter) als RB-IGBT (RB-IGBT = Reverse Blocking IGBTs = Rückwärtssperrender IGBT). Eine derartige Einsatzmöglichkeit ist in einem Artikel „The Reverse Blocking IGBT for Matrix Converter With Ultra-Thin Wafer Technology", M. Takei, T. Naito und K. Ueno, ISPSD 2003 proceedings dargelegt.
Darüber hinaus wird an Halbleiterbauelemente mit einem vorderseitigen und einem rückseitigen pn-Übergang häufig die Anforderung gestellt, ein asymmetrisches Sperrvermögen aufzuweisen. In dieser Anmeldung versteht man unter einem asymmetrischen Sperrvermögen ein Verhalten des Halbleiterbauelements, bei dem eine Sperrspannung in Vorwärtsrichtung einen anderen Wert aufweist als eine Sperrspannung in Rückwärtsrichtung. Ein Beispiel dafür ist die Anforderung an einen sog. Zünd-IGBT, der zur Spannungsversorgung der Zündspule in einem Kraftfahrzeug eingesetzt wird, und der ein Rückwärtssperrvermögen bzw. eine Sperrspannung in Rückwärtsrichtung von ca. 30 Volt aufweisen soll. Zugleich soll der Zünd-IGBT eine Vorwärtsspannung bzw. eine Sperrspannung in Vorwärtsrichtung von mehr als 500 Volt aufweisen.
Wenn ein IGBT zusätzlich eine hohe Sperrspannung in Rückwärtsrichtung aufnehmen soll, ist der Aufbau bzw. die Struktur des IGBTs entsprechend anzupassen, so dass im Sperrzustand die Leckströme durch den Randabschluss möglichst niedrig gehalten werden können. Ziel dieser Anpassung ist, dass sich an dem zweiten p⁺n-Übergang bzw. dem rückseitigen pn-Übergang eine Raumladungszone so in Abhängigkeit von der Sperrspannung in Rückwärtsrichtung ausbildet, dass das Halbleiterbauelement die gewünschte Sperrspannung in Rückwärtsrichtung aufweist, so dass nur geringe Leckströme auftreten.
Nach dem Stand der Technik sind folgende Maßnahmen bekannt, um eine Sperrfähigkeit des herkömmlichen Halbleiterbauelements mit einem vorderseitigen und einem rückseitigen pn-Übergang sowohl in Vorwärtsrichtung als auch in Rückwärtsrichtung in geeigneter Weise zu erzielen.
1. Ein Anschneiden der pn-Übergänge durch Schrägschliffe
Man spricht im Zusammenhang mit einem so hergestellten Halbleiterbauelement von einem Mesa-Typ. Hierbei wird eine sog. Mesa-Struktur nach dem Vereinzeln der Chips durch einen Ätzvorgang erzeugt. Anschließend werden die Seitenoberflächen mittels einer Schutzschicht abgedeckt. Jedoch ist dieses Verfahren bzw. diese Methode nur bei großflächigen Leistungshalbleitern anwendbar und für eine Herstellung von Halbleiterbauelementen in einer Massenfertigung bzw. in einer Chipmassenproduktion nicht umsetzbar. Außerdem wäre die durch dieses Verfahren erzielte Fertigungsausbeute gering, so dass die Herstellungskosten für ein derart produziertes Halbleiterbauelement sehr hoch sind.
2. Zusätzliches Erzeugen eines Randabschlusses für den rückseitigen p⁺n-Übergang auf der Waferrückseite
Um einen zusätzlichen Randanschluss an dem rückseitigen pn-Übergang zu implementieren, sind beide Seiten des Wafers getrennt bzw. in separaten Verarbeitungsschritten zu prozessieren. Dafür sind die Phototechniken zur Bearbeitung der Vorder- und Rückseite auf einander abzustimmen, so dass ein zusätzliches Erzeugen eines Randabschlusses für den rückseitigen pn-Übergang aufwändig ist. Da die Abstimmung der Phototechniken zur Bearbeitung der Vorder- und Rücksei te in der industriellen Fertigung häufig nicht in gewünschter Weise möglich ist, so dass die Halbleiterbauelemente die für das elektrische Verhalten spezifizierten Werte nicht erfüllen, ist das zusätzliche Herstellen der Randabschlüsse auf der Rückseite defektbehaftet, wodurch die Ausschussquote erhöht ist.
3. Erzeugen einer Chip-Seitenwand-Isolation durch eine Trenndiffusion.
Bei dem Erzeugen einer Chip-Seitenwand-Isolation wird eine Halbleiterzone auf der Vorderseite des Chips gebildet, die mit einem Halbleiterbereich auf der Rückseite des Chips elektrisch leitend verbunden ist, so dass die auf der Vorderseite des Chips gebildete Zone dasselbe Potential wie ein Halbleiterbereich auf der Rückseite des Chips aufweist. Hierzu wird eine hinreichend hoch dotierte, vertikal durch die n-dotierte Basiszone verlaufende p⁺-dotierte Zone bzw. hoch p-dotierte Zone in dem Chip bzw. Halbleiterbauelement gebildet.
Die vertikal verlaufende p⁺-dotierte Zone kann dabei entweder durch ein Eindiffundieren der Dotierstoffe von beiden Seiten bzw. von der Vorderseite und der Rückseite her erzeugt werden oder durch ein einseitiges Eindiffundieren des Dotierstoffes über die gesamte Tiefe des späteren aktiven Halbleiterbauelements bzw. Bauelementbereichs erzeugt werden.
Für diese Diffusionsvorgänge sind jedoch hohe thermische Budgets erforderlich, so dass das Halbleiterbauelement über einen langen Zeitraum bei einer hohen Temperatur prozessiert werden muss, wobei in dem Halbleiterbauelement eine hohe Anzahl an Kristalldefekten entstehen kann. Diese hohe Anzahl an Kristalldefekten führt zu hohen Leckströmen in dem Halbleiterbauelement und zugleich zu einer geringen Fertigungsausbeute.
Ein alternatives Verfahren, zu einem Eindiffundieren des Dotierstoffs in das Halbleiterbauelement ist in einem Artikel „An ultra-small isolation area for 600 V class Reverse Blocking IGBT with Deep Trench Isolation process (TI-RB-IGBT)" von Norifumi Toduka, Mitsuru Kaneda und Tadaharu Minato, ISPSD Proceedings, 2004 dargelegt. Mit der dort beschriebenen Vorgehensweise lassen sich die hohen thermischen Budgets, die für das Eindiffundieren der vertikal verlaufenden p⁺-dotierten Zone erforderlich sind, vermeiden. Statt den Dotierstoff über einen Diffusionsvorgang in das Halbleiterbauelement einzubringen, wird ein tiefer Trench bzw. ein tiefer Graben durch die gesamte Epitaxieschicht bzw. das gesamte Halbleiterbauelement bis zum hoch dotierten Substrat geätzt, und anschließend eine vertikale p⁺-Implantationsschicht durch eine Schrägimplantation aus verschiedenen Richtungen erzeugt. Dieses Verfahren wird als Deep-Trench-Isloation (Deep-Trench-Isolation = tiefe Graben Isolation) bezeichnet.
Dabei ist eine zu implantierende Dotierungsdosis bzw. eine erforderliche Dosis Q größer als eine Durchbruchsladung des Halbleiterbauelements, so dass an die zu implantierende Dotierungsdosis bei einem Halbleiterbauelement aus Silizium die Forderung Q > 1,4·10¹² q/cm² gestellt wird. Eine Variable q steht hier für den Wert der Elementarladung von 1,6·10^–19 Amperesekunden. Nach der Implantation des Dotierstoffes wird der Trench mit einem temperaturbeständigen Dielektrikum verfüllt, und danach das aktive Zell-Gebiet auf der Vorderseite des Halbleiterbauelements erzeugt.
Sowohl bei einem Betrieb des so hergestellten Halbleiterbauelements in Vorwärtsrichtung als auch bei einem Betrieb des Bauelements bzw. Halbleiterbauelements in Rückwärtsrichtung erstreckt sich eine sich bei dem Betrieb ausbildende Raumladungszone auf der Chipoberfläche zwischen dem aktiven Bereich bzw. Zellgebiet und dem Isolationstrench bzw. Isolationsgraben, der in der Nähe des Chiprandes angeordnet ist. Somit weist eine gemäß diesem Verfahren imple mentierte Schaltungsstruktur, an die die Anforderung einer hohen Sperrfähigkeit bzw. Sperrspannung in Vorwärtsrichtung und einer hohen Sperrfähigkeit bzw. Sperrspannung in Rückwärtsrichtung gestellt wird, einen hohen Chipflächenbedarf auf.
Der Trench- bzw. Grabenbereich kann wie in der deutschen Patentschrift mit der Nr. 10 2005 038 260 und dem Titel „Halbleiterbauteil sowie Verfahren zu dessen Herstellung" in den Ritzrahmen verlagert werden. Der Ritzrahmen ist der Bereich des Wafers, in dem das Aufsägen des Wafers zum Vereinzeln der Chips bei der Montage erfolgt. Der Randabschluss und damit die leitende vertikale Zone bzw. Schicht, die eine Zone auf der Vorderseite des Chips mit einer Zone auf der Rückseite verbindet, wird damit im Gegensatz zu der sog. Deep-Trench-Isolation nicht durch eine sich vertikal durch den aktiven Bauelementebereich erstreckende Schicht realisiert, sondern die leitende vertikale Schicht ist dann ausschließlich an der den aktiven Bereich und damit den gesamten Chip begrenzenden seitlichen Kante implementiert. Somit kommt es zu einem Spannungsabbau bzw. einem Spannungsabfall an der den Chip begrenzenden seitlichen Kante, während ein Potential der Halbleiterzone an der Vorderseite in Abhängigkeit von einem Potential des Halbleiterbereichs an der Chiprückseite eingestellt wird.
Die Implementierung der leitenden Verbindung an der seitlichen Kante des Chips ist jedoch technologisch sehr schwierig und aufwändig. Denn eine Empfindlichkeit des Rands des Chips bzw. der begrenzenden seitlichen Kante auf geladene Oberflächenzustande ist hoch, wodurch die lateralen Abmessungen der sich ausbildenden Raumladungszone an der Halbleiteroberfläche durch entsprechende technologische Maßnahmen erhöht werden müssen. Ansonsten würden die positiven Oberflächenladungen, die stets an der begrenzenden seitlichen Kante des Chips vorhanden sind, zu einem Verlust der Sperrfähigkeit an dem rückseitigen pn-Übergang des Halbleiterbauelements bzw. zu einem Verlust der Sperrfähigkeit des p⁺-dotierten Halbleiterbereichs an der Rückseite gegenüber der n-dotierten Basis führen.
Des Weiteren führen Kristallstörungen, wie sie bei einem Sägen der Chips erzeugt werden können, zu hohen Leckströmen, wenn die Raumladungszone sich in die Nähe der seitlichen Kante ausbreitet bzw. den gestörten Bereich überstreicht.
In der oben genannten deutschen Patentanmeldung wird ein Ansatz vorgeschlagen, um den Platzbedarf für den Randabschluss im Verhältnis zu der aktiven Fläche zu reduzieren. Ziel des Ansatzes ist es, die Effekte der Kristalldefekte aufgrund der Trenchätzung und der Oberflächenladung zu kompensieren. Das Verfahren beruht dabei auf einer Tiefentrenchätzung, wobei ein tiefer Trench in dem Ritzrahmen des Wafers freigeätzt wird. In dem freigeätzten Trench in dem Ritzrahmen werden dann p-Dotierstoffe implantiert, und anschließend ein Dielektrikum in den freigeätzten Trench eingebracht.
Die so hergestellten Halbleiterbauelemente mit einem vorderseitigen und einem rückseitigen pn-Übergang weisen jedoch Probleme bei der Montage der Chips auf. Die Chips werden bei der Montage mittels eines metallischen Lots zum Bonden der Chipvorderseite auf einem Träger aufgebracht. Dieses Verfahren wird auch als Flip-Chip-Technologie bezeichnet.
Dabei breitet sich ein Lot auf dem Dielektrikum an der Seitenkante des Halbleiterbauelements in vertikaler Richtung aus, das das elektrische Verhalten der implantierten vertikalen Schicht in störender Weise beeinflusst. Der störende Einfluss des sich an der Seitenkante nach oben zur Chipvorderseite bzw. zur Chipoberseite hin erstreckenden Lots ist umso höher, je weiter sich das Lot zur Chipvorderseite erstreckt, und je dünner das schützende Dielektrikum an der Seitenkante ist. Darüber hinaus stellen die zum Löten ver wendeten Flussmittel und die in einer weiteren Folge des Verarbeitens des Halbleiterbauelements eingesetzten Press- oder Vergussmassen weitere Kontaminationsquellen dar, die einen Betrieb des Halbleiterbauelements stören.
Das nach dem Vereinzeln der Chips an der seitlichen Kante angeordnete Dielektrikum muss daher eine gewisse Dicke aufweisen, so dass ein ausreichender Sicherheitsabstand gegenüber dem sich während dem Bonden an der Seitenkante in vertikaler Richtung ausbreitenden Lots gegeben ist. Daher ist während dem Prozessieren des Wafers der Trench in dem Ritzrahmen mit entsprechend hohen lateralen Abmessungen freizuätzen, so dass die Dicke des Dielektrikums an der Kante nach dem Sägen oder Laserschneiden ausreichend hoch ist.
Typischweise ist bei dem herkömmlichen Halbleiterbauelement bzw. Leistungsbaustein eine Dicke des Dielektrikums in einem Bereich von 15 μm bis 20 µm erforderlich, so dass sich an der vertikal verlaufenden p⁺-dotierten Zone bzw. p⁺-dotierten Schicht ein unkritischer Wert der elektrischen Feldstärke einstellt. Um ein Dielektrikum mit derartigen Abmessungen zu implementieren wird typischerweise ein Polyimdid verwendet, das über eine ausreichend hohe Elastizität verfügt, um entsprechenden thermischen Lastwechseln bzw. Schwankungen der Temperatur bei der erforderlichen Dicke des Dielektrikums bzw. Schichtstärke Stand zu halten.
Da an dem Vertikalrand, wie bereits erläutert, durch die Mitte des komplett mit Imid gefüllten Ritzrahmen geschnitten wird, muss eine laterale Strecke mit dem Polyimid verfüllt werden, die mehr als doppelt so hoch ist wie die Dicke bzw. Schichtstärke des Trenchdielektrikums. Dies ist jedoch bei herkömmlichen Imiden problematisch, da die herkömmlichen Imide bei einem Zyklisieren bzw. bei entsprechend hohen Schwankungen der Temperatur in erheblichem Umfang organische Gruppen abspalten, wodurch sich die Abmessungen der Imidschicht und damit der Dielektrikumsschicht verringern.
Besonders nachteilhaft ist dabei, dass gegenüber einer Anordnung einer Imidischicht an einem Planarrand bei der die Reduzierung der äußeren Abmessungen nur in einer Dimension erfolgt, dies bei einem in den Trench gefüllten Imid zu einer Bildung von Klumpen führen kann. Diese Bildung von Klumpen kann eine Ablösung des Dielektrikums nach sich ziehen, so dass ein Betrieb des so hergestellten Halbleiterbauelements bzw. Leistungsbauelements nicht mehr in der gewünschten Weise möglich ist.
Eine formstabile Verfüllung der Trenches ist dabei nur unter Verwendung spezieller Imide, die bei entsprechenden Temperaturschwankungen wenig Material abspalten, möglich, oder mit thermisch vernetzbaren Silikonen möglich, so dass das Herstellungsverfahren sehr aufwändig wird. Zugleich weisen diese organischen Stoffe, wie die speziellen Imide oder die thermisch vernetzbaren Silikone eine zu hohe Durchlässigkeit gegenüber typischen Kontaminationsstoffen, wie beispielsweise Alkaliionen oder Feuchtigkeit auf, so dass diese organischen Stoffe keine wirksame Barriere gegen das Eindringen der genannten Kontaminanten bilden.
Daher sind die Anforderungen an die primäre Passivierungsschicht, die direkt auf der Halbleiteroberfläche aufgebracht wird, hinsichtlich ihrer Barrierefunktion gegenüber diesen Kontaminanten sehr hoch. Die aufgebrachte Passivierungsschicht muss daher das Halbleiterbauelement vollständig vor einer eindringenden Feuchtigkeit schützen und zugleich eine sehr niedrige Defektdichte bzw. Pinholedichte aufweisen. Die so aufgebrachte Passivierungsschicht bzw. das Schichtsystem muss daher eine gute Konformität bzw. eine hohe Homogenität der Schichtdicke aufweisen, während zugleich nur eine geringe Stressung bzw. Beanspruchung der Schicht z. B. während dem Aufbringen zulässig ist. Darüber hinaus muss die aufgebrachte Passivierungsschicht eine hohe elektronische Zustandsdichte aufweisen, so dass sie ein entsprechend gutes Abschirmverhalten gegenüber Fremdladun gen zeigt. Des Weiteren muss die aufgebrachte Passivierungsschicht eine geringe elektrische Leitfähigkeit aufweisen. Das Aufbringen der Passivierungsschicht, die diese Eigenschaften aufweisen muss, ist daher sehr aufwändig, so dass die Herstellungskosten des Halbleiterbauelements erhöht sind.
Um eine Dicke des an der vertikalen Sägekante angeordneten Dielektrikums zu reduzieren, können sog. Feldplatten eingesetzt werden, die sich von dem Chiprand bzw. der vertikalen Kante des Chips nach innen erstrecken. Hierbei können beispielsweise die in einer Richtung zum Chiprand hin verbleibenden Silizium-Stege als drainseitige Feldplatte genutzt werden, so dass der Einfluss der Oberflächenladung an der vertikalen Kante des Chips reduziert wird, da die mobilen Ladungen durch die Feldplatte abgesaugt werden können. Somit ist das elektrische Feld an dem Chiprand reduziert bzw. eliminiert und eine Empfindlichkeit des Halbleiterbauelements gegenüber den bei der Montage auftretenden Problemen reduziert. Daher können die erforderliche Tiefe und Breite des Trenches in Folge der reduzierten Empfindlichkeit verringert werden, wodurch sich die Trenchätzung vereinfacht und eine formstabile Verfüllung der Trenches möglich ist.
Jedoch ist durch den zusätzlich an der vertikalen Kante angeordneten verbleibenden Siliziumsteg die beanspruchte Chipfläche erhöht, so dass der Platzbedarf für den Rand bzw. Randabschluss zunimmt.
Zwar kann der Ritzrahmen für den Siliziumsteg bzw. die Feldplatte genutzt werden, so dass in der Fertigung der Bedarf an Silizium bzw. die Chipfläche nicht erheblich ansteigt, jedoch geht durch einen so ausgeführten vertikalen Randabschluss die Rückwärtssperrfähigkeit bzw. das Rückwärtssperrvermögen verloren. Ein so ausgeführtes Halbleiterbauelement weist damit keine symmetrische bzw. asymmetrische Sperrfähigkeit auf.
Anders ausgedrückt ist an dem so implementierten Leistungsbauelement nachteilhaft, dass durch die drainseitige Feldplatte bzw. die Feldplatte an der Chipvorderseite der vertikale Randabschluss nicht so eingesetzt werden kann, dass sich das Rückwärtssperrvermögen des Halbleiterbauelements gegenüber einem Halbleiterbauelement ohne vertikalen Randabschluss verbessert.
Die obigen Ausführungen zum Stand der Technik haben gezeigt, dass eine ausreichende Sperrfähigkeit und langzeitstabile Potentialverhältnisse in einem herkömmlichen Halbleiterbauelement mit den beschriebenen Methoden zum Abbau der elektrischen Feldstärke nur durch eine Verlängerung des Weges zum Potentialabbau an der Halbleiteroberfläche erreicht werden können. Somit ist stets ein gewisser Anteil der Chipfläche für den Randabschluss zu nutzen bzw. zu opfern, so dass die Chipfläche erhöht ist. Die Erhöhung der Chipfläche führt dabei zu erhöhten Herstellungskosten des herkömmlichen Halbleiterbauelements.
Die WO 2004/107499 A1 lehrt ein Halbleiterbauelement. Das Halbleiterbauelement weist einen n-dotierten Halbleiterkörper auf, der eine n-dotierte Source-Region aufweist, auf der eine Kanal-Region angeordnet ist. Die Kanal-Region und die Source-Region weisen dabei einen zueinander entgegengesetzten Leitfähigkeitstyp auf. Die Source-Region grenzt dabei innerhalb eines aktiven Bereichs an die Kanal-Region an. Eine Substrat-Region weist bei einer Ausführung des Halbleiterbauelements als vertikales IGBT einen zu der Source-Region entgegengesetzten Leitfähigkeitstyp auf. Der Bereich, in dem die Substrat-Region an die Source-Region angrenzt, erstreckt sich dabei von einer Kante bis in den aktiven Bereich hinein. Bei einem weiteren Ausführungsbeispiel lehrt die WO 2004/107499 A1 , dass über eine Schneidekante ein Kurzschluss zwischen einer Source-Region und einer Drain-Region in dem vertikalen Halbleiterbauelement erzeugt wird.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement mit einem vorderseitigen und einem rückseitigen pn-Übergang zu schaffen, das eine verbesserte Vorwärts- und Rückwärtssperrfähigkeit bei gleicher Chipfläche aufweist, oder eine geringere Chipfläche bei gleicher Vorwärts- und Rückwärtssperrfähigkeit aufweist, und ein Verfahren zum Herstellen desselben zu schaffen.
Diese Aufgabe wird durch ein Halbleiterbauelement gemäß dem Anspruch 1 und ein Verfahren gemäß Anspruch 38 gelöst.
Die vorliegende Erfindung schafft ein Halbleiterbauelement, das einen Halbleiterkörper mit einer Vorderseite und einer Rückseite sowie eine dieselben verbindende Vereinzelungskante, wobei der Halbleiterkörper in einem aktiven Zellbereich desselben einen vorderseitigen und einen rückseitigen pn-Übergang aufweist, und einen Randabschluss, der sich zwischen dem aktiven Bereich und der Vereinzelungskante er streckt, und einen ersten Trench, der entlang der Vereinzelungskante verläuft, und einen zweiten Trench aufweist, der zwischen dem ersten Trench und dem aktiven Zellbereich verläuft, aufweist.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass in einem Halbleiterbauelement, das einen Halbleiterkörper mit einer Vereinzelungskante aufweist, die eine Vorder- und eine Rückseite des Halbleiterkörpers verbindet, der in einem aktiven Zellbereich einen vorderseitigen und einen rückseitigen pn-Übergang aufweist, ein Randabschluss zwischen dem aktiven Zellbereich und der Vereinzelungskante so implementiert werden kann, dass dieser einen ersten Trench aufweist, der entlang der Vereinzelungskante verläuft, und einen zweiten Trench aufweist, der zwischen dem ersten Trench und dem aktiven Zellbereich verläuft, und somit der erste Trench eine Sperrfähigkeit des Halbleiterbauelements bei Rückwärtspolung, wenn sich also an dem rückseitigen pn-Übergang eine Raumladungszone ausbildet, verbessert, und der zweite Trench eine Sperrfähigkeit des Halbleiterbauelements bei einem Betrieb in Vorwärtsrichtung verbessert, wobei sich bei dem Betrieb in Vorwärtsrichtung eine Raumladungszone an dem vorderseitigen pn-Übergang ausbildet.
Dadurch dass durch den ersten Trench die Sperrfähigkeit in Rückwärtsrichtung beeinflusst werden kann, und durch den zweiten Trench die Sperrfähigkeit in Vorwärtsrichtung beeinflusst werden kann, kann das erfindungsgemäße Halbleiterbauelement so ausgelegt werden, dass es eine symmetrische Sperrfähigkeit bzw. eine asymmetrische Sperrfähigkeit aufweist.
Der erste Trench zwischen der Vereinzelungskante und dem zweiten Trench kann die Rückwärtssperrfähigkeit des Halbleiterbauelements so verbessern, dass der in dem Halbleiterkörper zur Verfügung stehende Platz in effizienterer Art und Weise zur Ausbreitung der Raumladungszone bzw. zur Bil dung der Raumladungszone an dem rückseitigen pn-Übergang genutzt werden kann, so dass der laterale Platzbedarf des erfindungsgemäßen Halbleiterbauelements gegenüber einem herkömmlichen Halbleiterbauelement mit derselben Rückwärtssperrfähigkeit reduziert ist. Zugleich kann auch der zweite Trench zwischen dem ersten Trench und dem aktiven Zellbereich zu einer Verbesserung des Sperrverhaltens in Vorwärtsrichtung eingesetzt werden, dass eine sich an dem vorderseitigen pn-Übergang ausbildende Raumladungszone den in dem Halbleiterkörper zur Verfügung stehenden Platz in effizienterer Art und Weise nutzen kann als bei den herkömmlichen Halbleiterbauelementen, wodurch wiederum der laterale Platzbedarf des erfindungsgemäßen Halbleiterbauelements reduziert ist.
Durch die Reduktion des lateralen Platzbedarfs und damit der Chipfläche bei gleichbleibend hoher Rückwärtssperrfähigkeit gegenüber einem herkömmlichen Halbleiterbauelement lassen sich erfindungsgemäße Halbleiterbauelemente mit einer hohen Rückwärtssperrfähigkeit herstellen, die eine geringere Chipfläche aufweisen als die herkömmlichen Halbleiterbauelemente mit hoher Rückwärtssperrfähigkeit. Die erfindungsgemäßen Halbleiterbauelemente sind daher einfacher zu fertigen und kostengünstiger. Zugleich ist aufgrund der reduzierten Chipfläche die Fertigungsausbeute erhöht, wodurch sich die Herstellungskosten weiter senken lassen.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
2 einen Verlauf der Raumladungszone bzw. der Äquipotentiallinien bei einem Betrieb des Halbleiterbauelements in Vorwärtsrichtung; und
3 einen Verlauf der Raumladungszone bzw. der Äquipotentiallinien bei einem Betrieb des Halbleiterbauelements in Rückwärtsrichtung.
In 1 ist eine schematische Querschnittsansicht eines IBGTs 11 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Der in 1 gezeigte Aufbau stellt dabei nur einen Ausschnitt aus dem gesamten Aufbau des IGBTs 11 dar. Der IGBT 11 gliedert sich in einen aktiven Zellbereich 12a und einen Randabschluss 12b, der sich bis zu einer Sägekante 12c in einer lateralen Richtung erstreckt, die durch einen Pfeil 13a gekennzeichnet ist. In einer vertikalen Richtung, die durch einen Pfeil 13b gekennzeichnet ist, sind in der genannten Reihenfolge ein erster Kontakt 14, ein Halbleiterkörper 15 und ein zweiter Kontakt 17 angeordnet. In dem Halbleiterkörper 15 sind in dem aktiven Zellbereich 12a in der nachfolgenden Reihenfolge in der vertikalen Richtung eine p-dotierte Wanne 19, die die sogenannte p⁺-Bodyzone bildet, eine n-dotierte Basis 21 und ein p⁺-dotierter bzw. hoch p-dotierter Emitter 23 gebildet.
Zwischen dem ersten Kontakt 14 und der p-dotierten Wanne 19 ist eine n⁺-dotierte Source bzw. eine hoch n-dotierte Source 25 angeordnet. Des Weiteren ist eine Isolationsschicht 27 zwischen dem ersten Kontakt 14, der p-dotierten Wanne 19 und der n-dotierten Basis 21 angeordnet. In der Isolationsschicht 27 ist eine Gateelektrode 29 angeordnet, die vollständig von der Isolationsschicht 27 umgeben ist.
In dem Randabschluss 12b sind ein innerer Trench 31a und ein äußerer Trench 31b angeordnet. Der innere Trench 31a ist mit einem inneren Trench-Dielektrikum 33a gefüllt. Das innere Trench-Dielektrikum 33a ist mit einer inneren Trench-Passivierung 35a bedeckt, die das innere Trench-Dielektrikum 33a von der n-dotierten Basis 21 trennt. Der äußere Trench 31b ist mit einem äußeren Trench-Dielektrikum 33b gefüllt. Das äußere Trench-Dielektrikum 33b ist von ei ner äußeren Trench-Passivierung 35b bedeckt, die das äußere Trench-Dielektrikum 33b von der Basis 21 trennt. Zwischen der n-dotierten Basiszone 21 bzw. Driftzone und der inneren Trench-Passivierung 35a ist eine p-dotierte Implantationszone 37 angeordnet. Deren Dosis ist vorzugsweise kleiner als die Durchbruchsladung, wobei sich die p-dotierte Implantationszone vorzugsweise zumindest über die dem aktiven Gebiet bzw. dem aktiven Zellbereich 12a zugewandte Trenchseitenwand erstreckt, um das elektrische Feld am p⁺n-Übergang bei Sperrbelastung in Vorwärtsrichtung abzuschwächen. Aus dem fertigungstechnischen Gesichtspunkten ist es aber zweckmässig, diese in den gesamten Trenchbereich einzubringen.
Zwischen dem inneren Trench 31a und dem äußeren Trench 31b ist die n⁺-dotierte bzw. hoch n-dotierte Kanalstoppzone 39 angeordnet, die sich von dem inneren Trench 31a zu dem äußeren Trench 31b erstreckt, und an die n-dotierte Basis 21 angrenzt. Des Weiteren ist auf der n-dotierten Basis 21 eine p⁺-dotierte Vorderseitenzone bzw. eine hoch p-dotierte Vorderseitenzone 41 zwischen dem äußeren Trench 31b und der Sägezahnkante 12c angeordnet.
Auf der n⁺-dotierten Kanalstoppzone 39 ist optional eine erste Metallschicht 42 aufgebracht, während auf der p⁺-dotierten Vorderseitenzone 41 optional eine zweite Metallschicht 43 aufgebracht ist. Zwischen der Sägekante 12c und der n-dotierten Basis 21 ist optional eine p⁺-dotierte bzw. hoch p-dotierte Seitenimplantationszone 44 gebildet, die sich in der vertikalen Richtung von der Vorderseitenzone 41 zu dem p⁺-dotierten Emitter 23 erstreckt.
Der innere Trench 31a weist eine innere Trenchtiefe t₁ in der vertikalen Richtung 13b und eine innere Trenchbreite b₁ in der lateralen Richtung 13a auf. Die innere Trenchtiefe t₁ ist dabei ein Maß, wie weit sich der innere Trench 31a in die p-dotierte Wanne 19 und die n-dotierte Basis 21 hinein erstreckt. Der äußere Trench 31b weist eine äußere Trenchtiefe t₂ in der vertikalen Richtung 13b und eine äußere Trenchbreite b₂ in der lateralen Richtung 13a auf. Die äußere Trenchtiefe t₂ ist dabei ein Maß, wie weit sich der äußere Trench 31b in die n⁺-dotierte Kanalstoppzone 39 und die n-dotierte Basis 21 in der vertikalen Richtung 13b erstreckt. Der innere Trench 31a und der äußere Trench 31b sind um eine Distanz d bzw. einen Abstand der Trenche 31a, 31b voneinander beabstandet. Die n-dotierte Basis 21 weist eine Schichtdicke D auf, die der maximalen vertikalen Ausdehnung der n-dotierten Basis 21 in dem Halbleiterköper 15 entspricht.
Im Folgenden wird ein Herstellungsverfahren erläutert, mit dem der in 1 gezeigte IGBT 11 gemäß der vorliegenden Erfindung erzeugt werden kann. Zuerst werden die dargestellten n-dotierten und p-dotierten Zonen und Bereiche sowie die Isolationsschicht und die Gateelektrode 29 in dem aktiven Bereich 12a hergestellt. Danach werden mittels eines selektiven Ätzprozesses unter Einsatz einer USG-Hartmaske (USG-Hartmaske = undotierte Silikatglas-Maske) die beiden Trenches 31a, 31b geätzt bzw. freigeätzt. Hierbei kann die Oberfläche unter Umständen zu einer Reduzierung der Kristallschäden mittels einer Sacrificial Oxidation (Sacrificial Oxidation = Opfer-Oxidation) nachbehandelt werden. Anschließend wird mittels eines Implantationsvorgangs die p⁺-dotierte Implantationszone 37, die ja an dem inneren Trench 31a angeordnet ist, an der Trenchseitenwand implantiert und aktiviert bzw. thermisch aktiviert.
Danach wird eine Passivierungsschicht auf der Vorderseite des IGBTs 11 gemäß der vorliegenden Erfindung abgeschieden, so dass diese Passivierungsschicht sowohl Teilbereiche des aktiven Zellbereichs 12a als auch Teilbereiche des Randabschlusses 12b bedeckt. Die Passivierungsschicht bedeckt dabei auch die Oberfläche der freigeätzten Trenches. Danach wird ein Photoimid auf dem aktiven Bereich 12a und dem Randabschluss 12b aufgebracht, wobei die Trenches 31a, 31b mit dem Photoimid bzw. einem Polyimid gefüllt werden, und das Photoimid anschließend über ein selektives Belichten bzw. eine Phototechnik in dem aktiven Zellbereich entfernt wird. Somit verbleibt das Photoimid nur in einem Ritzrahmen des Wafers und in dem Randbereich bzw. dem Randabschluss des IGBTs 11 bzw. des Chips.
Dann wird das so strukturierte Photoimid bzw. Imid als Maske zu einem Rückätzen der Passivierungsschicht eingesetzt. Das Rückätzen der Passivierungsschicht erfolgt dabei in einem anisotropen Plasmaätzprozess, wobei bei dem anisotropen Plasmaätzprozess auch die USG-Hartmaske entfernt wird. Schließlich wird auf der Vorderseite des Wafers bzw. der Vorderseite des Chips der erste Kontakt 14 über einen Metallisierungsschritt und eine entsprechende Metallphototechnik aufgebracht. Optional kann auf der so erzeugten Metallisierung noch eine zweite Imidebene aufgebracht werden.
In einem darauf folgenden Backend-Prozess wird der Wafer von der Rückseite her so geschliffen oder geätzt, so dass er eine geforderte Enddicke bzw. eine Dicke D der n-dotierten Basis 21 aufweist.
Anschließend wird die Rückseite des Wafers, also die dem ersten Kontakt 14 abgewandte Oberfläche des IGBTs 11 bzw. des Wafers prozessiert. Dabei wird zuerst von der Rückseite der p⁺-dotierte Emitter 23 implantiert und beispielsweise mit einem Laser adiabatisch erwärmt und aktiviert, wie beispielsweise in der Reihe „CRC Critical Reviews in Solid State and Materials Sciences" von G. K. Celler, Band 12, Ausgabe 3, Seiten 193–265 erläutert ist. Bei der Durchführung des thermischen Annealings (Annealing = Ausheilung) mittels des Lasers ist darauf zu achten, dass die thermische Belastbarkeit der Metallschicht, des Imids und des Folienträgers auf der Wafervorderseite nicht überschritten werden.
Alternativ zu einer Implantation des p⁺-dotierten Emitters bzw. des p⁺-dotierten Emitters 23 könnte auch eine p⁺- dotierte amorphe Schicht epitaktisch aufgewachsen werden, wobei die p⁺-dotierte Schicht des Emitters auch auf einer durch Implantation von Ionen erzeugten Schicht aufgewachsen werden kann. Dabei kann das Aufwachsen der amorphen Schicht beispielsweise mit einer Rekristallisation bei einer ausreichend niedrigen Temperatur bzw. in einem hinreichend niedrigen Temperaturbereich in einer sog. Solid-Phase Epitaxie (Solid-Phase-Epitaxie = Fest-Phase-Epitaxie) erfolgen. Nähere Details dieses Verfahrens sind unter anderem in der Reihe „Materials Science Reports 3", von G. L. Olson und J. A. Roth, Nord-Holland, Amsterdam, 1988, Seiten 1–77 dargelegt.
Der so erzeugte p⁺-dotierte Emitter sollte bei einem RB-IGBT zwei Voraussetzungen erfüllen. Zum einen sollte der p⁺-dotierte Emitter 23 eine aktive Dosis bzw. eine Dotierungsdosis in der Vertikalrichtung 13b aufweisen, die eine Durchbruchsladung des IGBTs 11 überschreitet, bzw. deutlich überschreitet, während er zugleich eine geringe Anzahl an Defekten aufweisen sollte bzw. möglichst defektfrei sein sollte. Die beiden genannten Eigenschaften des p-dotierten Emitters sind erforderlich, damit sich die zwischen dem p⁺-dotierten Emitter 23 und der n-dotierten Basis 21 ausbildende Raumladungszone bei einem Betrieb in Rückwärtsrichtung des IGBTs weder ganzflächig noch lokal bis zu dem zweiten Kontakt 17 bzw. bis zu dem Kontaktmetall ausbreitet.
Optional kann auch z. B. in einem Bereich der n-dotierten Basis 21 nahe dem p⁺-dotierten Emitter 23 eine Feldstoppzone über eine Implantation bzw. eine Bestrahlung mit Protonen erzeugt werden, wie einer Disseration mit dem Titel „Erzeugung von Strahlenschäden in Silizium durch hochenergetische Elektronen und Protonen" von W. Wondrak, Goethe-Universität, Frankfurt, 1985 zu entnehmen ist. Danach wird die Rückseitenmetallisierung bzw. der zweite Kontakt 17 mittels eines Aufsputterns oder einem galvanischen Verfahren, bei dem z. B. eine Nachtemperung eingesetzt wird, auf gebracht. Anschließend werden die auf dem Wafer angeordneten Chips mittels eines Sägens oder Laserdicings (Laserdicing = Vereinzeln durch Laser) vereinzelt.
Eine Funktionsweise des in 1 gezeigten IGBTs 11 gemäß der vorliegenden Erfindung wird hier nicht erläutert, da sie für den Gegenstand der vorliegenden Erfindung nicht von Bedeutung ist. Maßgeblich ist für den Gegenstand der vorliegenden Erfindung nur, dass sich bei dem IGBT 11 gemäß dem Ausführungsbeispiel der vorliegenden Erfindung in Vorwärtsrichtung eine Raumladungszone zwischen der p-dotierten Wanne 19 und der n-dotierten Basis 21 ausbildet, und bei einem Betrieb des IGBTs 11 gemäß der vorliegenden Erfindung in Rückwärtsrichtung eine Raumladungszone zwischen der n-dotierten Basis 21 und dem p⁺-dotierten Emitter 23 ausbildet Die Funktionsweise der in 1 dargestellten Struktur für den Randabschluss 12b, die einen um den aktiven Zellbereich 12a verlaufenden Doppeltrench 31a, 31b aufweist, der den aktiven Bereich 12a des IGBTs mit Planarzelle umgibt, wird in den 2 und 3 noch detaillierter erläutert.
2 zeigt eine schematische Querschnittsansicht des IGBTs 11 mit dem vorderseitigen und dem rückseitigen pn-Übergang und einen Verlauf von Äquipotentiallinien 45, die in dem IGBT 11 gemäß der vorliegenden Erfindung auftreten, wenn der IGBT 11 in Vorwärtsrichtung sperrt. Der Verlauf der Äquipotentiallinien 45 wird über eine Simulation ermittelt, wobei eine sich in dem IGBT 11 ausbildende Raumladungszone von der in 2 gezeigten äußersten rechten Äquipotentiallinie 45 begrenzt wird. Im Folgenden werden gleiche oder gleichwirkende Elemente zu dem in 1 gezeigten IGBT 11 gemäß der vorliegenden Erfindung mit dem gleichen Bezugszeichen versehen. Des Weiteren beschränkt sich die Beschreibung auf eine Beschreibung eines Verlaufs der Äquipotentiallinien 45 und damit der Raumladungszone sowie der einer Simulation zugrundeliegenden Daten, da der in 2 gezeigte IGBT 11 den selben Aufbau aufweist, wie der in 1 gezeigte IGBT 11.
An der x-Achse ist in 2 das laterale Profil des IGBTs 11 in µm angetragen, während an der y-Achse das vertikale Profil des IGBTs 11 ebenfalls in µm angetragen ist, wobei der Nullwert an der Oberfläche des p⁺-dotierten Emitters 23 auf der Rückseite des Chips liegt. Die der Simulation zugrundeliegende Struktur weist eine Dicke D bzw. eine Halbleiterdicke von 125 µm und einen spezifischen Widerstand von 30 Ωcm in der n-dotierten Basis auf. Eine p⁺n-Junctiontiefe (Junctiontiefe = Sperrschichttiefe) an einem pn-Übergang zwischen der p-dotierten Wanne 19 und der n-dotierten Basis 21 zum einen und an einem pn-Übergang zwischen dem p⁺-dotierten Emitter 23 und der n-dotierten Basis 21 ist jeweils in der Simulation mit 6 µm angenommen. Die Junctiontiefe entspricht dabei einer vertikalen Ausdehnung des pn-Übergangs.
Die Tiefe der Trenches t₁, t₂ beträgt in der Simulation jeweils 50 µm, während die Trenchbreiten b₁, b₂ jeweils mit 30 µm angesetzt sind. Eine Dosis der p-Implantationszone 37 aus der lateralen bzw. senkrecht zur Seitenwand gebildeten integralen Ladungsdichte in der lateralen Richtung 13a bzw. die Akzeptordosis weist einen Wert von 6 × 10¹¹ q/cm² auf, der kleiner ist als die Durchbruchsladung bei Silizium. Die Durchbruchsladung bei Silizium beträgt dabei 1,4 × 10¹² q/cm², wobei die Variable q, wie bereits erläutert, für den Wert der Elementarladung steht.
Die Dichte der Äquipotentiallinien 45 in dem mit dem inneren Trench-Dielektrikum 33a gefüllten inneren Trench 31a ist höher als in der n-dotierten Basis 21, wobei ein Abstand zwischen den Äquipotentiallinien 45 in dem Gebiet des inneren Trenches 31a geringer ist als in der n-dotierten Basis 21. Der Grund hierfür liegt in den unterschiedlichen Dielektrizitätskonstanten des Materials des Trench-Dielektrikums 33a, hier Polyimid und der n-dotierten Basis 21. Somit beeinflusst der innere Trench 31a den Verlauf der Äquipotentiallinien 45 und damit die Ausbildung der Raumla dungszone an dem vorderseitigen pn-Übergang zwischen der p-dotierten Wanne 19 und der n-dotierten Basis 21. Die laterale Ausweitung der Raumladungszone in einen Bereich des äußeren Trenches 31b oder einen zwischen der Sägekante 12c und dem äußeren Trench 31b liegenden Bereich der n-dotierten Basis 21 wird durch den inneren Trench 31a und wie später erläutert durch die Kanalstoppzone 39 unterbunden.
Vorteilhaft für das Unterbinden einer Ausbreitung der Raumladungszone und damit der Äquipotentiallinien 45 in der lateralen Richtung 13a ist des Weiteren, dass zwischen dem inneren Trench 31a und dem äußeren Trench 31b die n⁺-dotierte Kanalstoppzone 39 angeordnet ist. Die Kanalstoppzone 39 weist einen geringen spezifischen Widerstand auf und unterbindet dabei ein Ausbrechen bzw. eine weitere laterale Ausbreitung der Raumladungszone in den Bereich der n-dotierten Basis 21 zwischen dem äußeren Trench 31b und der Sägekante 12c. Dies ist von entscheidender Bedeutung, um eine Ausbreitung der Raumladungszone bis zu der p⁺-dotierten Vorderseitenzone 41, die ja über die Sägekante 12c mit dem p⁺-dotierten Emitter 23 leitend verbunden ist, zu unterbinden.
Anders ausgedrückt sind der Abstand d der Trenches 31a, 31b sowie die Breite b₁ des inneren Trenches 31a und die Breite b₂ des äußeren Trenches 31b so ausgelegt, dass die äußerste bzw. die der Sägekante 12c am nächsten gelegene Äquipotentiallinie 45 nicht das Gebiet der p⁺-dotierten Vorderseitezone 41 durchkreuzt. Somit wird ein sogenannter lateraler Punch Through (Punch Through = Durchbruch) unterbunden.
Weiterhin vorteilhaft ist, dass der Verlauf der Äquipotentiallinien 45 und damit der Raumladungszone in dem IGBT 11 gemäß der vorliegenden Erfindung durch die p⁺-dotierte Implantationszone 37 in der vertikalen Richtung 13b zu dem zweiten Kontakt 17 hin gebogen wird, und damit das elektrische Feld an dem p⁺n-Übergang zwischen der n-dotierten Ba sis 21 und der p⁺-dotierten Wanne bzw. Bodyzone 19 entsprechend reduziert werden kann. Diese Reduktion der dort auftretenden elektrischen Feldstärke bzw. des maximalen Felds dient dazu, einen verfrüht einsetzenden Durchbruch an der Halbleiteroberfläche bei einer Sperrbelastung des IGBTs 11 in Vorwärtsrichtung zu vermeiden. Durch diese Massnahme gelingt es, den Ort des Lawinendurchbruchs beim Erreichen der maximalen Sperrspannung in das Volumen des Bauelementes zu verlegen.
Der in 2 gezeigte IGBT 11 gemäß der vorliegenden Erfindung zeigt dabei in der Simulation eine Sperrspannung in Vorwärtsrichtung bzw. bei einer Vorwärtspolung der Spannung von 1262 Volt, wobei jedoch ein Einfluss einer Bipolarverstärkung α_pnp durch den aus der p-dotierten Wanne 19, der n-dotierten Basis 21 und dem p⁺-dotierten Emitter 23 gebildeten unteren Bipolartransistor nicht berücksichtigt ist. Bei einem Betrieb des IGBTs 11 gemäß der vorliegenden Erfindung in Vorwärtsrichtung weist die p-dotierte Wanne 19 ein negativeres Potential auf als der Emitter 23.
Nachdem in 2 ein Verlauf der Äquipotentiallinien 45 in einem Betrieb des IGBTs 11 in Vorwärtsrichtung gezeigt worden ist, wird nun anhand von 3 ein Verlauf der Äquipotentiallinien 45 bei einem Betrieb des IGBTs 11 gemäß der vorliegenden Erfindung in Rückwärtsrichtung erläutert. Im Folgenden werden gleiche oder gleich wirkende Elemente zu dem in 2 gezeigten IGBT 11 gemäß der vorliegenden Erfindung mit dem gleichen Bezugszeichen versehen. Des Weiteren beschränkt sich die Beschreibung der 3 auf die Unterschiede des Verlaufs der Äquipotentiallinien 45 durch den Betrieb des IGBTs 11 in Rückwärtsrichtung gegenüber dem in 2 gezeigten Betrieb des IGBTs 11 gezeigten Betriebs in Vorwärtsrichtung. An der x-Achse ist wie in 2 das laterale Profil des IGBTs 11 in µm angetragen, während an der y-Achse das vertikale Profil des IGBTs 11 in µm angetragen ist, wobei der Nullwert wieder an der Oberfläche des Emitters 23 liegt.
In 3 ist die Dichte der durch den äußeren Trench 31b verlaufenden Äquipotentiallinien 45 gegenüber dem Verlauf der Äquipotentiallinien in der n-dotierten Basis 21 erhöht. Anders ausgedrückt ist der Abstand zwischen den Äquipotentiallinien 45 in dem Bereich des äußeren Trenches 31b reduziert. Die Äquipotentiallinien 45 lösen sich dabei aufgrund der Struktur des IGBTs 11 gemäß der vorliegenden Erfindung von dem p⁺n-Übergang des p⁺-dotierten Emitters 23 und der Vorderseitenzone 41, die ja elektrisch leitend miteinander verbunden sind, zu der n-dotierten Basis 21 ab, so dass sie den äußeren Trench 31b durchkreuzen.
Anders ausgedrückt, biegen sie sich sozusagen von dem unteren p⁺n-Übergang weg zu dem inneren Trench 31a hin. Für den in 3 mittels einer Simulation gewonnenen Verlauf der Äquipotentiallinien 45 ist wie bereits erläutert, eine Voraussetzung, dass der rechte Halbleiterrand bzw. die Sagekante 12c des IGBTs 11 gemäß der vorliegenden Erfindung eine leitende Verbindung zwischen der p⁺-dotierten Vorderseitezone 41 dem p⁺-dotierten Emitter 23 erzeugt. Der Außenrand ist damit mit dem Emitter 23 bzw. einem durchgehenden p-dotierten Gebiet kurzgeschlossen. Denkbar wäre dabei auch, die leitende Verbindung über eine p-dotierte Zone zu realisieren.
Die p-dotierte Zone könnte beispielsweise in einem Trench implementiert werden, der durch die gesamte Driftzone bzw. die gesamte n-dotierte Basis 23 geätzt werden müsste, wodurch bei der Verwendung eines Wafers aus FZ-Material (FZ-Material = Floating-Zone-Material = Floatende-Zone-Material) in einem Dünnwaferprozess, somit ein Verbund zwischen den IGBTs 11 gemäß der vorliegenden Erfindung, die auf dem Wafer angeordnet sind, bereits durch das Freiätzen des Trenches aufgelöst werden würde.
Bei der Implementierung des IGBTs 11 in einer Halbleiterstruktur kann jedoch die p-dotierte Zone, die sich vertikal durch die Basis 21 erstrecken würde und den Emitter 23 mit der Vorderseitenzone 41 leitend verbindet, weggelassen werden. Denn die Sägekante 12c stellt aufgrund der Kristallstörungen einen ausreichend niederohmigen Parallelwiderstand dar, so dass sich an der Sägekante 12c in der vertikalen Richtung 13b kein elektrisches Feld ausbildet, und damit die Feldfreiheit am Chiprand ermöglicht ist. Denn die sich beim Sägen an der Sägekante bzw. Vereinzelungskante ausbildenden Störstellenzonen erzeugen eine leitende Verbindung zwischen dem Emitter 23 und der Vorderseitenzone 41. Außerdem ist eine Seitenwandimplantation einer Akzeptordosis in den äußeren Trench 31b, so dass sich an der Seitenwand des äußeren Trenches 31b eine p-dotierte Implanatationszone bilden würde, im Gegensatz zu dem inneren Trench 31a nicht erforderlich und würde sogar zu einer Verschlechterung des Rückwärtssperrvermögens des IGBTs 11 führen.
Der in 3 gezeigte IGBT 11 weist bei einem Betrieb in Rückwärtsrichtung, bei dem sich, wie bereits erläutert, eine Raumladungszone zwischen dem p⁺-dotierten Emitter 23 und der n-dotierten Basis 21 ausbildet, eine Sperrspannung mit einem Wert von 1.262 Volt auf, wobei jedoch, wie in 2 die Bipolarverstärkung α_pnp wie in dem in 2 gezeigten Verlauf in der Simulation nicht berücksichtigt ist.
Aus den 2–3 und den dort gezeigten Verläufen der Äquipotentiallinien wird deutlich, dass sich bei den der Simulation zugrundeliegenden Randbedingungen jeweils für den oberen pn-Übergang an der Chipvorderseite bzw. dem pn-Übergang zwischen der p-dotierten Wanne 19 und der n-dotierten Basis 21 und dem unteren pn-Übergang an der Chiprückseite bzw. dem pn-Übergang zwischen der n-dotierten Basis 21 und dem p⁺-dotierten Emitter 23 ein Sperrvermögen von jeweils 1262 Volt bzw. eine Sperrspannung in Vorwärtsrichtung und eine Sperrspannung in Rückwärtsrichtung von jeweils 1262 Volt ergibt.
Vorteilhaft ist dabei, dass der Durchbruch jeweils im Volumen bzw. in dem Halbleiterkörper 15 des Bauelements bzw. des IGBTs 11 gemäß der vorliegenden Erfindung stattfindet. In Abhängigkeit von einer Einstellung der Trägerlebensdauer und des Emitterwirkungsgrades sowie einer Stärke bzw. einer Abmessung der nicht ausgeräumten Basiszone reduziert sich jedoch der Sperrspannungswert aufgrund der internen Stromverstärkung α_pnp des rückseitigen Bipolartransistors, wie unter anderem in der Reihe „Solid-State Electronics", Pergamon Press 1965, A. Herlet, Band 8, Seiten 655–671 dargelegt ist. Bei dem IBGT 11 gemäß der vorliegenden Erfindung würden die oben genannten Effekte zu einer Reduzierung des Werts der Sperrspannung in einem Bereich von 100 bis 200 Volt führen.
Entscheidend ist für das in den 2 und 3 gezeigte Verhalten der n-dotierten Basis bzw. der neutralen Basiszone, dass bis zu der geforderten Sperrspannung die Raumladungszone sich in dem Vorwärtsbetrieb nicht bis zu dem Emitter 23 erstreckt bzw. durchgreift, und in dem Rückwärtsbetrieb sich nicht bis zu der p-dotierte Wanne 19 erstreckt bzw. durchgreift. Ein Durchgreifen der Raumladungszone an den p⁺-dotierten Emitter bzw. an die p-dotierte Wanne 19 würde jeweils zu einer starken Injektion von Löchern in die Raumladungszone führen und die Sperrfähigkeit dementsprechend begrenzen. Dieses Durchgreifen der Raumladungszone bzw. Punch Through ist dabei bei der in den 1–3 gezeigten Struktur in der vertikalen Dimensionierung des Volumens bzw. der Dicke der n-dotierten Basis 21 zu berücksichtigen. Des Weiteren ist auch die laterale Ausdehnung des Randabschlusses 12b so einzustellen, dass ein lateraler Auslauf der Raumladungszone in den Randabschluss bis zu der Sagekante 12c unterbunden wird.
Vorteilhafterweise sind die Tiefen der Trenche 31a, 31b bzw. die Trenchtiefen t₁, t₂ dabei so gewählt, dass sie ca. 40% der Halbleiterdicke bzw. der Schichtdicke D betragen. Denn bei wesentlich flacheren Trenches ist die volle Volu mensperrfähigkeit nicht mehr möglich, und der Durchbruch ereignet sich in einem Bereich in der Nähe der Seitenkanten der Trenches 31a, 31b vorzugsweise an der Oberfläche im Bereich der p⁺n-Übergänge des IGBTs 11 bzw. der Vorderseite des IGBTs 11.
Somit sind bei dem IGBT 11 gemäß der vorliegenden Erfindung, dessen elektrisches Sperrverhalten in den 2–3 erläutert ist, die Tiefen t₁, t₂ der Trenches 31a, 31b deutlich geringer als die Schichtdicke der n-dotierten Basis 21 bzw. die Trenchtiefen sind deutlich flacher als die Driftzone, wodurch ein Freiätzen der Trenches einfacher realisierbar ist. Damit ist die technische Implementierung des in 1–3 gezeigten IGBTs 11 gemäß der vorliegenden Erfindung besonders in einer dafür geeigneten Dünnwafertechnologie möglich.
Zusammenfassend kann gesagt werden, dass der IGBT 11 mit einer symmetrischen oder asymmetrischen Sperrcharakteristik mittels eines vertikalen Randabschlusses, der den vorzugsweise ausreichend tiefen Doppeltrench aufweist, implementiert werden kann. Während in dem inneren Trench 31a der Potentialabbau bei Durchlassbelastung bzw. in Vorwärtsrichtung erfolgt, geschieht dies bei Sperrbelastung bzw. in Rückwärtsrichtung in dem äußeren Trench 31b. Vorteilhaft ist neben der entsprechenden Auslegung der Abmessungen der in dem Bauelement angeordneten Strukturen, dass an dem inneren Trench bevorzugt zumindest in der dem aktiven Gebiet zugewandten Seitenwand eine p⁺-dotierte Implantationszone 37 angeordnet werden kann, die zu einer weiteren Erhöhung der Volumensperrfähigkeit in Vorwärtsrichtung und damit zu einer Reduzierung des lateralen Platzbedarfs, der vorzugsweise in einer Größenordnung der vertikalen Waferdicke bzw. der Dicke D der n-dotierten Basis 21 liegt, führen kann.
Bei dem IGBT 11 gemäß der vorliegenden Erfindung weisen der innere Trench 31a oder der äußere Trench 31b eine längliche Form auf, wobei die Trenchtiefen t₁, t₂ höher sind als die Trenchbreiten b₁, b₂. Jedoch sind beliebige Formen der Trenches 31a, 31b hierzu Alternativen. Auch können die Trenches nicht quaderförmig, sondern z. B. alternativ oval sein oder jede denkbare Form aufweisen.
In dem IGBT 11 gemäß der vorliegenden Erfindung sind die Trenches 31a, 31b vorzugsweise parallel zueinander angeordnet. Jedoch sind beliebige Winkel, unter denen die Trenches zueinander angeordnet sind, hierzu Alternativen. In dem IGBT 11 gemäß der vorliegenden Erfindung liegt ein Verhältnis der Tiefe t₁ des inneren Trenches zu der Tiefe t₂ des äußeren Trenches 31b bevorzugt in einem Bereich von 0,7 bis 1,3 und noch bevorzugter in einem Bereich von 0,9 bis 1,1, jedoch sind beliebige Verhältnisse der Tiefe t₁ des inneren Trenches 31a zu der Tiefe t₂ des äußeren Trenches 31b hierzu Alternativen.
Des Weiteren liegt ein Verhältnis des Abstands d der Trenche 31a, 31b zu der Breite b₁ des inneren Trenches 31a in einem Bereich von 1 bis 1,5, jedoch sind beliebige Verhältnisse des Abstands d der Trenche 31a, 31b zu der Breite b₁ des inneren Trenches hierzu Alternativen. In dem IGBT 11 gemäß der vorliegenden Erfindung grenzt die p⁺-dotierte Vorderseitenzone 41 an den äußeren Trench 31b an, jedoch sind beliebige Anordnungen der p⁺-dotierten Vorderseitenzone gegenüber dem äußeren Trench 31b, so dass die Vorderseitenzone 41 auch nicht an den äußeren Trench angrenzt, hierzu Alternativen. In dem IGBT 11 gemäß der vorliegenden Erfindung ist ein Verhältnis einer Dicke der p⁺-dotierten Vorderseitenzone 41 in der vertikalen Richtung 13b bzw. der vertikalen Abmessung der p⁺-dotierten Vorderseitenzone 41 zu einer Tiefe t₂ des äußeren Trenches vorzugsweise in einem Bereich von 0,05 bis 0,15, jedoch sind beliebige Verhältnisse der Dicke der p⁺-dotierten Vorderseitenzone 41 zu der Tiefe des äußeren Trenches 31b hierzu Alternativen.
In dem IGBT 11 gemäß der vorliegenden Erfindung ist die Wanne 19 p-dotiert, die Basis 21 n-dotiert, der Emitter 23 p⁺-dotiert, die Source 25 n⁺-dotiert, die Implantationszone 37 p-dotiert, die Kanalstoppzone 39 n⁺-dotiert und die Vorderseitenzone 41 p⁺-dotiert. Jedoch könnten auch sämtliche Dotierungsarten vertauscht werden, so dass die Wanne 19 n-dotiert und die Basis 21 p-dotiert wären, der Emitter 23 n⁺-dotiert wäre, die Source 25 p⁺-dotiert wäre, die Implantationszone 37 n⁺-dotiert wäre, die Kanalstoppzone 39 p⁺-dotiert wäre und die Vorderseitenzone 41 n⁺-dotiert wäre.
In dem IGBT 11 gemäß der vorliegenden Erfindung wird über die Sägekante 12c eine leitende Verbindung zwischen dem p⁺-dotierten Emitter 23 und der p⁺-dotierten Vorderseitenzone 41 erzeugt. Jedoch sind beliebige leitende Verbindungen zwischen der p⁺-dotierten Vorderseitenzone 41 und dem p⁺-dotierten Emitter 23 hierzu Alternativen, wie z. B. ein beliebiges durchgehendes p-dotiertes Gebiet, das sich von dem p⁺-dotierten Emitter zu der p⁺-dotierten Vorderseitenzone 41 erstreckt. Dieses p-dotierte Gebiet könnte beispielsweise alternativ auch wie bereits erläutert, mittels einer Trenchätzung und einem anschließenden Auffüllen bzw. Verfüllen des Trenches mit einem Dotierstoff oder einem beliebigen leitenden Material realisiert werden.
In dem IGBT 11 gemäß der vorliegenden Erfindung erstreckt sich die n⁺-dotierte Kanalstoppzone 39 von dem inneren Trench 31a zu dem äußeren Trench 31b und grenzt an den inneren Trench 31a und an den äußeren Trench 31b an. Jedoch sind beliebige Anordnungen der n⁺-dotierten Kanalstoppzone 39 zwischen dem inneren Trench 31a und dem äußeren Trench 31b hierzu Alternativen, wobei die n⁺-dotierte Kanalstoppzone 39 auch nicht an den inneren Trench 31a oder an den äußeren Trench 31b angrenzen kann.
In dem IGBT 11 gemäß der vorliegenden Erfindung sind der äußere bzw. der erste Trench oder der innere bzw. der zweite Trench mit einem dielektrischen Material 33a, 33b, bzw. einem Dielektrikum gefüllt. Jedoch sind beliebige Materialien hierzu Alternativen, die z. B. auch kein dielektrisches Verhalten zeigen. In dem IGBT 11 gemäß der vorliegenden Erfindung weist das dielektrische Material in dem ersten Trench 31a oder in dem zweiten Trench 31b, bevorzugt ein Polyimid auf, jedoch sind beliebige dielektrische Materialien, wie z. B. beliebige Imide, Photoimide oder andere isolierende Stoffe, wie z. B. organische isolierende Stoffe, oder Silicone oder Silikatglas hierzu Alternativen.
In dem IGBT 11 gemäß der vorliegenden Erfindung sind der erste Trench 31b oder der zweite Trench 31a überwiegend mit einem dielektrischen Material gefüllt, so dass ein Anteil des dielektrischen Materials an dem gesamten Material in den Trenches 31a, 31b bevorzugt höher als 50% ist, und noch bevorzugter höher als 80% ist. Jedoch sind beliebige Anteile des dielektrischen Materials an dem Material, mit dem der erste Trench oder der zweite Trench gefüllt sind, hierzu Alternativen.
In dem IGBT 11 gemäß der vorliegenden Erfindung ist zwischen dem ersten Trench 31a oder dem zweiten Trench 31b und der n-dotierten Basis 21 eine Trenchpassivierungsschicht 35a, 35b angeordnet. Die Trenchpassivierungsschicht könnte alternativ hierzu durch eine beliebige isolierende Schicht ersetzt werden oder sogar ganz weggelassen werden.
In dem IGBT 11 gemäß der vorliegenden Erfindung liegt ein Verhältnis der Tiefe des inneren Trenches 31a zu der Schichtdicke D des Halbleiterkörpers 15 bzw. der vertikalen Abmessung der n-dotierten Basiszone 21 in einem Bereich von 0,3 bis 0,5 oder ein Verhältnis der Tiefe t₂ des äußeren Trenches zu der Schichtdicke D des Halbleiterkörpers 15 in einem Bereich von 0,3 bis 0,5. Jedoch sind beliebige Werte des Verhältnisses der Trenchtiefen t₁, t₂ zu der Schichtdicke D des Halbleiterkörpers hierzu Alternativen.
In dem IGBT 11 gemäß der vorliegenden Erfindung sind der erste Trench 31a oder der zweite Trench 31b vorzugsweise lateral bzw. in der lateralen Richtung 13a neben dem vor derseitigen pn-Übergang zwischen der p-dotierten Wand 19 und der n-dotierten Basis 21 angeordnet, jedoch sind beliebige Anordnungen des ersten oder des zweiten Trenches 31a, 31b auch nicht lateral neben dem vorderseitigen pn-Übergang hierzu Alternativen. In dem IGBT 11 gemäß der vorliegenden Erfindung liegt die Tiefe t₁ des inneren Trenches 31a oder die Tiefe t₂ des äußeren Trenches vorzugsweise in einem Bereich von 20 µm bis 80 µm, jedoch sind beliebige Tiefen des inneren oder des äußeren Trenches hierzu Alternativen. Des Weiteren liegt die Breite b₁ des inneren Trenches oder die Breite b₂ des äußeren Trenches vorzugsweise in einem Bereich von 15 µm bis 50 µm, jedoch sind beliebige Breiten b₁, b₂ der Trenches 31a, 31b hierzu Alternativen.
In dem IGBT 11 gemäß der vorliegenden Erfindung liegt eine Distanz zwischen einer dem äußeren Trench 31b abgewandten Oberfläche bzw. Seitenfläche des inneren Trenches 31a und der Vereinzelungskante 12c in der lateralen Richtung 13a vorzugsweise in einem Bereich von 70 µm bis 200 mm, jedoch sind beliebige Distanzen hierzu Alternativen. Des Weiteren liegt in dem IGBT gemäß der vorliegenden Erfindung ein Verhältnis der Distanz zwischen einer dem äußeren Trench 31b abgewandten Oberfläche des inneren Trenches 31a und der Vereinzelungskante 12c in der lateralen Richtung 13a zu der Schichtdicke D des Halbleiterkörpers 15 in der vertikalen Richtung 13b vorzugsweise in einem Bereich von 0,7 bis 1,3.
In dem IGBT 11 gemäß der vorliegenden Erfindung liegt ein Verhältnis der Sperrspannung in Vorwärtsrichtung zu der Sperrspannung in Rückwärtsrichtung bevorzugt in einem Bereich von 0,1 bis 10 und noch bevorzugter in einem Bereich von 0,5 bis 2, jedoch sind beliebige Verhältnisse der Sperrspannung in Vorwärtsrichtung zu der Sperrspannung in Rückwärtsrichtung hierzu Alternativen.
In dem IGBT 11 gemäß der vorliegenden Erfindung beträgt die Anzahl der vorderseitigen pn-Übergänge bzw. die Anzahl der Übergänge zwischen der p-dotierten Wanne 19 und der n- dotierten Basis 21 und damit die Anzahl der pn-Übergänge in dem aktiven Zellbereich 12a zwei, jedoch kann die Anzahl der vorderseitigen pn-Übergänge beliebig hoch sein, wobei auch nur ein vorderseitiger pn-Übergang in dem aktiven Zellbereich 12a denkbar ist.
Der IGBT 11 gemäß der vorliegenden Erfindung ist vorzugsweise so aufgebaut, dass bei einem Betrieb des IGBTs 11 der Strom überwiegend in den aktiven Zellbereich 12a eingespeist wird, so dass der in den Halbleiterkörper 15 eingespeiste Strom bevorzugt zu mehr als 50% in dem aktiven Zellbereich 12a eingespeist wird und noch bevorzugter zu mehr als 80% in dem aktiven Zellbereich 12a eingespeist wird. Jedoch sind beliebige Strukturen des Aufbaus des IGBTs 11 hierzu Alternativen, bei denen auch weniger als 50% des in den Halbleiterkörper 15 eingespeisten Stroms in den aktiven Zellbereich 12a eingespeist werden.
In dem IGBT 11 gemäß der vorliegenden Erfindung liegt die Spannung zwischen den Kontakten 14, 17 bei einem Betrieb des IGBTs 11 vorzugsweise in einem Bereich von 40 Volt bis 2000 Volt, jedoch sind beliebige Spannungen zwischen den Kontakten 14, 17 hierzu Alternativen. Der IGBT 11 gemäß der vorliegenden Erfindung weist eine p⁺-dotierte Implantationszone 37 auf, jedoch kann die p⁺-dotierte Implantationszone durch eine beliebig erzeugte p⁺-dotierte Zone ersetzt werden. Auch die optional zwischen der p⁺-dotierten Vorderseitenzone 41 und dem p⁺-dotierten Emitter 23 entlang der Sägekante verlaufende p⁺-Implantationszone kann durch eine beliebig erzeugte p⁺-dotierte Zone ersetzt werden.
In dem IGBT 11 gemäß der vorliegenden Erfindung sind die aktiven Bauelementebereiche 19, 25, 21 bzw. die p-dotierte Wanne 19, die n-dotierte Basis 21 und n⁺-dotierte Source 25 zumindest teilweise lateral nebeneinander angeordnet, so dass die aktiven Bauelementebereiche zueinander eine laterale Anordnung aufweisen, jedoch sind beliebige Anordnungen der Bauelementebereiche in dem aktiven Zellbereich 12b z. B. auch in einer Trenchzelle hierzu Alternativen.
Denkbar ist auch eine n-dotierte Feldstoppzone in der Nähe der Waferrückseite, also nahe dem pn-Übergang zwischen der n-dotierten Basis 21 und dem p⁺-dotierten Emitter 23 anzuordnen, über deren Dotierungsdosis bzw. Dosis ein Verhältnis zwischen der Sperrspannung in Vorwärtsrichtung und der Sperrspannung in Rückwärtsrichtung eingestellt werden kann, so dass dieses z. B. asymmetrisch werden kann. Des Weiteren könnte auch alternativ eine beliebige Anzahl an Feldstoppzonen an beliebigen Positionen in der n-dotierten Basis 21 angeordnet werden.
Des Weiteren könnte der IGBT 11 gemäß der vorliegenden Erfindung ein beliebiges Bauelement mit einem vorderseitigen pn-Übergang und einem rückseitigen pn-Übergang sein, das eine Rückwärtssperrfähigkeit aufweist, wie beispielsweise ein MCT, ein GTO, ein Thyristor oder ein Sensorbauelement. Des Weiteren ist der IGBT 11 gemäß de vorliegenden Erfindung mit der in 1 gezeigten Randstruktur bzw. dem Randabschluss 12b vorzugsweise ein Siliziumbauelement, jedoch könnte der IGBT 11 gemäß der vorliegenden Erfindung in einem beliebigen anderen Halbleitermaterial, wie z. B. Siliziumcarbid (SiC) oder Galiumarsenid (GaAs) implementiert sein.
Des Weiteren könnte alternativ in dem IGBT 11 gemäß der vorliegenden Erfindung die n⁺-dotierte Kanalstoppzone 39 durch eine vorzugsweise auf der Vorderseite des IGBTs 11 gemäß der vorliegenden Erfindung angeordnete Metallschicht, Metallisierung bzw. Platte oder ein Polysilizium mit einem guten ohmschen Kontakt zu der n-dotierten Basis 21 eingesetzt werden, wodurch sich ebenfalls der in 2 gezeigte Verlauf der Äquipotentiallinien bei einem Betrieb in Vorwärtsrichtung einstellen würde. Der ohmsche Kontakt ist vorzugsweise mindestens einmal an einer beliebigen Stelle zwischen den beiden Trenches 31a, 31b gebildet, wobei vor zugsweise dann zwischen der n-dotierten Basis 27 und der Metallschicht eine isolierende Zwischenschicht aus z. B. SiO₂ angeordnet ist. Des Weiteren könnte die p⁺-dotierte Vorderseitenzone 41 ebenfalls durch eine Metallschicht bzw. eine Metallplatte oder ein Polysilizium ersetzt werden, so dass sich der in 3 gezeigte Verlauf der Äquipotentiallinien bei einem Betrieb des IGBTs 11 in Rückwärtsrichtung ergeben könnte.

11: IGBT gemäß einem Ausführungsbeispiel der vorliegenden Erfindung
12a: aktiver Zellbereich
12b: Randabschluss
12c: Sägekante
13a: laterale Richtung
13b: vertikale Richtung
14: erster Kontakt
15: Halbleiterkörper
17: zweiter Kontakt
19: p-dotierte Wanne
21: n-dotierte Basis
23: p⁺-dotierter Emitter
25: n⁺-dotierte Source
27: Isolationsschicht
29: Gate-Elektrode
31a: innerer Trench
31b: äußerer Trench
33a: inneres Trench-Dielektrikum
33b: äußeres Trench-Dielektrikum
35a: innere Trench-Passivierung
35b: äußere Trench-Passivierung
37: p⁺-dotierte Implantationszone
39: n⁺-dotierte Kanalstoppzone
41: p⁺-dotierte Vorderseitenzone
42: erste optionale Metallschicht
43: zweite optionale Metallschicht
44: optionale Seitenwandimplantationszone
45: Äquipotentiallinie
t₁: innere Trenchtiefe
b₁: innere Trenchbreite
t₂: äußere Trenchtiefe
b₂: äußere Trenchbreite
d: Abstand der Trenches
D: Dicke der n-dotierten Basis

Claims

Halbleiterbauelement (11), mit: einem Halbleiterkörper (15) mit einer Vorderseite und einer Rückseite sowie einer dieselben verbindenden Vereinzelungskante (12c), wobei der Halbleiterkörper (15) in einem aktiven Zellbereich (12a) desselben einen vorderseitigen und einen rückseitigen pn-Übergang aufweist; und einem Randabschluss (12b), der sich zwischen dem aktiven Zellbereich (12a) und der Vereinzelungskante (12c) erstreckt, und einen ersten Trench (31b), der entlang der Vereinzelungskante (12c) verläuft und einen zweiten Trench (31a) aufweist, der zwischen dem ersten Trench (31b) und dem aktiven Zellbereich (12a) verläuft; wobei der erste Trench (31b) oder der zweite Trench (31a) überwiegend mit einem dielektrischen Material gefüllt sind, so dass ein Anteil des dielektrischen Materials in dem ersten Trench (31b) an dem Material in dem ersten Trench (31b) oder ein Anteil des dielektrischen Materials in dem zweiten Trench (31a) an dem Material in dem zweiten Trench (31a) höher als 50% ist.
Halbleiterbauelement (11) gemäß Anspruch 1, bei der erste Trench (31b) und der zweite Trench (31a) eine längliche Form aufweisen, wobei eine Tiefe (t₂) des ersten Trenches (31b) in einer Richtung (13b) von der Vorderseite zu der Rückseite höher ist als eine Breite (b₂) des ersten Trenches (31b) in einer Richtung (13a) von dem aktiven Zellbereich (12a) zu der Vereinzelungskante (12c) und eine Tiefe (t₁) des zweiten Trenches (31a) in der Richtung (13b) von der Vorder seite zu der Rückseite höher ist als eine Breite (b₁) des zweiten Trenches (31a) in der Richtung (13a) von dem aktiven Zellbereich (12a) zu der Vereinzelungskante (12c).
Halbleiterbauelement (11) gemäß Anspruch 1, bei dem der erste Trench (31b) und der zweite Trench (31b) im Wesentlichen parallel zueinander angeordnet sind.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 3, bei dem sich der erste Trench (31b) und der zweite Trench (31a) jeweils von der Vorderseite in den Halbleiterkörper (15) hinein erstrecken, und ein Verhältnis einer Tiefe (t₂) des ersten Trenches (31b) in einer Richtung (13b) von der Vorderseite zu der Rückseite zu einer Tiefe (t₁) des zweiten Trenches (31a) in der Richtung (13b) von der Vorderseite zu der Rückseite in einem Bereich von 0,7 bis 1,3 liegt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 4, bei dem ein Verhältnis eines Abstands (d) des ersten Trenches (31b) zu dem zweiten Trench (31a) in einer Richtung vor dem aktiven Zellbereich (12a) zu der Vereinzelungskante (12c) zu einer Breite (b₁) des zweiten Trenches (31a) in der Richtung von dem aktiven Zellbereich (12a) zu der Vereinzelungskante (12c) in einem Bereich von 1 bis 1,5 liegt.
Halbeiterbauelement (11) gemäß einem der Ansprüche 1 bis 5, bei dem an der Vorderseite ein erster Halbleiterbereich (19) eines ersten Leitfähigkeitstyps angeordnet ist, der mit einem zwischen dem rückseitigen pn-Übergang und dem vorderseitigen pn-Übergang angeordneten zweiten Halbleiterbereich (21) eines zweiten Leitfähigkeitstyps den vorderseitigen pn-Übergang bildet, und bei dem eine erste Halbleiterzone (41), die an den zweiten Halbleiterbereich (21) angrenzt und an der Vorderseite angeordnet ist, den ersten Leitfähigkeitstyp aufweist und sich bis zu der Vereinzelungskante (12c) erstreckt, wobei der erste Trench (31b) und der zweite Trench (31a) zwischen dem ersten Halbleiter-Bereich (19) und der ersten Halbleiterzone (41) angeordnet sind, um dieselben voneinander zu trennen.
Halbleiterbauelement (11) gemäß Anspruch 6, bei dem die erste Halbleiterzone (41) an den ersten Trench (31b) angrenzt.
Halbleiterbauelement (11) gemäß Anspruch 6 oder Anspruch 7, bei dem ein Verhältnis einer Dicke der ersten Halbleiterzone (41) in einer Richtung (13b) von der Vorderseite zu der Rückseite zu einer Tiefe (t₂) des ersten Trenches (31b) in einer Richtung von der Vorderseite zu der Rückseite in einem Bereich von 0,05 bis 0,2 liegt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 8, bei dem sich der rückseitige pn-Übergang bis zu der Vereinzelungskante (12c) erstreckt.
Halbleiterbauelement (11) gemäß Anspruch 9, bei dem ein der Rückseite zugewandter dritter Halbleiterbereich (23) eines ersten Leitfähigkeitstyps, der zusammen mit einem angrenzenden zweiten Halbleiterbereich (21) eines zweiten Leitfähigkeitstyps den rückseitigen pn-Übergang bildet, mit einer ersten Halbleiterzone des ersten Leitfähigkeitstyps, die an der Vorderseite angeordnet ist, über eine entlang der Vereinzelungskante (12c) sich ausbildende Störstellenzone elektrisch leitend verbunden ist.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 10, bei der eine zweite Halbleiterzone (37) eines ersten Leitfähigkeitstyps entlang einer dem ersten Trench (31b) abgewandten Seite des zweiten Trenches (31a) verläuft, so dass sich zwischen der zweiten Halbleiterzone (37) und einem an den rückseitigen pn-Übergang angrenzenden zweiten Halbleiterbereich (21) eines zweiten Leitfähigkeitstyps ein pn-Übergang entlang einer dem ersten Trench (31b) abgewandten Seitenwand des zweiten Trenches (31a) ausbildet, wobei die zweite Halbleiterzone an den an den vorderseitigen und den rückseitigen pn-Übergang angrenzenden zweiten Halbleiterbereich (21) eines zweiten Leitfähigkeitstyps angrenzt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 10, bei der eine zweite Halbleiterzone (37) eines ersten Leitfähigkeitstyps sich so an einer Grenze erstreckt zwischen einem an den vorderseitigen und den rückseitigen pn-Übergang angrenzenden zweiten Halbleiterbereich (21) eines zweiten Leitfähigkeitstyps und dem ersten Trench (21b), dass die zweite Halbleiterzone (37) den ersten Trench (21b) vollständig von dem zweiten Halbleiterbereich (21) trennt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 12, bei dem eine dritte Halbleiterzone (39), die zwischen dem ersten Trench (31b) und dem zweiten Trench (31a) angeordnet ist und einen zweiten Leitfähigkeitstyp aufweist, an einen zweiten Halbleiterbereich (21) des zweiten Leitfähigkeitstyps, der zwischen dem vorderseitigen und dem rückseitigen pn-Übergang angeordnet ist, angrenzt und eine höhere Dotierungsdichte als der zweite Halbleiterbereich (21) aufweist.
Halbleiterbauelement (11) gemäß Anspruch 13, bei der sich die dritte Halbleiterzone (39) von dem ersten Trench (31b) zu dem zweiten Trench (31a) erstreckt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 14, bei dem der aktive Zellbereich (12a) mit dem vorderseitigen pn-Übergang so ausgebildet ist, dass bei einem Anlegen einer Spannung zwischen einem Kontakt (14) an der Vorderseite und einem Kontakt (17) an der Rückseite eine Einspeisung eines Stroms an der Vorderseite des Halbleiterkörpers (15) überwiegend in dem aktiven Zellbereich (12a) stattfindet.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 15, bei dem der erste Trench (31b) mit einem erstem Dielektrikumsmaterial (33b) gefüllt ist.
Halbleiterbauelement (11) gemäß Anspruch 16, bei dem zwischen dem vorderseitigen pn-Übergang und dem rückseitigen pn-Übergang ein zweiter Halbleiterbereich (21) angeordnet ist, und der erste Trench (31b) sich in den zweiten Halbleiterbereich (21) hinein erstreckt, wobei zwischen dem ersten Dielektrikumsmaterial (33b) und dem zweiten Halbleiterbereich (21) eine erste Passivierungsschicht (35b) angeordnet ist, die den zweiten Halbleiterbereich (21) von dem ersten Dielektrikumsmaterial (33b) trennt.
Halbleiterbauelement (11) gemäß Anspruch 16 oder 17, bei dem der erste Trench (31b) überwiegend mit dem ersten Dielektrikumsmaterial (33b) gefüllt ist.
Halbleiterbauelement (11) gemäß einem der Ansprüche 16 bis 18, bei dem das erste Dielektrikumsmaterial (33b) ein Polyimid aufweist.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 19 bei dem ein Verhältnis einer Tiefe (t₂) des ersten Trenches (31b) in einer Richtung (13b) von der Vorderseite zu der Rückseite zu einer Schichtdicke (D) des Halbleiterkörpers (15) in der Richtung (13b) von der Vorderseite zu der Rückseite in einem Bereich von 0,3 bis 0,5 liegt.
Halbleiterbauelement gemäß einem der Ansprüche 1 bis 20, bei dem sich der erste Trench (31b) so in einer Richtung (13b) von der Vorderseite zu der Rückseite erstreckt, dass er sich in einer Richtung von dem aktiven Zellbereich (12a) zu der Vereinzelungskante (12c) betrachtet in einem Teilbereich des ersten Trenches (31b) flächenmäßig mit dem vorderseitigen pn-Übergang überlappt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 21, bei dem der erste Trench (31b) eine Tiefe (t₂) in einer Richtung (13b) von der Vorderseite zu der Rückseite aufweist, die in einem Bereich von 20 µm bis 80 µm liegt.
Halbleiterbauelement gemäß einem der Ansprüche 1 bis 22, bei dem erste Trench (31b) eine Breite (b₂) in einer Richtung (13a) von dem aktiven Zellbereich (12a) zu der Vereinzelungskante (12c) aufweist, die in einem Bereich von 15 µm bis 50 µm liegt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 23, bei dem der zweite Trench (31a) mit einem zweiten Dielektrikumsmaterial (33a) gefüllt ist.
Halbleiterbauelement (11) gemäß Anspruch 24, bei dem zwischen dem vorderseitigen pn-Übergang und dem rückseitigen pn-Übergang ein zweiter Halbleiterbereich (21) angeordnet ist, und der zweite Trench (31a) sich in den zweiten Halbleiterbereich (21) hinein erstreckt, wobei zwischen dem zweiten Dielektrikumsmaterial (33a) und dem zweiten Halbleiterbereich (21) eine zweite Passivierungsschicht (35a) angeordnet ist, die den zweiten Halbleiterbereich (21) von dem zweiten Dielektrikumsmaterial (33a) trennt.
Halbleiterbauelement (11) gemäß Anspruch 24 oder 25, bei dem das zweite Dielektrikumsmaterial (33a) ein Polyimid aufweist.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 26, bei dem ein Verhältnis einer Tiefe (t₁) des zweiten Trenches (31a) in einer Richtung (13b) von der Vorderseite zu der Rückseite zu einer Schichtdicke (D) des Halbleiterkörpers (15) in der Richtung (13b) von der Vorderseite zu der Rückseite in einem Bereich von 0,3 bis 0,5 liegt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 27, bei dem sich der zweite Trench (31a) so in einer Richtung (13b) von der Vorderseite zu der Rückseite erstreckt, dass er sich in einer Richtung von dem aktiven Zellbereich (12a) zu der Vereinzelungskante (12c) betrachtet in einem Teilbereich des zweiten Trenches (31a) mit dem vorderseitigen pn-Übergang überlappt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 28, bei dem der zweite Trench (31a) eine Tiefe (t₁) in einer Richtung (13b) von der Vorderseite zu der Rückseite aufweist, die in einem Bereich von 20 µm bis 80 µm liegt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 29, bei dem der zweite Trench (31a) eine Breite (b₁) in einer Richtung (13a) von dem aktiven Zellbereich (12a) zu der Vereinzelungskante (12c) aufweist, die in einem Bereich von 15 µm bis 50 µm liegt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 30, das ausgebildet ist, um bei einer Vorwärtspolung mit einer Vorwärtsspannung zwischen einem Kontakt (14) an der Vorderseite und einem Kontakt (17) an der Rückseite des Halbleiterbauelements (11) be trieben zu werden, und bei einer Rückwärtspolung mit einer zu der Vorwärtsspannung umgekehrt gepolten Rückwärtsspannung zwischen dem Kontakt (14) an der Vorderseite und dem Kontakt (17) an der Rückseite betrieben zu werden, wobei ein Verhältnis einer Sperrspannung bei der Vorwärtspolung zu einer Sperrspannung bei der Rückwärtspolung in einem Bereich von 0,1 bis 10 liegt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 31, bei dem der aktive Zellbereich (12a) eine Mehrzahl von vorderseitigen pn-Übergängen aufweist, wobei das Halbleiterbauelement (11) so ausgebildet ist, dass bei einem Anliegen einer Spannung zwischen einem Kontakt (14) an der Vorderseite und einem Kontakt (17) an der Rückseite an jedem der Mehrzahl der pn-Übergänge ein Strom in den Halbleiterkörper (15) eingespeist wird.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 32, bei dem das Halbleiterbauelement (11) ausgebildet ist, um mit einer Spannung zwischen einem ersten Kontakt (14) an der Vorderseite und einem zweiten Kontakt (17) an der Rückseite betrieben zu werden, die in einem Bereich von 40 Volt bis 2000 Volt liegt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 33, bei dem an der Vorderseite ein erster Halbleiterbereich (19) angeordnet ist, der eine p-Dotierung aufweist und an einen zwischen dem rückseitigen pn-Übergang und dem vorderseitigen pn-Übergang angeordneten zweiten Halbleiterbereich (21), der eine n-Dotierung aufweist, angrenzt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 34, bei dem eine Distanz zwischen einer dem ersten Trench (31b) abgewandten Oberfläche des zweiten Trenches (31a) und der Vereinzelungskante (12c) in einer Richtung (13a) von dem aktiven Zellbereich (12a) zu der Vereinzelungskante (12c) in einem Bereich von 70 µm bis 200 mm liegt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 35, bei dem eine Verhältnis einer Distanz zwischen einer dem ersten Trench (31b) abgewandten Oberfläche des zweiten Trenches (31a) und der Vereinzelungskante (12c) in einer Richtung (13a) von dem aktiven Zellbereich (12a) zu der Vereinzelungskante (12c) zu einer Schichtdicke (D) des Halbleiterkörpers (15) in einer Richtung (13b) von der Vorderseite zu der Rückseite in einem Bereich von 0,7 bis 1,3 liegt.
Halbleiterbauelement (11) gemäß einem der Ansprüche 1 bis 36, das einen Vorderseitenkontakt (14) und einen Rückseitenkontakt (17) aufweist, zwischen die der vorderseitige und der rückseitige pn-Übergang in entgegengesetzter Polung in Serie geschaltet sind, um eine Vorwärtssperrfähigkeit und eine Rückwärtssperrfähigkeit des Halbleiterbauelements (11) zu liefern, wobei alle zwischen den Vorderseitenkontakt (14) und den Rückseitenkontakt (17) geschalteten vorderseitigen pn-Übergänge, die zu der Vorwärtssperrfähigkeit beitragen, innerhalb des aktiven Zellbereichs (12a) angeordnet sind.
Ein Verfahren zum Herstellen eines Halbleiterbauelements (11), mit folgenden Schritten: Bereitstellen eines Halbleiterkörpers (15) mit einer Vorderseite und einer Rückseite; Erzeugen eines aktiven Zellbereiches (12a), der einen vorderseitigen und einen rückseitigen pn-Übergang aufweist; Erzeugen eines Randabschlusses (12b), der sich zwischen dem aktiven Zellbereich (12a) und einem Vereinzelungsbereich erstreckt und einen ersten Trench (31b), der in einer Richtung (13b) von der Vorderseite zu der Rückseite verläuft, und einen zweiten Trench (31a), der in der Richtung (13b) von der Vorderseite zu der Rückseite verläuft, aufweist, der zwischen dem ersten Trench (31b) und dem aktiven Zellbereich (12a) angeordnet ist, wobei der erste Trench (31b) oder der zweite Trench (31a) überwiegend mit einem dielektrischen Material gefüllt sind, so dass ein Anteil des dielektrischen Materials in dem ersten Trench (31b) an dem Material in dem ersten Trench (31b) oder ein Anteil des dielektrischen Materials in dem zweiten Trench (31a) an dem Material in dem zweiten Trench (31a) höher als 50% ist; und Vereinzeln des Halbleiterbauelements, so dass sich eine Vereinzelungskante (12c) in dem Vereinzelungsbereich bildet, die die Vorderseite und die Rückseite verbindet.
Verfahren gemäß Anspruch 38, mit folgenden weiteren Schritt: Erzeugen einer ersten Halbleiterzone (37) eines ersten Leitfähigkeitstyps entlang einer dem ersten Trench (31b) abgewandten Seite des zweiten Trenches (31a), so dass sich zwischen der zweiten Halbleiterzone (37) und einem an den rückseitigen pn-Übergang angrenzenden zweiten Halbleiterbereich (21) eines zweiten Leitfähigkeitstyps ein pn-Übergang entlang einer dem ersten Trench (31b) abgewandten Seitenwand des zweiten Trenches (31a) ausbildet, wobei die zweite Halbleiterzone an den an den vorderseitigen und den rückseitigen pn-Übergang angrenzenden zweiten Halbleiterbereich (21) eines zweiten Leitfähigkeitstyps angrenzt.
Verfahren gemäß Anspruch 38 oder 39, mit folgendem weiteren Schritt: Erzeugen einer zweiten Halbleiterzone (39), die zwischen dem ersten Trench (31b) und dem zweiten Trench (31a) angeordnet ist und einen zweiten Leitfähigkeitstyp aufweist, an einen zweiten Halbleiterbereich (21) des zweiten Leitfähigkeitstyps, der zwischen dem vorderseitigen und dem rückseitigen pn-Übergang angeordnet ist, angrenzt und eine höhere Dotierungsdichte als der zweite Halbleiterbereich (21) aufweist.