DE102014117538A1 - Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung Download PDF

Info

Publication number
DE102014117538A1
DE102014117538A1 DE102014117538.7A DE102014117538A DE102014117538A1 DE 102014117538 A1 DE102014117538 A1 DE 102014117538A1 DE 102014117538 A DE102014117538 A DE 102014117538A DE 102014117538 A1 DE102014117538 A1 DE 102014117538A1
Authority
DE
Germany
Prior art keywords
region
implantation
peak
doped
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014117538.7A
Other languages
English (en)
Inventor
Johannes Georg Laven
Hans-Joachim Schulze
Werner Schustereder
Moriz Jelinek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014117538.7A priority Critical patent/DE102014117538A1/de
Priority to US14/952,337 priority patent/US9634086B2/en
Priority to CN201510840129.8A priority patent/CN105655244B/zh
Publication of DE102014117538A1 publication Critical patent/DE102014117538A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Led Devices (AREA)

Abstract

Ein erstes dotiertes Gebiet (115) wird in einem einkristallinen Halbleitersubstrat (500a) ausgebildet. Leichte Ionen (499) werden durch eine Prozessoberfläche (102a) in das Halbleitersubstrat (500a) implantiert, um Kristallgitterleerstellen zwischen dem ersten dotierten Gebiet (115) und der Prozessoberfläche (102a) zu erzeugen, wobei eine Hauptstrahlachse (495) eines zur Implantation der leichten Ionen (499) verwendeten Implantationsstrahls um höchstens 1,5 Grad von einer Hauptkristallrichtung (485), entlang der Channeling leichter Ionen (499) auftritt, abweicht. Ein zweites dotiertes Gebiet (122) mit einem zum ersten dotierten Gebiet (115) entgegengesetzten Leitfähigkeitstyp wird auf Basis der Kristallgitterleerstellen und Wasserstoffatomen gebildet.

Description

  • HINTERGRUND
  • Sperrende Halbleitervorrichtungen als auch Halbleiterschaltelemente können als Ladungsträgerquelle zur Vermeidung von Spannungsspitzen in einem elektrischen Schaltkreis wirken, falls die sperrende Halbleitervorrichtung von einem Vorwärtsbetrieb in einen Sperrbetrieb wechselt oder falls das Halbleiterschaltelement von einem eingeschalteten Zustand in einen ausgeschalteten Zustand schaltet. Beispielsweise bildet die Verdrahtung eines Schaltelements, das elektrisch in einer Halbbrückenschaltung angeordnet ist, eine parasitäre Induktivität, die magnetische Energie speichert solange das Schaltelement im eingeschalteten Zustand ist. Sobald das Schaltelement ausschaltet, neigt die parasitäre Induktivität dazu, den Stromfluss aufrecht zu erhalten, um die gespeicherte Energie zu dissipieren. Durch Bereitstellung ausreichender Ladungsträger zur Aufnahme des durch die parasitäre Induktivität induzierten Stromes, kann das ausgeschaltete Schaltelement Spannungsspitzen in der Halbbrückenschaltung vermeiden.
  • Es ist wünschenswert, das Schaltverhalten von Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird gelöst durch die Lehre der unabhängigen Patentansprüche. Die abhängigen Ansprüche betreffen weitere Ausführungsformen.
  • Gemäß einer Ausführungsform weist ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden eines ersten dotierten Gebiets in einem einkristallinen Halbleitersubstrat auf. Durch eine Prozessoberfläche werden leichte Ionen in das Halbleitersubstrat implantiert, um Kristallgitterleerstellen zwischen dem ersten dotierten Gebiet und der Prozessoberfläche zu erzeugen. Eine Hauptstrahlachse eines zur Implantation der leichten Ionen verwendeten Ionenstrahls weicht um höchstens 1,5 Grad von einer Hauptkristallrichtung, entlang der Channeling der leichten Ionen im Halbleitersubstrat auftritt, ab. Auf Basis der Kristallgitterleerstellen und Wasserstoffatomen wird ein zweites dotiertes Gebiet mit einem zum ersten dotierten Gebiet entgegengesetzten Leitfähigkeitstyp gebildet.
  • Gemäß einer weiteren Ausführungsform weist ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden eines p-dotierten Gebiets in einem einkristallinen Halbleitersubstrat auf. Durch eine Prozessoberfläche werden leichte Ionen in das Halbleitersubstrat implantiert, um Kristallgitterleerstellen zwischen dem p-dotierten Gebiet und der Prozessoberfläche zu erzeugen. Eine Hauptstrahlachse eines Implantationsstrahls zur Implantation der leichten Ionen weicht um höchstens 1,5 Grad von einer Hauptkristallrichtung, entlang der Channeling der leichten Ionen im Halbleitersubstrat auftritt, ab. Wasserstoff-bezogene Donatoren werden an den Kristallgitterleerstellen erzeugt, um ein n-dotiertes Gebiet zu bilden.
  • Gemäß einer weiteren Ausführungsform weist eine Halbleitervorrichtung ein p-dotiertes Gebiet in einem einkristallinen Halbleiterbereich und ein n-dotiertes Gebiet zwischen dem p-dotierten Gebiet und einer zweiten Oberfläche des Halbleiterbereichs auf. Das n-dotierte Gebiet enthält Wasserstoff-bezogene Dotierstoffe. Ein Konzentrationsprofil der Wasserstoff-bezogenen Dotierstoffe entlang einer vertikalen Achse senkrecht zur zweiten Oberfläche weist wenigstens eine erste Spitze im Bereichsende bzw. einen ersten End-of-Range Peak auf. Eine erste Dotierstoffkonzentration in einem ersten Abstand von der ersten Spitze im Bereichsende entlang einer ersten vertikalen Richtung weicht nicht mehr als eine Größenordnung ab von einer zweiten Dotierstoffkonzentration in dem ersten Abstand von der ersten Spitze im Bereichsende in einer entgegengesetzten zweiten vertikalen Richtung (i) zwischen der ersten Spitze im Bereichsende und einem lokalen Minimum zwischen der ersten Spitze im Bereichsende und einer nächst benachbarten Spitze im Bereichsende oder (ii), in Abwesenheit weiterer Spitzen im Bereichsende von Wasserstoff-bezogenen Donatoren, innerhalb eines halben Abstands zwischen der ersten Spitze im Bereichsende und der zweiten Oberfläche.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ABBILDUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist eine schematische Querschnittsansicht eines Bereichs eines Halbleitersubstrats zur Veranschaulichung eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform, die Channeling-Implantation leichter Ionen betrifft.
  • 1B ist ein Diagramm zur schematischen Veranschaulichung von Kristallschädigungsdichteprofilen mit einer Spitze im Bereichsende, um Effekte der Ausführungsformen darzulegen.
  • 1C zeigt ein weiteres Diagramm zur schematischen Veranschaulichung eines Dotierstoffkonzentrationsprofils mit zwei Spitzen im Bereichsende, um Effekte der Ausführungsformen darzulegen.
  • 1D ist ein weiteres Diagramm zur schematischen Veranschaulichung von Dotierstoffkonzentrationsprofilen, um Effekte der Ausführungsformen zu veranschaulichen.
  • 2 ist ein schematisches Blockdiagramm eines Geräts zur Ausführung eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform.
  • 3A ist ein schematisches Diagramm zur Veranschaulichung eines Dotierstoffkonzentrationsprofils mit vier Spitzen im Bereichsende, die von vier Nicht-Channeling-Implantationen leichter Ionen herrühren, um Effekte der Ausführungsformen darzulegen.
  • 3B ist ein schematisches Diagramm zur Veranschaulichung eines Dotierstoffkonzentrationsprofils mit vier Spitzen im Bereichsende, die von vier Channeling-Implantationen leichter Ionen gemäß einer Ausführungsform herrühren.
  • 4A ist eine schematische Querschnittsansicht einer Leistungshalbleiterdiode gemäß einer Ausführungsform.
  • 4B ist eine schematische Querschnittsansicht eines IGFET (Insulated Gate Field Effect Transistor, Feldeffekttransistor mit isoliertem Gate) gemäß einer weiteren Ausführungsform.
  • 4C ist eine schematische Querschnittsansicht eines IGBT (Insulated Gate Bipolar Transistor, Bipolartransistor mit isoliertem Gate) gemäß einer weiteren Ausführungsform.
  • 5A ist eine schematische Querschnittsansicht zur Veranschaulichung eines HD (Wasserstoff-bezogenen Donator) Profils in einem Bereich einer der Halbleitervorrichtungen von 4A bis 4C gemäß Ausführungsformen, die sich auf vier Implantationen leichter Ionen bei unterschiedlichen Beschleunigungsenergien beziehen, wobei die Implantation leichter Ionen mit der größten Beschleunigungsenergie als Channeling-Implantation ausgeführt ist.
  • 5B ist eine schematische Querschnittsansicht zur Veranschaulichung eines HD-Profils in einem Bereich einer der Halbleitervorrichtungen von 4A bis 4C gemäß Ausführungsformen, die sich auf vier Implantationen leichter Ionen bei unterschiedlichen Beschleunigungsenergien beziehen, wobei die Implantation leichter Ionen mit der zweithöchsten Beschleunigungsenergie als Channeling-Implantation ausgeführt ist.
  • 5C ist eine schematische Querschnittsansicht zur Veranschaulichung eines HD-Profils in einem Bereich einer der Halbleitervorrichtungen von 4A bis 4C gemäß Ausführungsformen, die sich auf vier Implantationen leichter Ionen bei unterschiedlichen Beschleunigungsenergien beziehen, wobei die Implantation leichter Ionen mit der dritthöchsten Beschleunigungsenergie als Channeling-Implantation ausgeführt ist.
  • 5D ist eine schematische Querschnittsansicht zur Veranschaulichung eines HD-Profils in einem Bereich einer der Halbleitervorrichtungen von 4A bis 4C gemäß Ausführungsformen, die sich auf vier Implantationen leichter Ionen bei unterschiedlichen Beschleunigungsenergien beziehen, wobei die Implantation leichter Ionen mit der geringsten Beschleunigungsenergie als Channeling-Implantation ausgeführt ist.
  • 6A ist eine schematische Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die sich auf das Ausbilden von Driftzonen unter Verwendung von Implantationen leichter Ionen bezieht.
  • 6B ist ein schematisches Diagramm zur Veranschaulichung des HD-Profils in der Halbleitervorrichtung von 6A gemäß einer Ausführungsform, die sich auf die Verwendung von leichten Ionen in Driftzonen bezieht.
  • 6C ist ein schematisches Diagramm zur Veranschaulichung des HD-Profils in der Halbleitervorrichtung von 6A gemäß einer weiteren Ausführungsform, die sich auf die Verwendung leichter Ionen für Driftzonen mit bauchigen HD-Profilen bezieht.
  • 7 ist eine schematische Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die sich auf eine laterale Variation einer Channeling-Implantation leichter Ionen bezieht.
  • 8A ist ein vereinfachtes Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform.
  • 8B ist ein vereinfachtes Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform, die sich auf HDs bezieht.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular angeben, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung angepasst sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • 1A zeigt einen Bereich eines Halbleitersubstrats 500a zur Herstellung einer Mehrzahl identischer Halbleitervorrichtungen. Ein Material des Halbleitersubstrats 500a ist ein einkristallines Halbleitermaterial, beispielsweise Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), ein Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder ein weiterer AIIIBV Halbleiter. Gemäß einer Ausführungsform ist das Halbleitersubstrat 500a ein einkristalliner Siliziumwafer oder ein einkristalliner Siliziumcarbidwafer mit einer planaren vorderen Oberfläche 101a an einer Vorderseite und einer Prozessoberfläche 102a an einer gegenüberliegenden Rückseite. Eine Richtung senkrecht zur Prozessoberfläche 102 ist eine vertikale Richtung und Richtungen parallel zur Prozessoberfläche 102a sind horizontale Richtungen.
  • Das Halbleitersubstrat 500a weist ein Kristallgitter auf, das geeignet ist für Channeling leichter Ionen. Typischerweise erstrecken sich entlang einiger Kristallrichtungen einkristalliner Halbleitermaterialen Freiräume unmittelbar in den Kristall hinein. Die Freiräume bilden Kanäle, durch die leichte Ionen hindurchtreten können mit weniger Wechselwirkung mit den Atomen des Kristallgitters als außerhalb der Kanäle. Die Kanäle lenken die leichten Ionen bis zu einem bestimmten Ausmaß, wobei die in derartige Kanäle eintretenden leichten Ionen ein Abbremsmuster aufweisen, das vom Abbremsmuster leichter Ionen abweicht, die in das Halbleitersubstrat 500a außerhalb der Kanäle eintreten. Die Kanalrichtungen fallen mit Hauptkristallrichtungen zusammen.
  • Wenigstens ein erstes dotiertes Gebiet 115 wird im Halbleitersubstrat 500a in der Nähe oder direkt angrenzend an die vordere Oberfläche 101a gebildet. Das erste dotierte Gebiet 115 kann p-dotiert sein, z. B. mit Bor (B) Atomen dotiert. Leichte Ionen 499 wie Wasserstoff (H), Helium (H) oder Lithium (Li) Ionen werden durch die Prozessoberfläche 102a in das Halbleitersubstrat 500a implantiert, um zwischen der Prozessoberfläche 102a und dem ersten dotierten Gebiet 115 ein zweites dotiertes Gebiet 122 zu bilden, das einen Leitfähigkeitstyp entgegengesetzt zum Leitfähigkeitstyp des ersten dotierten Gebiets 115 aufweist. Die ersten und zweiten dotierten Gebiete 115, 122 können direkt aneinander angrenzen. Gemäß weiterer Ausführungsformen kann eine zwischenliegende Driftzone 121 einen pn-Übergang mit dem ersten dotierten Gebiet 115 bilden und einen unipolaren Homoübergang mit dem zweiten dotierten Gebiet 122.
  • Ein maximaler Neigungswinkel zwischen einer Hauptstrahlachse 495 eines Implantationsstrahls, der die leichten Ionen 499 zum Halbleitersubstrat 500a richtet, und einer Hauptkristallrichtung 485, entlang der Channeling der leichten Ionen auftritt, beträgt höchstens 1,5 Grad, z. B. höchstens 1,0 Grad. Der maximale Neigungswinkel zwischen der Hauptstrahlrichtung 495 und der Hauptkristallrichtung 485, entlang der Channeling leichter Ionen auftritt, als auch eine Implantationsstrahleinfallswinkelschwankung von höchstens ±0,5 Grad treffen auf wenigstens 80% der Prozessoberfläche 102a des Halbleitersubstrats 500a zu.
  • Gemäß einer Ausführungsform weist das Halbleitersubstrat 500a eine kubische Kristallstruktur des Diamanten auf wie etwa Silizium (Si). Im Falle einer kubischen Kristallstruktur des Diamanten kann die freigelegte Prozessoberfläche 102a des Halbleitersubstrats 500a mit einer (100) Kristallfläche übereinstimmen, zur {100} Kristallfläche um höchstens ±2 Grad geneigt sein oder einer anderen für Channeling geeigneten Fläche entsprechen. Entsprechend verläuft eine <100> Kristallrichtung, die eine mehrerer Hauptkristallrichtungen darstellt, entlang der Channeling auftritt, oder eine beliebige andere geeignete Richtung senkrecht zur Prozessoberfläche 102a.
  • 1B zeigt die Wirkung der Channeling-Implantation leichter Ionen von 1A. Profile 401 kennzeichnen die Kristallschädigungsdichte NC(d) im Halbleitersubstrat 500a von 1A als ein Funktion eines Abstands d zur Prozessoberfläche 102a für eine Channeling-Implantation von Wasserstoff unter Neigungswinkeln von 0, ± 0,2, und ±0,5 Grad in logarithmischer Skalierung. Das Profil 402 kennzeichnet die Kristallschädigungsdichte NC(d) für eine Nicht-Channeling-Implantation von Wasserstoff bei derselben Beschleunigungsenergie, unter einem Neigungswinkel von 7 Grad und bei derselben logarithmischen Skalierung.
  • Falls leichte Ionen wie Wasserstoffionen (Protonen) durch die Prozessoberfläche 102a bei d = 0 durch Nicht-Channeling-Implantation implantiert werden, werden die meisten der leichten Ionen schlussendlich auf Kosten der Kristallschädigung, z. B. Kristallgitterleerstellen unter einem Spitzenabstand dpr, der eine Funktion der Beschleunigungsenergie ist, abgebremst. Lediglich wenige leichte Ionen dringen tiefer in das Kristallgitter ein, so dass die Kristallschädigungsdichte NC(d) hinter dem Spitzenabstand dpr abrupt abnimmt. Das von den leichten Ionen durchdrungene Gebiet weist eine näherungsweise konstante Dichte von Kristallschädigungen auf oder eine geringfügig mit zunehmender Eindringtiefe ansteigende Kristallschädigung auf.
  • Das Profil 402 der Kristallschädigungsdichte NC(d) der Nicht-Channeling-Implantation leichter Ionen zeigt eine ausgebildete Spitze im Bereichsende bei dpr, wobei die Spitze der Kristallschädigungsdichte NC(d) dort ist, wo die leichten Ionen nach Abbremsung schlussendlich zu liegen kommen. Nach Tempern bei einer Temperatur unterhalb einer Dissoziationstemperatur von HDs (Wasserstoff-bezogener Donatoren), lassen sich intrinsische und/oder implantierte Wasserstoffatome an den Kristallgitterleerstellen nieder und bilden HDs aus. Da die Kristallgitterleerstellen nicht diffundieren, entspricht das Profil 402 qualitativ auch näherungsweise dem finalen vertikalen HD Konzentrationsgradienten (HD Profil) NHD(d) der Nicht-Channeling-Implantation. Die langen Striche auf der logarithmischen NHD(d) Achse entsprechen jeweils einer Größenordnung.
  • Das Profil 401 zeigt die Kristallschädigungsdichte NC(d) nach einer Channeling-Implantation leichter Ionen. Aufgrund der hohen kinetischen Energie der implantierten leichten Ionen tritt lediglich ein kleiner Anteil von ungefähr zehn Prozent der leichten Ionen in das Kristallgitter durch die Kanäle ein. Die übrigen leichten Ionen treten in das Kristallgitter außerhalb der Kanäle ein wie im Falle einer Nicht-Channeling-Implantation. Damit entspricht ein Spitzenabstand dp1, der die Spitze im Bereichsende der leichten Channeling-Ionen kennzeichnet, näherungsweise dem Spitzenabstand dpr, der die Spitze im Bereichsende der leichten Nicht-Channeling-Ionen kennzeichnet. Der Spitzenwert der Spitze im Bereichsende wird um ein Maß reduziert, das im Wesentlichen dem Bereich der leichten Channeling-Ionen entspricht, welche durch schädliche Wechselwirkung mit dem Kristallgitter lediglich hinter dem Spitzenabstand dp1 zu liegen kommen. Der Bereich der implantierten leichten Ionen, welche durch die Kanäle eintreten, trägt nicht oder nur zu einem geringen Maß zu Kristallschädigungen in dem durchstrahlten Gebiet bei und dringt erheblich tiefer in das Halbleitersubstrat 500a ein als die leichten Nicht-Channeling-Ionen. Im Ergebnis zeigt das Profil 401 in einem Gebiet um die Spitze im Bereichsende bei der Channeling-Implantation ein erheblich höheres Maß an Symmetrie in Bezug auf den Spitzenabstand dp1 auf als das Profil 402 für die Nicht-Channeling-Implantation in Bezug auf den Spitzenabstand dpr.
  • Channeling-Implantation leichter Ionen lässt sich von Nicht-Channeling-Implantation leichter Ionen durch den höheren Grad an Symmetrie um die Spitzen im Bereichsende unterscheiden. Beispielsweise weist das Profil 401 der Kristallschädigungsdichte NC(d) nach der Channeling-Implantation leichter Ionen eine Spitze im Bereichsende in einem Spitzenabstand dp1 auf. Für einen Bereich des Halbleitersubstrats von 1/2 dp1 bis 3/2 dp1 weicht die Kristallschädigungsdichte NC(dp1 – Δd =) um nicht mehr als eine Größenordnung von einer Kristallschädigungsdichte NC(dp1 + Δd) ab, wobei 0 ≤ Δd ≤ 1/2·dp1. In dem dargestellten Beispiel überschreitet NC1 bei 1/2·dp1 die Größe NC2 bei 3/2·dp1 um einen Faktor kleiner als 5, d. h. um weniger als 500%.
  • Bei dem Referenzbeispiel unter Verwendung einer Nicht-Channeling-Implantation leichter Ionen weicht die Kristallschädigungsdichte bei NC(dpr – Δd) innerhalb desselben Bereichs um mehr als eine Größenordnung von der Kristallschädigungsdichte NC(dpr + Δd) ab, wobei 0 ≤ Δd ≤ 1/2·dpr. In dem dargestellten Beispiel überschreitet NCR1 bei 1/2·dpr die Größe NCR2 bei 3/2·dpr um einen Faktor größer als 100, d. h. um mehr als zwei Größenordnungen.
  • In einem Bereich um die Spitze im Bereichsende, der durch ein Viertel des Spitzenabstands dp1 von 3/4·dp1 bis 5/4·dp1 definiert ist, weicht die Kristallschädigungsdichte NC(d) für eine Channeling-Implantation für dp1 – Δd von der Kristallschädigungsdichte NC(d) für dp1 + Δd um höchstens 500% ab, während für das Referenzbeispiel in einem entsprechenden Bereich die Abweichung im Bereich einer Größenordnung liegt. Beispielsweise überschreitet NC3 bei 3/4·dp1 die Größe NC4 bei 5/4·dp1 näherungsweise um einen Faktor 2, d. h. um ungefähr 100%.
  • Dieselben Betrachtungen finden auf die Konzentration NHD(d) von Wasserstoff-bezogenen Donatoren, die durch Anlagerung von implantierten und/oder intrinsischem Wasserstoff erzeugt werden, Anwendung.
  • 1C betrifft ein HD-Profil 403 mit mehr als einer Spitze im Bereichsende. In diesem Fall wird das Gebiet hoher Symmetrie um eine Spitze im Bereichsende in Bezug auf ein lokales Minimum des geglätteten HD-Profils 403 zwischen der betroffenen Spitze im Bereichsende und der nächsten benachbarten Spitze im Bereichsende definiert anstelle des halben Abstands zwischen der Spitze im Bereichsende und der Prozessoberfläche 102a bei d = 0. Das geglättete HD-Profil ist ein Tiefpassgefiltertes HD-Profil, das lediglich ein lokales Minimum zwischen zwei benachbarten Spitzen im Bereichsende zurücklässt.
  • Das HD-Profil 403 zeigt einen vertikalen HD-Dichtegradienten NHD(d) mit zwei Spitzen im Bereichsende bei dp1 und dp2 sowie ein lokales Minimum des geglätteten HD-Profils 403 bei dm zwischen den benachbarten Spitzen im Bereichsende, bei logarithmischer Skalierung. Zwischen dm und (2·dp1 – dm) weicht die HD-Dichte NHD(dp1 – Δd) um nicht mehr als seine Größenordnung von der HD-Dichte NHD(dp1 + Δd) ab. Beispielsweise weichen in 1C ND1 bei d = dm und ND2 bei d = 2·dp1 – dm voneinander um einen Faktor kleiner als 2 ab. Innerhalb eines halben Abstands von dp1 – 1/2(dp1 – dm) bis dp1 + 1/2(dp1 – dm) weicht die HD-Dichte NHD(dp1 – Δd) um nicht mehr als 500% von der HD-Dichte NHD(dp1 + Δd) ab.
  • Im Fall eines HD-Profils mit drei oder mehr Spitzen im Bereichsende und einer Spitze im Bereichsende mit zwei benachbarten weiteren Spitzen im Bereichsende, wird das lokale Minimum zwischen der betroffenen Spitze im Bereichsende und der nächst benachbarten der zwei benachbarten Spitzen im Bereichsende zur Bestimmung der Symmetrie und zur Unterscheidung einer Channeling-Implantation von einer Nicht-Channeling-Implantation herangezogen.
  • 1D zeigt einen weiteren Unterschied zwischen einer ersten HD-Dichte 441, die von einer Channeling-Implantation herrührt, sowie einer zweiten HD-Dichte 442, die von einer Nicht-Channeling-Implantation herrührt.
  • Die erste HD-Dichte 441 weist eine Spitze im Bereichsende mit einer Spitzenkonzentration NP in einem Spitzenabstand dp zur zweiten Oberfläche bei d = 0 auf. Zwischen dp und 1,2·dp fällt die erste HD-Dichte 441 um höchstens zwei Größenordnungen ab. Zwischen dp und 1,4·dp fällt die erste HD-Dichte 441 um höchstens zweieinhalb Größenordnungen ab.
  • Die zweite HD-Dichte 442 weist eine Spitze im Bereichsende mit einer Referenzspitzenkonzentration NPR in einem Spitzenabstand dpr zur zweiten Oberfläche auf. Zwischen dpr und 1,2·dpr fällt die Referenz HD-Dichte 442 um mehr als drei Größenordnungen ab. Zwischen dpr und 1,4·dpr fällt die Referenz HD-Dichte 442 um näherungsweise vier Größenordnungen ab.
  • 2 zeigt ein Gerät zur Durchführung des oben beschriebenen Implantationsverfahrens.
  • Das Halbleitersubstrat 500a kann auf einem Substratträger 480 aufliegen oder daran befestigt sein. Eine Neigungssensoreinheit 492 kann eine Neigung der Hauptstrahlrichtung 495 eines Implantationsstrahls leichter Ionen 499, die von der Implantationsstrahlquelle 490 erzeugt werden, in Bezug auf eine Referenzachse oder in Bezug auf die Oberfläche des Halbleitersubstrats 500a erfassen. Die Neigungssensoreinheit 492 kann Information, die die Neigung der Hauptstrahlrichtung 495 darstellt, an den Controller 470 oder direkt an eine Aktuatoreinheit 481 übermitteln. Die Aktuatoreinheit 481 kann die Neigung des Substratträgers 480 oder des Halbleitersubstrats 500a in Antwort auf Signale, die vom Controller 470 oder der Neigungssensoreinheit 492 empfangen werden, einstellen.
  • Die gesamte Einfallswinkelschwankung des Ionenstrahls in Bezug auf die Hauptstrahlrichtung 495 oder in Bezug auf das Halbleitersubstrat 500a beträgt höchstens 0,5 Grad, beispielsweise höchstens 0,3 Grad.
  • Die die Hauptstrahleinfallswinkelschwankung betreffenden Bedingungen sind für wenigstens 80% der Oberfläche des Halbleitersubstrats 500a erfüllt. Gemäß einer Ausführungsform sind die die Hauptstrahleinfallswinkelschwankung betreffenden Bedingungen für wenigstens 90% der Oberfläche des Halbleitersubstrats 500a erfüllt.
  • Unter Verwendung der Neigungswinkelsensoreinheit 492 und der Aktuatoreinheit 481 wird das Halbleitersubstrat 500a zur Hauptstrahlrichtung 495 ausgerichtet, so dass die Hauptstrahlrichtung 495 wenigstens näherungsweise mit der Hauptkristallrichtung 485 übereinstimmt, bei einer Abweichung zwischen der Hauptstrahlrichtung 495 und der Hauptkristallrichtung 485 von höchstens ±2 Grad. Gemäß einer Ausführungsform beträgt die Abweichung zwischen der Hauptkristallrichtung 485 für Channeling und der Hauptstrahlrichtung 495 weniger als 1,0 Grad, z. B. 0 Grad.
  • 3A und 3B betreffen die Anwendung von Channeling-Implantionen leichter Ionen zur Ausbildung von mehrfach implantierten Feldstoppschichten.
  • 3A zeigt ein HD-Profil 413 einer mehrfach implantierten Feldstoppschicht 122 einer Leistungshalbleiterdiode oder eines PT-IGBT (Punch-Through IGBT) basierend auf vier Nicht-Channeling-Implantationen leichter Ionen unter einem Implantationswinkel von 7 Grad. Das HD-Profil 413 nimmt hinter jeder der Spitzen im Bereichsende in Spitzenabständen dp4, dp3, dp2 und dp1 scharf ab.
  • 3B zeigt Dotierstoffprofile 411, 412 der Leistungshalbleiterdiode oder des PT-IGBT unter Verwendung von Channeling-Implantation leichter Ionen unter einem Implantationswinkel von 0 Grad (Profil 411) und 0,2 Grad (Profil 412). Aufgrund der Symmetrie um die Spitze im Bereichsende bei dp4, dp3, dp2, dp1 nimmt eine Sockeldichte von Wasserstoff-bezogenen Donatoren gradueller ab und die Spitzen im Bereichsende treten in einer weniger ausgeprägten Weise von der Sockeldichte hervor.
  • Schaltet beispielsweise ein PT-IGBT aus, dehnt sich eine Verarmungszone, welche die Sperrspannung aufnimmt, graduell aus beginnend von einem pn-Übergang zwischen Bodyzonen von IGFET-Zellen und einer Driftzone 121 an der rechten Seite des Diagramms von 3B. Eine Puffer- oder Feldstoppzone 122 verhindert, dass die Verarmungszone und das elektrische Feld in der graduell expandierenden Verarmungszone eine Elektrode bei d = 0 an der Rückseite erreichen. Falls sich das elektrische Feld in Richtung der Rückseite ausdehnt, kann die Halbleitervorrichtung Ladungsträger von einem Substratbereich zwischen der Verarmungszone und der Rückseite bereitstellen zur Unterstützung eines externen Stromflusses.
  • Falls Dotierstoffatome wie Arsen oder Phosphoratome als Dotierstoffe in der Feldstoppzone 122 verwendet werden, führt die Diffusion der Dotierstoffatome zu gleichmäßigen, Gauss-ähnlichen Dotierstoffprofilen. Da die Anzahl mobiler Ladungsträger dort groß ist, wo die Anzahl stationärer Ladungsträger wie Dotierstoffatome gering ist, und umgekehrt, nimmt die Anzahl freier Ladungsträger, die zur Aufrechterhaltung eines externen Stromflusses verfügbar sind, mit zunehmender Ausdehnung der Verarmungszone stetig zu und die Abruptheit des (Recovery-)Stromabschaltens beim Übergang in den Sperrzustand bzw. die Snappiness derartiger PT-IGBTs ist gering. Jedoch erfordert die Ausdiffusion von Dotierstoffatomen, welche von einer Rückseite implantiert werden, ein thermisches Budget, das Strukturen und Dotierstoffgradienten in vorab ausgebildeten dotierten Zonen auf der Vorderseite des PT-IGBT schädigen kann.
  • Alternativ hierzu können die Feldstoppzonen 122 durch Erzeugen von HDs nach Vervollständigen der Prozessierung an der Vorderseite ausgebildet werden. Herkömmliche Implantationen leichter Ionen von der Rückseite zeigen jedoch steile HD-Profilübergänge an der Seite der Driftzone 121 und/oder mehrere ausgeprägte Spitzen, welche das Schaltverhalten stören.
  • Lediglich eine erhebliche Anzahl von Implantationen bei unterschiedlichen Beschleunigungsenergien kann solche HD-Profile ausreichend glätten.
  • Stattdessen stellen bereits wenige Channeling-Implantationen leichter Ionen eine graduellere Zunahme der Dotierstoffkonzentration bereit, so dass die Halbleitervorrichtung das elektrische Feld frühzeitig aufnehmen kann, nachdem der Schaltprozess eingeleitet wurde. Bei derselben Gesamtdicke der Halbleitervorrichtung und derselben Anzahl von Implantationen verbessert die Channeling-Implantation leichter Ionen die Abruptheit des (Recovery-)Stromabschaltens beim Übergang in den Sperrzustand der Halbleitervorrichtung, da sich die Verarmungszone graduell in einer gleichmäßigen, weniger abrupten Weise ausdehnen kann. Die Ladungsträger außerhalb der sich ausdehnenden Verarmungszone sind kontinuierlich verfügbar, um einen durch externe Schaltelemente induzierten Strom bereitzustellen.
  • Channeling-Implantation leichter Ionen ermöglicht eine Kombination eines graduellen Übergangs effektiver Dotierstoffkonzentrationen zwischen der Driftzone 121 und einer Waferrückseite durch Ausbildung der Puffer- oder Feldstoppzonen 122 von der Rückseite der Halbleitervorrichtungen zu einem späten Prozessstadium. Verglichen mit Ansätzen, die näherungsweise graduelle Feldkonzentrationsprofile für die Feldstoppzonen 122 durch Nicht-Channeling-Implantationen bereitstellen, kommen die Ausführungsformen mit einer geringeren Anzahl von Implantationen zur Erzielung einer vergleichbaren oder besseren Wirkung aus.
  • 4A zeigt eine Leistungshalbleiterdiode 501 mit einem nominalen Vorwärtsstrom IF größer als 1000 mA, z. B. größer als 10 A oder größer als 100 A.
  • Ein einkristallines Halbleitermaterial, z. B. Silizium, bildet einen Halbleiterbereich 100 mit einer planaren ersten Oberfläche 101 an einer Vorderseite aus als auch einer planaren zweiten Oberfläche 102 parallel zur ersten Oberfläche 101 an einer Rückseite gegenüberliegend zur Vorderseite.
  • Ein minimaler Abstand zwischen den ersten und zweiten Oberflächen 101, 102 hängt von der Spannungssperrfestigkeitsanforderung ab, für welche die Leistungshalbleiterdiode 501 ausgelegt ist. Beispielsweise kann der Abstand zwischen den ersten und zweiten Oberflächen 101, 102 in einem Bereich von 90 μm bis 200 μm liegen, falls die Halbleiterdiode 501 für eine Sperrspannung von ungefähr 1200 V ausgelegt ist. Andere Ausführungsformen betreffend Halbleitervorrichtungen mit höheren Sperreignungen können Halbleiterbereiche mit einer Dicke von einigen 100 μm zugrundelegen. Halbleiterbereiche 100 von Halbleitervorrichtungen mit geringeren Sperreignungen können eine Dicke im Bereich von 25 μm bis 90 μm aufweisen.
  • In einer Ebene parallel zur ersten Oberfläche 101 kann der Halbleiterbereich 100 rechteckförmig sein mit einer Kantenlänge im Bereich einiger Millimeter oder kreisförmig mit einem Durchmesser von einigen Zentimetern. Richtungen parallel zur ersten Oberfläche 101 sind horizontale Richtungen und Richtungen senkrecht zur ersten Oberfläche 101 sind vertikale Richtungen.
  • Der Halbleiterbereich 100 weist ein erstes dotiertes Gebiet 115 auf, das einen ohmschen Kontakt mit einer ersten Lastelektrode 310 an der Vorderseite bildet. Die erste Lastelektrode 310 bildet einen Anodenanschluss A oder ist hiermit elektrisch verbunden.
  • Eine stark dotierte Kontaktschicht 130 bildet einen ohmschen Kontakt mit einer zweiten Lastelektrode 320 an der Rückseite. Die zweite Lastelektrode 320 bildet einen Kathodenanschluss K oder ist hiermit elektrisch verbunden. Der Halbleiterbereich 100 weist zudem ein schwach dotiertes Driftgebiet 121 auf, das einen pn-Übergang mit dem ersten dotierten Gebiet 115 bildet. Eine effektive Dotierstoffkonzentration in dem Driftgebiet 121 kann wenigstens 1E12 cm–3 und höchstens 1E17 cm–3 betragen. Die Dotierung im Driftgebiet 121 kann einer anfänglichen Hintergrunddotierung im Halbleiterbereich 100 entsprechen. Eine Feldstoppzone 122 trennt die Kontaktschicht 130 und das Driftgebiet 121 und bildet unipolare Homoübergänge mit der Kontaktschicht 130 und dem Driftgebiet 121. Die Feldstoppzone 122 weist HDs auf, basierend auf einer Channeling-Implantation leichter Ionen wie etwa Protonen. Ein Konzentrationsprofil der HDs kann eine, zwei oder mehrere Spitzen im Bereichsende aufweisen, wobei die Spitzenwerte der Spitzen im Bereichsende mit zunehmendem Abstand zur zweiten Oberfläche 102 abnehmen können.
  • 4B betrifft einen IGFET 502. Hinsichtlich Details des Halbleiterbereichs 100, der Driftzone 121, der Feldstoppzone 122 und der Kontaktschicht 130 wird Bezug auf die Beschreibung der 4A genommen. Der IGFET 502 weist Transistorzellen TC auf, welche IGFET-Zellen sein können mit n-leitfähigen Sourcezonen und mit Bereichen des ersten dotierten Gebiets 115, das Bodyzonen der Transistorzellen TC bildet. Die Bodyzonen trennen jeweils die Sourcezonen von der Driftzone 121. Die Sourcezonen können mit einer ersten Lastelektrode an der Vorderseite elektrisch verbunden oder gekoppelt sein. Die erste Lastelektrode kann einen Sourceanschluss S bilden oder hiermit elektrisch verbunden sein.
  • Gateelektroden der Transistorzellen TC können mit einem Gateanschluss G elektrisch verbunden oder gekoppelt sein und können kapazitiv mit den Bodyzonen durch Gatedielektrika gekoppelt sein. In Abhängigkeit von einer an den Gateanschluss G angelegten Spannung werden Inversionskanäle in den Bodyzonen ausgebildet und stellen einen Elektronenfluss durch die Transistorzellen TC bereit, so dass in einem eingeschalteten Zustand des IGFET 502 Elektronen in die Driftzone 121 durch die Transistorzellen TC treten.
  • Die Transistorzellen TC können planare Zellen sein mit lateralen Gatestrukturen, die außerhalb der Kontur des Halbleiterbereichs 100 positioniert sind oder Grabenzellen mit Grabengatestrukturen, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken. Beispielweise können die Source- und Bodyzonen der Transistorzellen TC in Halbleitermesen ausgebildet sein, die durch Grabengatestrukturen voneinander getrennt sind.
  • 4C betrifft einen IGBT 503, beispielsweise einen PT-IGBT mit einer p-Typ Kontaktschicht 130 und der mit einem Kollektoranschluss C elektrisch verbundenen zweiten Lastelektrode 320. Die Source- und Bodyzonen sind mit einem Emitteranschluss E elektrisch verbunden oder gekoppelt. Für weitere Details wird auf die Beschreibung der Halbleiterdiode 501 der 4A und des IGFET 502 der 4B verwiesen.
  • Die Ausbildung der Feldstoppzonen 122 der Halbleitervorrichtungen 501, 502, 503 der 4A bis 4C weist wenigstens eine Channeling-Implantation leichter Ionen von der Waferrückseite auf. Die Feldstoppzonen 122 können durch eine Mehrzahl von Channeling-Implantationen leichter Ionen oder durch eine Kombination einer oder mehrerer Channeling-Implantationen leichter Ionen mit einer oder mehreren Nicht-Channeling-Implantationen leichter Ionen ausgebildet sein.
  • Beispielsweise können beliebige der folgenden vertikalen Dichtegradienten für Wasserstoff-bezogene Donatoren mit einer beliebigen Vorrichtung aus der Halbleiterdiode 501, dem IGFET 502 und dem IGBT 503 der 4A bis 4C kombiniert werden.
  • In den 5A bis 5D definieren vier Implantationen leichter Ionen bei verschiedenen Beschleunigungsenergien die vertikale Ausdehnung einer Feldstoppzone 122. Die Dosis der Implantation leichter Ionen kann mit zunehmender Beschleunigungsenergie abnehmen, um einen stetigen Zuwachs von NHD(d) in der Richtung der zweiten Oberfläche bei d = 0 anzunähern. Ein Sockelbereich der HD-Dichte NHD(d) in der Feldstoppzone 122 nimmt graduell von der Grenzfläche zur Kontaktschicht 130 bis zur Grenzfläche mit der Driftzone 121 ab. Die Spitzen im Bereichsende ragen von dem Sockelbereich bei Spitzenabständen dp4, dp3, dp2, dp1 hervor. Wenigstens ein Bereich der Driftzone 121 kann eine gleichmäßige Hintergrunddotierstoffkonzentration NB aufweisen. Der graduell abnehmende Sockelbereich unterstützt die kontinuierliche Zunahme der Verfügbarkeit freier Ladungsträger während dem Wechsel in einen Sperrzustand. Ausgeprägte Spitzen im Bereichsende können zu Diskontinuitäten im Schaltverhalten beitragen.
  • In 5A erfolgt die Implantation mit der geringsten Dosis und der geringsten Beschleunigungsenergie in einem Spitzenabstand dp4 als Channeling-Implantation, während die Implantationen bei Spitzenabständen dp3, dp2 und dp1 Nicht-Channeling-Implantationen sind. Die hohe Dosis der Channeling-Implantation führt zu einer stetigen Abnahme einer Sockeldichte des HD-Profils 431 über dp1 hinaus.
  • In dem HD-Profil 432 der 5B ist die Implantation beim Spitzenabstand dp3 mit der dritthöchsten Beschleunigungsenergie eine Channeling-Implantation, während die Implantationen bei den Spitzenabständen dp4, dp2 und dp1 Nicht-Channeling-Implantationen sind.
  • In der 5C ist die Implantation mit der zweithöchsten Beschleunigungsenergie bei dem Spitzenabstand dp2 eine Channeling-Implantation, während die Implantationen, welche den Spitzenabständen dp4, dp3 und dp1 entsprechen, Nicht-Channeling-Implantationen sind. Das Verschieben der Channeling-Implantationen zu höheren Beschleunigungsenergien hin kann einen gleichmäßigeren Übergang des resultierenden HD-Profils 433 zwischen der Driftzone 121 und der tiefsten Spitze im Bereichsende dp1 in der Feldstoppzone 122 unterstützen.
  • In der 5D resultiert das HD-Profil 434 von einer Channeling-Implantation bei der höchsten Beschleunigungsenergie, welche dem Spitzenabstand dp1 entspricht. Weitere Implantationen mit Beschleunigungsenergien, welche den Spitzenabständen dp2, dp3 und dp4 entsprechen, sind Nicht-Channeling-Implantationen. Das HD-Profil 434 weist einen länglichen, gleichmäßigen Übergang zwischen der Dotierstoffkonzentration NB in der Driftzone 121 und der ersten Spitze im Bereichsende im Spitzenabstand dp1 in der Feldstoppzone 122 auf. Der Übergang kann sich tief in eine Driftzone 121 erstrecken, beispielsweise bis zu wenigstens einem Drittel eines Abstands zwischen der ersten Spitze im Bereichsende und einem p-dotierten Gebiet, das einen pn-Übergang mit der Driftzone 121 bildet und zwischen der Driftzone 121 und einer ersten Oberfläche bei d = dmax ausgebildet ist. Der Implantationswinkel der Channeling-Implantation beträgt wenigstens 3,5 Grad, z. B. wenigstens 5 Grad, beispielsweise 7 Grad in Bezug auf die erste Oberfläche.
  • 6A bis 6C betreffen Halbleitervorrichtungen 500, deren Driftzonen 121 wenigstens teilweise mit Channeling-Implantationen leichter Ionen ausgebildet sind. Die dargestellte Ausführungsform betrifft eine Halbleitervorrichtung 500 mit Transistorzellen TC und einer Driftzone 121, wobei ein effektives Dotierstoffprofil in der Driftzone 121 durch Channeling-Implantation leichter Ionen moduliert ist. Andere Ausführungsformen können Halbleitervorrichtungen 500 ohne Transistorzellen TC betreffen.
  • Die Halbleitervorrichtung 500, welche ein IGFET, ein IGBT oder eine MGD (MOS gated diode) sein kann, weist einen Halbleiterbereich 100 mit IGFET-Zellen TC auf, die entlang einer ersten Oberfläche 101 an der Vorderseite gebildet sind. Eine stark p- oder n-dotierte Kontaktschicht 130 ist entlang einer zweiten Oberfläche 102 an der Rückseite gegenüberliegend zur Vorderseite ausgebildet. Jede Transistorzelle TC weist eine Gatestruktur 150 mit einer leitfähigen Gateelektrode 155 auf, die eine stark dotierte polykristalline Siliziumschicht und/oder eine Metall-enthaltende Schicht aufweist oder aus dieser bestehen kann. Die Gatestruktur 150 kann ein Grabengate sein, das sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstreckt. Die Gateelektrode 155 ist vollständig gegenüber dem Halbleiterbereich 100 isoliert. Ein Gatedielektrikum 151 trennt die Gateelektrode 155 wenigstens von den Bodyzonen 115. Das Gatedielektrikum 151 koppelt die Gateelektrode 155 kapazitiv mit Kanalbereichen in den Bodyzonen 115. Das Gatedielektrikum 151 kann aus einem Halbleiteroxid, z. B. thermisch gewachsenem oder abgeschiedenem Siliziumoxid, Halbleiternitrid, z. B. abgeschiedenem oder thermisch gewachsenem Siliziumnitrid, einem Halbleiteroxinitrid, beispielsweise Siliziumoxidnitrid oder einer Kombination hieraus bestehen oder diese aufweisen.
  • Falls eine an die Gateelektrode 150 angelegte Spannung eine vorgegebene Schwellspannung überschreitet, sammeln sich Elektronen in dem Kanalbereich der Bodyzonen 115 und bilden Inversionskanäle aus, die den pn-Übergang zwischen der Driftzone 121 und den Bodyzonen 115 für Elektronen durchgängig machen.
  • Zusätzlich zu den Transistorzellen TC kann die Halbleitervorrichtung 500 Hilfszellen AC aufweisen, welche Diodenzellen für RC-IGBTs (Reverse Conducting bzw. rückwärts leitfähige IGBTs), Entsättigungszellen zur Erniedrigung einer Ladungsträgerplasmadichte im Halbleiterbereich 100 vor Ausschalten der Transistorzellen TC und/oder Anreicherungszellen zur Erhöhung der Ladungsträgerplasmadichte in einer Unterperiode eines eingeschalteten Zustands der IGFET-Zellen TC darstellen. Die Hilfszellen AC können Feldelektrodenstrukturen 160 umfassen mit einer Feldelektrode 165, die mit einem Emitteranschluss E elektrisch verbunden sein kann, und mit einem Felddielektrikum 161 zur Isolation der Feldelektrode 165 vom Material des Halbleiterbereichs 100. Für weitere Details wird Bezug auf die Beschreibung der vorhergehenden Figuren genommen.
  • Die effektive Dotierstoffkonzentration in der Driftzone 121 resultiert zumindest teilweise aus einer oder mehrerer Channeling-Implantationen leichter Ionen von der Rückseite des Wafers, wobei die Driftzone 121 eine anfängliche n-Typ Hintergrunddotierung, die von Donatoratomen, Sauerstoff-bezogenen Dotierstoffen und/oder HDs herrühren, aufweisen kann oder nicht. Die anfängliche Hintergrunddotierung kann kleiner als 1E14 cm–3 sein und zwischen 1% und 80% des finalen Dotierstoffniveaus liegen. Alternativ hierzu kann eine geringe p-Typ Dotierung vor der Erzeugung der n-Typ Dotierung durch leichte Ionen bereitgestellt werden.
  • 6B zeigt ein vertikales Dotierstoffprofil 460 der Halbleitervorrichtung 500 von 6A entlang der Linie I-I.
  • Ein erster Profilbereich 461 kennzeichnet die stark p-dotierte oder n-dotierte Kontaktschicht 130 entlang der zweiten Oberfläche 102 bei d = 0. Die Dotierstoffkonzentration der Kontaktschicht 130 ist ausreichend groß, um einen ohmschen Kontakt mit der zweiten Lastelektrode 320 sicherzustellen.
  • Ein zweiter Profilbereich 462 entspricht den Bodyzonen 115. Entlang der ersten Oberfläche 101 kennzeichnet ein dritter Profilbereich 463 die stark n-dotierten Sourcezonen 110. Ein vierter Profilbereich 464 resultiert aus vier Channeling-Implantationen von Protonen und bildet eine stärker dotierte Feldstoppzone 122 sowie wenigstens einen Bereich einer geringer dotierten Driftzone 121 aus. Eine Grenzfläche zwischen der Feldstoppzone 122 und der Driftzone 121 kann in einem Abstand dT von der zweiten Oberfläche 102, an der eine effektive Dotierstoffkonzentration in der Driftzone 122 unterhalb eines vorgegebenen Wertes von z. B. 5E13 cm–3 ist, definiert werden.
  • Unter Verwendung wenigstens einer Channeling-Implantation kann eine Basisdotierung in der Driftzone 121 eingestellt werden. Beispielsweise beträgt die Konzentration Wasserstoff-bezogener Donatoren in einem Abstand zur zweiten Oberfläche 102, der wenigstens 150%, z. B. wenigstens 200% eines Spitzenabstands derjenigen Spitze im Bereichsende von Wasserstoff-bezogenen Donatoren, welche nächst benachbart zu den pn-Übergängen zwischen den Bodyzonen 115 und der Driftzone 121 ist, wenigstens 150%, z. B. wenigstens 200% einer Konzentration von Wasserstoff-bezogenen Donatoren am pn-Übergang. Der Abstand zwischen den Bodyzonen 115 und der zweiten Oberfläche 102 kann zwischen 50 μm und 500 μm, z. B. zwischen 80 μm und 200 μm liegen, und der Abstand zwischen der Spitze im Bereichsende der Wasserstoff-bezogenen Donatoren nächst benachbart zum pn-Übergang und der zweiten Oberfläche 102 kann beispielsweise in einem Bereich von 20 μm bis 40 μm liegen. Dieselben Betrachtungen finden auf Leistungshalbleiterdioden ohne Transistorzellen Anwendung, wobei eine Anodenzone anstelle der Bodyzonen 115 vorliegt.
  • Das Bereitstellen des Driftzonendotierstoffprofils gemäß der Ausführungsform kommt ohne Protonenimplantation bei Beschleunigungsenergien jenseits einer Schwellenergie von 2,6 MeV aus, welche zu einer kritischen Neutronenstrahlung im Hinblick auf rechtliche Anforderungen für technische Nuklearinstallationen führen kann.
  • Da die Wasserstoffatome nach der Implantation näherungsweise an der erforderlichen Stelle zur Ausbildung von HDs liegen, kann eine Temperung der Implantation bei Temperaturen von oder unterhalb von 400 Grad Celsius erfolgen, so dass die Ausbildung Sauerstoff-induzierter thermischer Donatoren zu einem hohen Grad unterdrückt werden kann. Bei geringen Ausbildungsraten für thermische Donatoren, kann der Einfluss von Fluktuationen einer Sauerstoffkonzentration auf Vorrichtungseigenschaften von Halbleitersubstrat zu Halbleitersubstrat oder innerhalb eines Halbleitersubstrats reduziert werden, verglichen mit Verfahren, die ein Tempern bei Temperaturen oberhalb von 400 Grad Celsius umfassen, welche die Ausbildung thermischer Donatoren veranlassen. Darüber hinaus kann das Ausheilen bei moderaten Temperaturen von oder unterhalb von näherungsweise 400°C diesen Prozess kompatibel mit BEOL (Back End Of Line) Prozessen machen und dadurch die Einführung in den Prozessfluss erleichtern. Zudem kommt das Verfahren ohne eine Hochenergieimplantation von der Vorderseite zurecht, welche ein vorhergehend ausgebildetes Gatedielektrikum 151 schädigen kann. Auf diese Weise erhöht die Channeling-Implantation von der Rückseite die Zuverlässigkeit des Gatedielektrikums.
  • Durch geeignete Auswahl der Beschleunigungsenergie, Implantationsdosis und des Temperaturgradienten für die der Implantation nachfolgende Temperung kann der vierte Profilbereich 464 zur Erzeugung eines trapezförmigen Feldprofils im Sperrzustand eingestellt werden, wodurch die Sanftheit der Halbleitervorrichtung 500 während des Schaltens verbessert wird und gleichzeitig die Sperrfähigkeit und Strahlungsrobustheit erhöht werden. Eine stationäre positive Raumladung, welche unter einer Kurzschlussbedingung wenigstens teilweise den Kurzschlussinduzierten Elektronenstrom kompensiert, unterstützt eine weitere Ausdehnung der Verarmungszone und reduziert die maximale Feldstärke, die während der Kurzschlussbedingung auftritt.
  • Gemäß einer weiteren Ausführungsform kann die Channeling-Implantation leichter Ionen Schwankungen der Hintergrunddotierung des Halbleitersubstrats 500 kompensieren.
  • Gemäß Ausführungsformen, die sauerstoffreiche und/oder kohlenstoffreiche Halbleiterbereiche 100 betreffen, wird die Kristallschädigung durch den Channeling-Effekt in der Driftzone 121 verwendet, um die Erzeugungsrate Sauerstoff-bezogener thermischer Donatoren (OTDs) zu erhöhen, um eine größere Hintergrunddotierung in der Driftzone 122 zu erzielen oder dieselbe Hintergrunddotierung mit einem geringeren thermischen Budget und/oder einer geringeren Implantationsdosis zu erzielen.
  • Falls die Halbleitervorrichtung 500 ein IGFET ist, erniedrigt der Dotierstoffgradient in der Driftzone 121 wie dargestellt erheblich den Einschaltwiderstand RDSon ohne oder mit geringem negativen Einfluss auf die Spannungssperrfähigkeit.
  • 6C betrifft ein Dotierstoffprofil 470 unter Verwendung der Symmetrie einer oder mehrerer Channeling-Implantationen zur Einstellung einer Basis- bzw. Grunddotierung der Halbleitervorrichtung 500. Eine oder mehrere Channeling-Implantationen leichter Ionen können zur Erhöhung der effektiven Dotierstoffkonzentration in der vertikalen Mitte der Driftzone 121 verwendet werden. Das Verfahren stellt bauchige Dotierstoffprofile 470 in einfacherer und kosteneffektiverer Weise bereit als beispielsweise die Implantation von Dotierstoffen bei hoher Energie. Bauchige Dotierstoffprofile ermöglichen ein weicheres Schaltverhalten von Leistungsvorrichtungen.
  • Vergrabene Channeling-Profile vom Typ oder ähnlich wie das Dotierprofil 470 der 6C können mit Channeling- oder Nicht-Channeling-Puffer- oder Feldstoppprofilen vom Typ oder ähnlich wie die HD-Profile 411, 412, 413, welche in 3A und 3B gezeigt sind, kombiniert werden.
  • 7 zeigt eine Halbleitervorrichtung 500 gemäß einer Ausführungsform, die lateral variierende Wasserstoff-bezogene Dotierstoffkonzentrationsprofile betrifft. Eine Implantationsmaske kann vor einer Channeling-Implantation ausgebildet werden, wobei die Implantationsmaske erste Bereiche bedeckt und zweite Bereiche an einer Vorderseite oder einer Rückseite eines Halbleitersubstrats, aus dem die Halbleitervorrichtung erzielt wird, freilegt. Die Implantationsmaske kann die bedeckten Bereiche gegen den Implantationsstrahl abschatten oder den Implantationsstrahl von einer Channeling-Achse weg streuen, so dass die Implantation in den freigelegten Bereichen einem Channeling folgt und in den bedeckten Bereichen keinem Channeling folgt.
  • Beispielsweise kann die Halbleitervorrichtung 500 ein aktives Gebiet 610 eines Halbleiterbereichs 100 aufweisen, wobei das aktive Gebiet 610 Strukturen aufweist, welche die Funktionalität der Halbleitervorrichtung 500, welche einer Leistungshalbleiterdiode, einem IGBT, einem IGFET oder einer MGD entspricht oder diese enthält, definieren. Das aktive Gebiet 610 kann gemäß einem beliebigen Element aus Halbleiterdiode 501, IGFET 502 und IGBT 503 der 4A bis 4C konfiguriert sein. Ein Randgebiet 690, das direkt an eine laterale Oberfläche 103 des Halbleiterbereichs 100 angrenzt, umgibt das aktive Gebiet 610.
  • Eine Implantationsmaske kann beispielsweise an der Rückseite verwendet werden, so dass wenigstens ein Element aus dem Randgebiet 690 und dem aktiven Gebiet 610 Wasserstoff-bezogene Dotierstoffe aufweist, welche von einer Channeling-Implantation leichter Ionen mit höherer Symmetrie der Spitzen im Bereichsende resultiert als bei Nicht-Channeling-Implantationen leichter Ionen. Falls sowohl das Randgebiet 690 als auch das aktive Gebiet 610 Wasserstoff-bezogene Dotierstoffe enthalten, unterscheidet sich ein vertikales Konzentrationsprofil der Wasserstoff-bezogenen Dotierstoffe im Randgebiet 690 von einem vertikalen Konzentrationsprofil der Wasserstoff-bezogenen Dotierstoffe im aktiven Gebiet 610. Die Implantationsmaske kann derart verwendet werden, dass sie die implantierten Ionen lediglich weg von der Channeling-Richtung streut, wodurch der Anteil der Ionen mit Channeling lokal reduziert wird, jedoch nicht die Implantation blockiert wird.
  • Gemäß einer Ausführungsform unterscheidet sich ein vertikales HD-Profil in einer Driftzone 121 im aktiven Gebiet 510 von einem vertikalen HD-Profil in einem entsprechenden Bereich des Randgebiets 690.
  • Gemäß einer weiteren Ausführungsform unterscheidet sich ein vertikales HD-Profil in einer Feldstoppzone 122 im aktiven Gebiet 610 von einem vertikalen HD-Profil in einem entsprechenden Bereich des Randgebiets 690.
  • Gemäß einer weiteren Ausführungsform kann sich eine Basis- bzw. Grunddotierung des Halbleiterbereichs 100 im aktiven Gebiet 610 von einer Basis- bzw. Grunddotierung im Randgebiet 690 unterscheiden. Beispielsweise kann eine Basis- bzw. Grunddotierung im Randgebiet 690 kleiner als im Zellgebiet 610 sein, um die Sperrfähigkeit des Randgebiets 690 zu verbessern, ohne die Sanftheit beim Schalten erheblich zu reduzieren.
  • 8A betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung. Ein erstes dotiertes Gebiet wird in einem einkristallinen Halbleitersubstrat ausgebildet (702). Durch eine Prozessoberfläche werden leichte Ionen in das Halbleitersubstrat durch eine Channeling-Implantation leichter Ionen implantiert, um Kristallgitterleerstellen zwischen dem ersten dotierten Gebiet und der Prozessoberfläche zu erzeugen (704). Auf Basis der Kristallgitterleerstellen wird ein zweites dotiertes Gebiet ausgebildet, das einen Leitfähigkeitstyp entgegengesetzt zum ersten Gebiet aufweist (706).
  • 8B betrifft ein weiteres Verfahren zur Herstellung einer Halbleitervorrichtung. Ein p-dotiertes Gebiet wird in einem einkristallinen Halbleitersubstrat ausgebildet (712). Durch eine Prozessoberfläche werden leichte Ionen in das Halbleitersubstrat durch eine Channeling-Implantation leichter Ionen implantiert, um Kristallgitterleerstellen zwischen dem p-dotierten Gebiet und der Prozessoberfläche zu erzeugen (714). Durch Anlagerung von Wasserstoffatomen an den Kristallgitterleerstellen wird das n-dotierte Gebiet ausgebildet (716).
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von Alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (30)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, das aufweist: Ausbilden eines ersten dotierten Gebiets (115) in einem einkristallinen Halbleitersubstrat (500a); Implantieren leichter Ionen (499) durch eine Prozessoberfläche (102a) in das Halbleitersubstrat (500a), um Kristallgitterleerstellen zwischen dem ersten dotierten Gebiet (115) und der Prozessoberfläche (102a) zu erzeugen, wobei eine Hauptstrahlachse (495) eines Implantationsstrahls, der zur Implantation der leichten Ionen (499) verwendet wird, um höchstens 1,5 Grad von einer Hauptkristallachse (485) abweicht, entlang der Channeling der leichten Ionen (499) auftritt; und Ausbilden eines zweiten dotierten Gebiets (122) eines zum ersten dotierten Gebiet (115) entgegengesetzten Leitfähigkeitstyps auf Basis der Kristallgitterleerstellen und Wasserstoffatomen.
  2. Verfahren nach Anspruch 1, wobei eine Einfallswinkelschwankung des Implantationsstrahls höchstens ±0,5 Grad für wenigstens 80% der Prozessoberfläche (102a) beträgt.
  3. Verfahren nach Anspruch 2, wobei das Halbleitersubstrat (500a) eine kubische Kristallgitterstruktur des Diamanten aufweist, die Prozessoberfläche (102a) von einer {100} Kristallfläche um höchstens ±2 Grad abweicht und die Hauptkristallrichtung (485) der <100> Richtung entspricht.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei eine Sauerstoffkonzentration in dem Halbleitersubstrat (500a) wenigstens 1E15 cm–3 beträgt und/oder eine Kohlenstoffkonzentration in dem Halbleitersubstrat (500a) wenigstens 1E13 cm–3 beträgt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, das zudem aufweist: Ausbilden von Zellen eines Feldeffekttransistors mit isoliertem Gate (TC) zwischen einer vorderen Oberfläche (101a) gegenüber der Prozessoberfläche (102a) und dem zweiten dotierten Gebiet (122), wobei Bereiche des ersten dotierten Gebiets (115) Bodyzonen (115) der Transistorzellen (TC) ausbilden und die Transistorzellen (TC) geeignet sind, einen Stromfluss durch das Halbleitersubstrat (500a) zwischen der vorderen Oberfläche (101a) und der Prozessoberfläche (102a) zu steuern.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die leichten Ionen (499) in zwei oder mehr Implantationsschritten bei unterschiedlichen Beschleunigungsenergien implantiert werden, wobei eine Implantationsdosis einer Implantation mit zunehmender Beschleunigungsenergie der Implantation abnimmt.
  7. Verfahren nach einem der Ansprüche 1 bis 6, zudem aufweisend: Implantieren leichter Ionen (499) unter einem Implantationswinkel zwischen der Hauptstrahlachse (495) und der Hauptkristallrichtung (485) von größer 1,5 Grad.
  8. Verfahren nach Anspruch 7, wobei der Implantationswinkel für wenigstens eine der Implantationen wenigstens 3,5 Grad beträgt.
  9. Verfahren nach Anspruch 8, wobei eine Beschleunigungsenergie für jegliche Implantation, welche die leichten Ionen (499) unter einer Abweichung der Hauptstrahlachse (495) von der Hauptkristallrichtung (485) von wenigstens 3,5 Grad implantiert, geringer ist als eine Implantationsenergie wenigstens einer Implantation, welche die leichten Ionen (499) unter einer Abweichung der Hauptstrahlachse (495) von der Hauptkristallrichtung (485) von höchstens 1,5 Grad implantiert.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Halbleitersubstrat (500a) ein Siliziumsubstrat ist und das erste dotierte Gebiet (115) p-dotiert ist.
  11. Verfahren nach Anspruch 10, wobei vor dem Ausbilden der ersten und zweiten dotierten Gebiete (115, 122) eine anfängliche Netto-Dotierstoffkonzentration im Halbleitersubstrat (500a) geringer ist als 1E14 cm–3.
  12. Verfahren nach einem der Ansprüche 1 bis 11, zudem aufweisend: Messen einer anfänglichen Netto-Dotierstoffkonzentration im Halbleitersubstrat (500a) vor dem Ausbilden der ersten und zweiten dotierten Gebiete (115, 122) und Bestimmen von Implantationsparametern wenigstens einer Implantation, bei der die Hauptstrahlachse (495) von der Hauptkristallrichtung (485) um höchstens 1,5 Grad abweicht, um eine Abweichung der anfänglichen Netto-Dotierstoffkonzentration von einem Zielwert in wenigstens einem Abschnitt des Halbleitersubstrats (500a) zu kompensieren.
  13. Verfahren nach einem der Ansprüche 1 bis 12, zudem aufweisend, nach der Channeling-Implantation leichter Ionen, Einstellen einer Basisdotierung des Halbleitersubstrats (500a) durch Tempern des Halbleitersubstrats (500a) bei einer Temperatur oberhalb einer Erzeugungstemperatur thermischer Sauerstoffdonatoren.
  14. Verfahren nach einem der Ansprüche 1 bis 13, zudem aufweisend, vor der Implantation leichter Ionen (499), Ausbilden einer Implantationsmaske, die erste Bereiche des Halbleitersubstrats (500a) bedeckt und zweite Bereiche des Halbleitersubstrats (500a) freilegt.
  15. Verfahren nach Anspruch 14, wobei die Implantationsmaske die ersten Bereiche gegen die leichten Ionen (499) abschattet.
  16. Verfahren nach Anspruch 14, wobei die Implantationsmaske die leichten Ionen (499) von der Hauptstrahlachse (495) weg streut.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung, das aufweist: Ausbilden eines p-dotierten Gebiets (115) in einem einkristallinen Siliziumsubstrat (500a); Implantieren leichter Ionen (499) durch eine Prozessoberfläche (102a) in das Halbleitersubstrat (500a), um Kristallgitterleerstellen zwischen dem p-dotierten Gebiet (115) und der Prozessoberfläche (102a) zu erzeugen, wobei eine Hauptstrahlachse (495) eines zur Implantation der leichten Ionen (499) verwendeten Implantationsstrahls um höchstens 1,5 Grad von einer Hauptkristallrichtung (485), entlang der Channeling der implantierten leichten Ionen auftritt, abweicht; und Ausbilden eines n-dotierten Gebiets (122) durch Erzeugen Wasserstoff-bezogener Donatoren an den Kristallgitterleerstellen.
  18. Halbleitervorrichtung, die aufweist: ein p-dotiertes Gebiet (115) in einem einkristallinen Halbleiterbereich (100); und ein n-dotiertes Gebiet (121, 122, 125) zwischen dem p-dotierten Gebiet (115) und einer zweiten Oberfläche (102) des Halbleiterbereichs (100), wobei das n-dotierte Gebiet (121, 122, 125) Wasserstoff-bezogene Dotierstoffe enthält, ein Konzentrationsprofil der Wasserstoff-bezogenen Dotierstoffe entlang einer vertikalen Achse senkrecht zur zweiten Oberfläche (102) eine erste Spitze im Bereichsende aufweist, die von einer Channeling-Implantation der leichten Ionen herrührt, wobei (i) zwischen der ersten Spitze im Bereichsende und einem lokalen Minimum zwischen der ersten Spitze im Bereichsende und einer nächst benachbarten Spitze im Bereichsende, oder (ii) bei Abwesenheit weiterer Spitzen im Bereichsende von Wasserstoff-bezogener Donatoren, innerhalb eines halben Abstands von der ersten Spitze im Bereichsende zur zweiten Oberfläche (102) eine Dotierstoffkonzentration in einem ersten Abstand von der ersten Spitze im Bereichsende entlang einer ersten vertikalen Richtung nicht mehr als eine Größenordnung abweicht von einer zweiten Dotierstoffkonzentration in dem ersten Abstand von der ersten Spitze im Bereichsende entlang einer entgegengesetzten zweiten vertikalen Richtung.
  19. Halbleitervorrichtung nach Anspruch 18, wobei (i) innerhalb eines halben Abstands von der ersten Spitze im Bereichsende zum lokalen Minimum zwischen der Spitze im Bereichsende und der nächst benachbarten Spitze im Bereichsende oder, (ii) in Abwesenheit weiterer Spitzen im Bereichsende von Wasserstoff-bezogenen Dotierstoffen, innerhalb eines viertel Abstands von der ersten Spitze im Bereichsende zur zweiten Oberfläche (102), eine dritte Dotierstoffkonzentration in einem zweiten Abstand von der ersten Spitze im Bereichsende entlang der ersten vertikalen Richtung nicht mehr als 500% von einer vierten Dotierstoffkonzentration in einem zweiten Abstand von der ersten Spitze im Bereichsende entlang der zweiten vertikalen Richtung abweicht.
  20. Halbleitervorrichtung nach einem der Ansprüche 18 oder 19, wobei das Konzentrationsprofil der Wasserstoff-bezogenen Dotierstoffe entlang der vertikalen Achse mehr als eine Spitze im Bereichsende aufweist.
  21. Halbleitervorrichtung nach einem der Ansprüche 18 bis 20, wobei das n-dotierte Gebiet (121, 122, 125) eine Feldstoppzone (122) bildet, die direkt an eine Driftzone (121), welche einen pn-Übergang mit dem p-dotierten Gebiet (115) bildet, angrenzt, wobei eine effektive mittlere Dotierstoffkonzentration in der Driftzone (121) in einem Bereich von 1E12 cm–3 bis 1E17 cm–3 liegt.
  22. Halbleitervorrichtung nach Anspruch 21, wobei in einem Abschnitt des einkristallinen Halbleiterbereichs (100a), der sich von dem p-dotierten Gebiet (115) zur Spitze im Bereichsende oder einer nächstgelegenen Spitze mehrerer Spitzen im Bereichsende erstreckt, eine Dichte Wasserstoff-bezogener Donatoren stetig zur entsprechenden Spitze im Bereichsende zunimmt im Hinblick auf wenigstens ein Drittel eines Abstands zwischen dem ersten dotierten Gebiet (115) und der ersten Spitze im Bereichsende für einen Halbleiterbereich (100a) dicker als 100 μm und über wenigstens eine Hälfte des Abstands zwischen dem p-dotierten Gebiet (115) und der ersten Spitze im Bereichsende für einen Halbleiterbereich (100a) bis 100 μm Dicke.
  23. Halbleitervorrichtung nach Anspruch 21 oder 22, wobei das Konzentrationsprofil der Wasserstoff-bezogenen Dotierstoffe in der Feldstoppzone (122) mehr als eine Spitze im Bereichsende aufweist und Spitzenwerte der Spitzen im Bereichsende mit zunehmendem Abstand von der zweiten Oberfläche (102) abnehmen.
  24. Halbleitervorrichtung nach Anspruch 23, wobei wenigstens eine der Spitzen im Bereichsende von einer Nicht-Channeling-Implantation leichter Ionen herrührt.
  25. Halbleitervorrichtung nach einem der Ansprüche 23 und 24, wobei unter den Spitzen im Bereichsende eine Spitze im Bereichsende mit einem größten Abstand von der zweiten Oberfläche (102) von einer Channeling-Implantation leichter Ionen herrührt.
  26. Halbleitervorrichtung nach einem der Ansprüche 18 bis 20, wobei das n-dotierte Gebiet (121, 122, 125) wenigstens einen Bereich einer Driftzone (121) bildet, die Driftzone einen pn-Übergang mit dem p-dotierten Gebiet (115) bildet, wobei eine effektive mittlere Dotierstoffkonzentration in der Driftzone (121) in einem Bereich von 1E12 cm–3 bis 1E17 cm–3 liegt.
  27. Halbleitervorrichtung nach Anspruch 26, wobei das Konzentrationsprofil der Wasserstoff-bezogenen Dotierstoffe in der Driftzone (121) mehr als eine Spitze im Bereichsende in einem mittleren Bereich der Driftzone (121) in Bezug auf die vertikale Achse aufweist.
  28. Halbleitervorrichtung nach einem der Ansprüche 18 bis 27, wobei das Konzentrationsprofil der Wasserstoff-bezogenen Dotierstoffe entlang einer horizontalen Richtung parallel zur zweiten Oberfläche (102) variiert.
  29. Halbleitervorrichtung nach einem der Ansprüche 18 bis 20, wobei das n-dotierte Gebiet (121, 122, 125) ein Kanalstoppgebiet (125) in einem Randbereich (690) entlang einer lateralen Oberfläche (103) des Halbleiterbereichs (100) bildet, wobei das Kanalstoppgebiet (125) sich über wenigstens 50% eines Abstands zwischen der zweiten Oberfläche (102) und einer gegenüberliegenden ersten Oberfläche (101) erstreckt.
  30. Halbleitervorrichtung nach einem der Ansprüche 18 bis 29, wobei eine Konzentration von Wasserstoff-bezogenen Donatoren in einem Abstand zur zweiten Oberfläche (102), der wenigstens 150% eines Spitzenabstands zwischen der zweiten Oberfläche (102) und einer Spitze im Bereichsende der Wasserstoff-bezogenen Donatoren nächstgelegen zu einem pn-Übergang zwischen dem p-dotierten Gebiet (115) und dem n-dotierten Gebiet (121, 122, 125) wenigstens 150% einer Konzentration Wasserstoff-bezogener Donatoren am pn-Übergang beträgt.
DE102014117538.7A 2014-11-28 2014-11-28 Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung Pending DE102014117538A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014117538.7A DE102014117538A1 (de) 2014-11-28 2014-11-28 Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
US14/952,337 US9634086B2 (en) 2014-11-28 2015-11-25 Method of manufacturing semiconductor devices using light ion implantation and semiconductor device
CN201510840129.8A CN105655244B (zh) 2014-11-28 2015-11-27 使用轻离子注入制造半导体器件的方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014117538.7A DE102014117538A1 (de) 2014-11-28 2014-11-28 Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102014117538A1 true DE102014117538A1 (de) 2016-06-02

Family

ID=55968236

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117538.7A Pending DE102014117538A1 (de) 2014-11-28 2014-11-28 Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9634086B2 (de)
CN (1) CN105655244B (de)
DE (1) DE102014117538A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015117821A1 (de) * 2015-10-20 2017-04-20 Infineon Technologies Ag Ein Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312135B2 (en) * 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
CN107004723B (zh) 2015-06-17 2021-03-09 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107408581B (zh) 2015-09-16 2020-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法
DE112016001611B4 (de) 2015-09-16 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9941300B2 (en) * 2015-12-16 2018-04-10 Globalfoundries Inc. Structure and method for fully depleted silicon on insulator structure for threshold voltage modification
DE112018000050T5 (de) 2017-01-17 2019-02-28 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6835291B2 (ja) 2018-03-19 2021-02-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US20200105874A1 (en) 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
CN111886682A (zh) 2018-10-18 2020-11-03 富士电机株式会社 半导体装置及制造方法
WO2020100995A1 (ja) 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
WO2020100997A1 (ja) 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
DE102018129467A1 (de) * 2018-11-22 2020-05-28 Infineon Technologies Ag Verfahren zum herstellen eines halbleiterbauelements
JP7099550B2 (ja) 2018-12-28 2022-07-12 富士電機株式会社 半導体装置および製造方法
CN113544857B (zh) * 2019-09-11 2024-08-13 富士电机株式会社 半导体装置以及制造方法
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
DE102019135490A1 (de) 2019-12-20 2021-06-24 Infineon Technologies Ag Ionenstrahl-implantationsverfahren und halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3709741A (en) * 1970-09-09 1973-01-09 Bell Telephone Labor Inc Impurity patterns produced by ion implantation
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
CN103946983B (zh) * 2011-12-15 2017-05-31 富士电机株式会社 半导体装置和半导体装置的制造方法
JP5754545B2 (ja) * 2012-03-23 2015-07-29 富士電機株式会社 半導体装置および半導体装置の製造方法
US9105717B2 (en) * 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3709741A (en) * 1970-09-09 1973-01-09 Bell Telephone Labor Inc Impurity patterns produced by ion implantation
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015117821A1 (de) * 2015-10-20 2017-04-20 Infineon Technologies Ag Ein Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements
US9960044B2 (en) 2015-10-20 2018-05-01 Infineon Technologies Ag Semiconductor device and methods for forming a semiconductor device
US10615039B2 (en) 2015-10-20 2020-04-07 Infineon Technologies Ag Semiconductor device having a device doping region of an electrical device arrangement
DE102015117821B4 (de) 2015-10-20 2021-09-09 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements

Also Published As

Publication number Publication date
US9634086B2 (en) 2017-04-25
CN105655244A (zh) 2016-06-08
US20160172438A1 (en) 2016-06-16
CN105655244B (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102014019916B3 (de) Halbleitervorrichtung
DE102008024464B4 (de) Halbleitervorrichtung
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017128243B4 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102016122787B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016114264A1 (de) Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
DE102016112490A1 (de) Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE112021000055T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication