DE102014113989B4 - Verfahren zur Herstellung eines Bipolartransistors - Google Patents

Verfahren zur Herstellung eines Bipolartransistors Download PDF

Info

Publication number
DE102014113989B4
DE102014113989B4 DE102014113989.5A DE102014113989A DE102014113989B4 DE 102014113989 B4 DE102014113989 B4 DE 102014113989B4 DE 102014113989 A DE102014113989 A DE 102014113989A DE 102014113989 B4 DE102014113989 B4 DE 102014113989B4
Authority
DE
Germany
Prior art keywords
base
region
contact layer
forming
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014113989.5A
Other languages
English (en)
Other versions
DE102014113989A1 (de
Inventor
Armin Tilke
Dmitri Alex Tschumakow
Claus Dahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014113989.5A priority Critical patent/DE102014113989B4/de
Priority to US14/860,431 priority patent/US10032893B2/en
Publication of DE102014113989A1 publication Critical patent/DE102014113989A1/de
Priority to US16/017,495 priority patent/US10573730B2/en
Application granted granted Critical
Publication of DE102014113989B4 publication Critical patent/DE102014113989B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Abstract

Ein Verfahren zum Herstellen eines Bipolartransistors (BT), das Verfahren weist auf:Bereitstellen eines Halbleiterkörpers (1), der ein vergrabenes Kontaktgebiet (11) aufweist;Bilden einer Basiskontaktschicht (22) auf dem Halbleiterkörper (1), die Basiskontaktschicht (22) ist mit Dotierstoffen des ersten Dotierstofftyps dotiert;Bilden einer Isolationsschicht (70) auf der Basiskontaktschicht (22),Bilden einer Öffnung (80) durch die Isolationsschicht (70) und die Basiskontaktschicht (22), um eine Oberfläche (2) des Halbleiterkörpers (1) freizulegen;Bilden eines Kollektorgebiets (12), durch die Öffnung (80) hindurch, in einer ersten Halbleiterschicht (10'), die mit Dotierstoffatomen des zweiten Dotierstofftyps dotiert ist,Bilden eines Basisgebiets (20) auf dem Kollektorgebiet (12), wobei das Basisgebiet (20) mit Dotierstoffen des ersten Dotierstofftyps dotiert ist und seitlich an die Basiskontaktschicht (22) angrenzt;Bilden eines Emittergebiets (30), das mit Dotierstoffen des zweiten Dotierstofftyps dotiert ist, auf dem Basisgebiet (20).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft das Gebiet der Bipolartransistoren (BTs) wie z.B. Bipolartransistoren mit Heteroübergang (heterojunction bipolar transistors, HBTs). Insbesondere wird ein Verfahren zur Herstellung von Bipolartransistoren beschrieben.
  • HINTERGRUND
  • Bipolartransistoren sind im Allgemeinen aus zwei benachbarten pn-Übergängen aufgebaut, die dicht beieinander in einem Halbleiterkristall liegen. In verschiedenen Konfigurationen werden entweder zwei n-dotierte Regionen durch eine p-dotierte Region (Transistor vom npn-Typ) oder, alternativ, zwei p-dotierte Region durch eine n-dotierte Region (Transistor vom pnp-Typ) getrennt. Die drei dotierten Regionen werden im Allgemeinen als Emitter, Basis und Kollektor bezeichnet. Deshalb ist ein Bipolartransistor ein Bauelement mit drei Anschlüssen, das drei dotierte Regionen mit abwechselnden Dotierstofftypen ausweist. Die Publikation WO 2003/046948 A2 betrifft ein Verfahren zur Herstellung eines Bipolartransistors, wobei die Basis und das angrenzende Basisanschlussgebiet in einem Epitaxieschritt abgeschieden werden. Die Publikation US 2013/0313614A1 betrifft ebenfalls ein Verfahren zur Herstellung eines Bipolartransistors, bei dem die Basis und das angrenzende Basisanschlussgebiet in einem Epitaxieschritt abgeschieden werden. Die Publikation EP 04 184 21 A1 betrifft einen Bipolartransistor mit verringerter Basis-Kollektor-Kapazität. Das Basisanschlussgebiet ist dabei aus hochdotiertem Polysilizium ausgeführt.
  • Bipolartransistoren können wünschenswerte Eigenschaften zeigen, wie hohe Stromverstärkung (current gain) und hohe Grenzfrequenz (cut-off frequency) für Schaltungsanwendungen oder Mikrowellen- (HF-) Verstärkeranwendungen. Diese Eigenschaften machen Bipolartransistoren zu wichtigen Bestandteilen in Logikschaltungen, Kommunikationssystemen und Mikrowellenbauelementen. Wie bei anderen Arten von Halbleiterbauelementen gibt es eine wachsende Nachfrage für Bipolartransistoren, die hohe Betriebsfrequenzen und/oder Schaltgeschwindigkeiten aufweisen. Seit ihrer Erfindung im Jahre 1947 ist viel versucht worden, um dieser Nachfrage nachzukommen und die Leistung dieser Transistoren im Hinblick auf ihre Geschwindigkeit, Leistung und Frequenzeigenschaften zu verbessern. Diese Versuche konzentrierten sich darauf, Bauelemente besser passend für Hochfrequenzanwendungen, wie Mikrowellen- und Logikbauelemente zu machen. Eine spezielle Möglichkeit, dieser Nachfrage nach Transistoren mit hohen Grenzfrequenzen und hoher Stromverstärkung zu nachzukommen, besteht in einer Reduktion des externen Basiswiderstands (ebenfalls bezogen auf Basisverbindungswiderstand, base link resistance) sowie in einem niedrigen Leckstrom. Leckströme können auftreten, wenn Versetzungen (dislocations) von der Schnittstelle zwischen externer Basiskontaktschicht (beispielsweise polykristallinem Silizium) und internem Basisgebiet (monokristallinem Silizium) in den aktiven Bereich des Basisgebiets diffundieren. Um diese Diffusion von Versetzungen in den aktiven Bereich des Basisgebiets hinein zu vermeiden, sollte die Distanz zwischen dem aktiven Bereich des Basisgebiets und der erwähnten Schnittstelle nicht zu klein sein. Obwohl eine weitere Reduzierung dieser Distanz den Basisverbindungswiderstand reduzieren würde, brächte das auch einen ungewünschten Anstieg des Leckstroms mit sich. Deshalb gibt es einen Zielkonflikt beim Design der Geometrie eines Bipolartransistors.
  • ZUSAMMENFASSUNG
  • Ein Bipolartransistor wird beschrieben. Gemäß einem Aspekt der vorliegenden Erfindung weist der Bipolartransistor einen Halbleiterkörper auf, der ein Kollektorgebiet und ein, auf dem Kollektorgebiet angeordnetes Basisgebiet umfasst. Das Basisgebiet hat eine erste Kristallstruktur und ist zumindest teilweise mit Dotierstoffen eines ersten Dotierstofftyps dotiert. Das Kollektorgebiet ist seitlich durch eine Grabenisolation umschlossen und ist mit Dotierstoffen eines zweiten Dotierstofftyps dotiert. Der Transistor weist des Weiteren eine leitende Basiskontaktschicht auf, die das Basisgebiet seitlich umschließt, welches mit Dotierstoffen des ersten Dotierstofftyps dotiert ist, wobei die Dotierstoffkonzentration in dem Basisgebiet niedriger ist als in der Basiskontaktschicht. Die Basiskontaktschicht weist einen Abschnitt mit einer ersten Kristallstruktur und einen Abschnitt mit einer zweiten Kristallstruktur auf, wobei der Abschnitt mit der zweiten Kristallstruktur den Abschnitt mit der ersten Kristallstruktur seitlich umschließt. Der Transistor weist des Weiteren ein auf dem Basisgebiet angeordnetes Emittergebiet auf, wobei das Emittergebiet mit Dotierstoffen des zweiten Dotierstofftyps dotiert ist und einen pn-Übergang mit dem Basisgebiet bildet.
  • Des Weiteren wird ein Verfahren zur Herstellung eines Bipolartransistors offenbart. Das Verfahren umfasst - gemäß einem Ausführungsbeispiel - die Bereitstellung eines Halbleiterkörpers mit einer vergrabenen Kontaktschicht, das Bilden einer Basiskontaktschicht auf dem Halbleiterkörper, wobei die Basiskontaktschicht mit Dotierstoffen des ersten Dotierstofftyps dotiert ist, das Bilden einer Isolationsschicht auf der Basiskontaktschicht, das Bilden einer Öffnung durch die
    Isolationsschicht und die Basiskontaktschicht, um eine Oberfläche des Halbleiterkörpers freizulegen, und das Bilden eines Kollektorgebiets durch die Öffnung hindurch in eine erster ersten Halbleiterschicht, die mit Dotierstoffatomen des zweiten Dotierstofftyps dotiert ist. Das Verfahren umfasst weiter das bilden eines Basisgebiets auf dem Kollektorgebiet, wobei das Basisgebiet mit Dotierstoffen des ersten Dotierstofftyps dotiert ist und das Basisgebiet seitlich an die Basiskontaktschicht angrenzt. Ein Emittergebiet mit Dotierstoffen des zweiten Dotierstofftyps wird auf dem Basisgebiet gebildet, so dass die Abstandshalter (spacers) das Emittergebiet seitlich umschließen.
  • Figurenliste
  • Die Erfindung lässt sich mit Bezug auf die folgenden Zeichnungen und Beschreibungen besser verstehen. Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu; stattdessen liegt der Schwerpunkt auf der Veranschaulichung der Prinzipien der Erfindung. Des Weiteren bezeichnen in den Figuren gleiche Bezugszeichen korrespondierende Teile. In den Zeichnungen:
    • 1 zeigt ein Beispiel eines Bipolartransistors, welcher aufgrund eines herkömmlichen Bipolar- oder BICMOS-Herstellungsprozesses entsteht;
    • 2 zeigt ein Beispiel eines verbesserten Bipolartransistors, welches aufgrund des hier beschriebenen Bipolar- oder BICMOS-Herstellungsprozesses entsteht; und
    • 3A-3K beschreiben ein Beispiel eines Prozesses zur Herstellung eines in 2 gezeigten Bipolartransistors.
  • DETAILLIERTE BESCHREIBUNG
  • 1 zeigt eine Querschnittsansicht eines beispielhaften Bipolartransistors (bipolar transistor, BT), der unter Verwendung bekannter Bipolar- oder BICMOS-Technologien hergestellt werden kann. Der Transistor ist in einen Halbleiterkörper 1 integriert, der auch „Substrat“ genannt wird, und der durch einen Siliziumwafer und eine darauf angeordnete (optionale) Epitaxieschicht gebildet wird. Der Halbleiterkörper 1 umfasst ein erstes und ein zweites Halbleitergebiet 10 und 10', die mit Dotierstoffen eines ersten Dotierstofftyps dotiert sind; in dem vorliegenden Beispiel, wird ein p-dotiertes Siliziumsubtrat verwendet und deshalb sind die Halbleitergebiete 10 und 10' p-dotiert um einen Bipolartransistor vom Typ npn zu bilden. Ein verborgenes Kontaktgebiet 11 wird innerhalb des Halbleiterkörpers 1 vertikal zwischen den Halbleitergebieten 10 und 10' gebildet. Ein Kollektoranschluss (nicht dargestellt) ist elektrisch an das vergrabene Kontaktgebiet 11 angeschlossen, um das Kollektorgebiet 12 elektrisch zu kontaktieren, welches in dem zweiten Halbleitergebiet 10' des Halbleiterkörpers 1 angeordnet ist. Das Kollektorgebiet 12 ist oberhalb des vergrabenen Kontaktgebiets 11 (und daran angrenzend) und mit Dotierstoffen eines zweiten Dotierstofftyps dotiert (in dem vorliegenden Beispiel Dotierstoffe vom Typ n). Das Kollektorgebiet 12 kann als Kollektor des BT bezeichnet werden. Das zweite Halbleitergebiet 10' sowie auch das vergrabene Kontaktgebiet 11 können durch epitaktisches Abscheiden, Ionenimplantation oder Diffusion von Dotierstoffen gebildet werden.
  • Der Halbleiterkörper 1 kann auch eine tiefe Grabenisolation (deep trench isolation, DTI, nicht dargestellt) aufweisen zur Isolierung des Kontaktgebiets 11 von dem umgebenden Halbleiterkörper 1 in einer Querrichtung (lateral direction). Gräben 51 sind in dem Halbleiterkörper 1 angeordnet, um eine flache Grabenisolation (shallow trench isolation, STI) zu bilden. Im Querschnitt sind die flachen Gräben 51 (shallow trenches) so voneinander beabstandet, dass das beschriebene Kollektorgebiet 12 (in horizontaler Richtung) zwischen den Gräben 51 liegt und in das Halbleitergebiet 10' eingebettet ist. Die Gräben 51 sind zumindest teilweise mit einem isolierenden dielektrischen Material, wie zum Beispiel Siliziumoxid, gefüllt. In der Draufsicht (nicht gezeigt), kann der Graben 51 eine quadratische, eine hexagonale oder eine kreisförmige Struktur definieren. Auf dem Kollektorgebiet 12 ist ein Basisgebiet 20 so angeordnet, dass es an das Kollektorgebiet 12 angrenzt. Das Basisgebiet 20 ist (in einer horizontalen Richtung) breiter als das Kollektorgebiet 12 und ist seitlich durch das in oder auf den (flachen) Gräben 51 angeordnete Siliziumoxid begrenzt. Das Basisgebiet 20 ist ebenfalls mit Dotierstoffen eines ersten Dotierstofftyps dotiert (in dem vorliegenden Beispiel p-dotiert, um einen Transistor vom npn-Typ zu bilden). Das Basisgebiet 20 kann aus Silizium bestehen. Allerdings können auch andere Halbleitermaterialien eingesetzt werden, wie zum Beispiel SiGe, um einen Bipolartransistor mit Heteroübergang (heterojunction bipolar transistor, HBT) zu bilden. Die Dotierstoffkonzentration kann in dem Basisgebiet 20 inhomogen sein. In einer vertikalen Richtung kann die Dotierstoffkonzentration in dem Basisgebiet 20 ein Maximum aufweisen. Das Basisgebiet 20 wird häufig einfach als „Basis“ des BT bezeichnet. In dem vorliegenden Beispiel sind die obere Oberfläche des Basisgebiets 20 und die Oberfläche der Siliziumoxidschicht in oder auf den (flachen) Gräben 51 in der selben horizontalen Ebene angeordnet.
  • Die Basiskontaktschicht 22 ist auf den (gefüllten) Gräben 51 und dem Basisgebiet 20 abgeschieden. Beispielsweise kann polykristallines Silizium zum Herstellen der Basiskontaktschicht 22 verwendet werden. Die Basiskontaktschicht 22 ist so abgeschieden, dass sie nur einen Bereich der Oberfläche des Basisgebiets 20 bedeckt, um das Basisgebiet 20 an ihrem Rand (Schnittstelle A, siehe unten) elektrisch zu kontaktieren. Die Basiskontaktschicht 22 aus 1 hat die Funktion, einen externen Basisanschluss (nicht gezeigt) mit dem Basisgebiet 20 des BT elektrisch zu verbinden.
  • Auf dem Bereich der Oberfläche des Basisgebiets 20, der nicht durch die Basiskontaktschicht 22 bedeckt ist, werden isolierende Abstandhalter 40 gebildet. Die Abstandhalter 40 können aus zumindest einem isolierenden dielektrischen Material, beispielsweise Siliziumoxid oder -nitrid gebildet werden. Ein Emittergebiet 30 ist seitlich durch diese Abstandhalter 40 begrenzt. Das Emittergebiet 30 wird häufig als „Emitter“ des BT bezeichnet. Das Emittergebiet 30 ist mit Dotierstoffen des zweiten Dotierstofftyps dotiert (n-dotiert in dem vorliegenden Beispiel eines Transistors vom npn-Typ).
  • An der Schnittstelle A zwischen der Basiskontaktschicht 22 (niederohmig, polykristallines Silizium) und dem Basisgebiet 20 (monokristallines Silizium oder SiGe) können Versetzungen (dislocations) in dem Siliziumkristall auftreten, welche in den aktiven Bereich des Basisgebiets 20 hinein diffundieren können. Um die erwähnten Versetzungen zu reduzieren oder zu vermeiden, ist die Entfernung d1 zwischen der Schnittstelle A und dem aktiven Bereich des Basisgebiets vergleichsweise hoch, was einen dementsprechend hohen Basisverbindungswiderstand RB mit sich bringt.
  • Die beispielhafte Ausführungsform aus 2 ist ähnlich zu dem vorangegangenen Beispiel von 1. Jedoch ist die Schnittstelle zwischen dem Basisgebiet 20 und der Basiskontaktschicht 22 auf andere Weise implementiert, um den Basisverbindungswiderstand RB zu verbessern, ohne die Diffusion der Versetzungen in den aktiven Bereich des Basisgebiets 20 hinein zu erhöhen. Demnach liegen die Basiskontaktschicht 22 und das Basisgebiete 20 in derselben Ebene und verbinden (das heißt, elektrisch kontaktieren) einander über ihre jeweiligen vertikalen Seitenwände. Genauer gesagt umfasst die Basiskontaktschicht zwei Bereiche 22' und 22", die in ihrer Kristallstruktur unterschiedlich sind. Der äußere Bereich 22' der Basiskontaktschicht 22 hat eine polykristalline Struktur, wohingegen der innere Bereich 22" monokristallin ist. Diese Struktur der Basiskontaktschicht 22 liefert eine Schnittstelle B zwischen der Basiskontaktschicht 22 und dem monokristallinen Basisgebiet 20 ohne Versetzungen (oder nur eine vernachlässigbare Zahl an Versetzungen), welche in das Basisgebiet 20 hinein diffundieren könnten. Deshalb kann die Schnittstelle B näher am aktiven Bereich des Basisgebiets 20 sein als in dem vorhergehenden Beispiel (das heißt, der Abstand d1 ist kleiner), und der Basisverbindungswiderstand RB des Bauelements wird reduziert. Die verbleibenden Komponenten des Transistors aus 2 sind die selben wie in dem vorhergehenden Beispiel und werden deshalb nicht wiederholt. In einem Beispiel kann der Abstand d1 sogar auf null gesetzt sein, was bedeutet, dass der Abstandshalter (spacer) 40 weggelassen wird. In diesem Fall kann die Weite der Basis (in horizontaler Richtung) so reduziert werden, dass sie gleich der Weite des Kollektorgebiets 12 ist.
  • Nachstehend wird unter Bezugnahme auf die 3A bis 3K ein exemplarischer Herstellungsprozess zu Herstellung des BTs aus 2 beschrieben. Es versteht sich dass, in einer tatsächlichen Implementierung des Prozesses die Reihenfolge der Verfahrensschritte unterschiedlich zu der hier beschriebenen Reihenfolge sein kann. Des Weiteren können einige Schritte durch einen oder mehrere andere Schritte ersetzt werden, wobei ein im Wesentlichen gleiches Ergebnis erzielt wird.
  • Die weitere Beschreibung beginnt mit einem Halbleiterkörper 1, der, wie in 3A gezeigt, ein vergrabenes Kontaktgebiet 11 aufweist. Das vergrabene Kontaktgebiet 11 ist mit Dotierstoffen des zweiten Dotierstofftyps (beispielsweise vom n-Typ) dotiert. Der umgebende Halbleiterkörper 1, das heißt die erste Halbleiterschicht 10 und die zweite Halbleiterschicht 10', sind mit Dotierstoffen des ersten Dotierstofftyps (beispielsweise vom p-Typ) dotiert. Verfahren zum Herstellen solcher Halbleiterkörper mit vergrabenen Kontaktgebieten und optionalen tiefen Grabenisolationen (deep trench isolations, DTI) sind an sich bekannt und werden hier deshalb nicht detaillierter beschrieben.
  • 3B illustriert den Halbleiterkörper aus 3A mit zusätzlichen flachen Gräben (shallow trench), die in dem Halbleiterkörper 1, insbesondere in der ersten Halbleiterschicht 10' gebildeten sind. Die Gräben 51 sind zumindest teilweise mit Isolationsmaterial (zum Beispiel Siliziumoxid) gefüllt, um eine sogenannte flache Grabenisolation (shallow trench isolation, STI) zu bilden. In dem vorliegenden Beispiel von 3B, besitzen die flachen Gräben 51 bestimmte Zwischenräume (spacing). Zumindest ein Teil jenes Bereichs der Halbleiterschicht 10', der sich zwischen den flachen Gräben 51 befindet, wird später als Kollektorgebiet 12 des BT dienen (siehe 3G).
  • Wie aus 3C ersichtlich, wird nach der Bildung der flachen Gräben 51 auf die Oberfläche des Halbleiterkörpers (das heißt auf die Halbleiterschicht 10' und auf die STI) eine Basiskontaktschicht 22 abgeschieden. Die Basiskontaktschicht 22 kann beispielsweise durch nicht-selektives, epitaktisches Abscheiden von Silizium gebildet werden. Bei Verwendung von Epitaxie ist die Kristallstruktur des abgeschiedenen Siliziums auf der STI (polykristallin 22') anders als auf der ersten Halbleiterschicht 10' (monokristallin 22"). Eine andere Möglichkeit kann Abscheiden von amorphem Silizium sein, welches eine monokristalline Struktur auf der ersten (monokristallinen) Halbleiterschicht 10' ergibt und amorphes Silizium auf der STI, welches später (in einem weiteren Prozessschritt) durch einen geeigneten Glühofen-Prozess (furnace annealing processs) in große polykristalline Körner rekristallisiert werden kann (um den Basisverbindungswiderstand zu verringern). Die polykristalline Struktur 22' (bzw. die amorphe Struktur) der Basiskontaktschicht 22 ist durch die Schraffur gekennzeichnet.
  • Wie in 3D dargestellt kann anschließend die Basiskontaktschicht 22 beispielsweise mittels Ionenimplantation dotiert werden. Als Ergebnis ist die Basiskontaktschicht hoch dotiert mit Dotierstoffen des ersten Dotierstofftyps (mit einer Dotierstoffkonzentration von bis zu 1021 cm-3) und hat folglich einen niedrigen elektrischen Widerstand. Die Implantation von Dotierstoffen ist eine oberflächliche flache Hochdosis-Implantation (shallow high dose implantation). Die oberflächliche Implantation der Dotierstoffe ist notwendig um sicher zu stellen, dass keine Dotierstoffatome in darunterliegende erste und zweite Halbleiterschichte 10', 10, sowie in die vergrabene Kontaktschicht 11 implantiert werden. Es sei jedoch angemerkt, dass die hohe Konzentration an Dotierstoffen auch durch andere Techniken erreicht werden kann wie z.B. Dotierstoffdiffusion (Diffusionsdotieren), Plasmadotieren (PLAD) oder ähnliche Techniken.
  • Im nächsten, in 3E gezeigten Prozessschritt wird eine Isolationsschicht 70 auf der Basiskontaktschicht 22 abgeschieden. Die Isolationsschicht 70 kann dielektrisches isolierendes Material wie beispielsweise Tetraethylorthosilicat (TEOS) oder Nitrid aufweisen.
  • 3F zeigt den nächsten Prozessschritt. Es wird eine Öffnung 80 gebildet, die sich vertikal durch die Isolationsschicht 70 und die Basiskontaktschicht 22 erstreckt, um die Oberfläche des darunter liegenden Halbleiterkörpers 1, das heißt die erste Halbleiterschicht 10', freizulegen. In einer horizontalen Richtung, ist die Breite der Öffnung 80 schmaler als der Abstand zwischen den flachen Gräben 51. Folglich verbleiben Teile des monokristallinen Bereichs 22' der Basiskontaktschicht 22 unter der Isolationsschicht 70. Die horizontale Dicke t der verbleibenden monokristallinen Abschnitte 22" kann so gewählt werden, dass Versetzungen, welche an der polykristallin/monokristallin-Schnittstelle (zwischen den Bereichen 22' und 22" der Schicht 22) auftreten können, nicht durch die vollständige Dicke der monokristallinen Abschnitte 22" der Schicht 22 hindurch diffundieren können. Das Bilden der Öffnung 80 umfasst das Entfernen der (TEOS- oder Nitrid-) Isolationsschicht und Teile des darunter liegenden monokristallinen Bereichs 22" der Basiskontaktschicht 22 unter Verwendung von beispielsweise Trockenätzen (dry etching). Die freigelegte Oberfläche des Halbleiterkörpers 1 wird dann einer Nass-Vorbehandlung unterzogen, um die Oberfläche zu glätten. Dabei wird die Oberfläche einer chemischen Oxidation unterzogen mit nachfolgender Oxidentfernung, um Ätzbeschädigungen zu entfernen, die durch den vorangegangenen Trockenätzprozess entstanden sind. Die Ätzbeschädigungen können auch mittels anderer Techniken entfernt (geglättet) werden wie z.B. Trockenätzen oder dünne thermische Oxidation (thin thermal oxidation).
  • 3G zeigt die Bildung des Kollektorgebiets 12. Demnach wird das Kollektorgebiet 12 mittels Ionenimplantation von Dotierstoffen durch die Öffnung 80 hindurch in der ersten Halbleiterschicht 10' des Halbleiterkörpers 1 gebildet. Die Dotierstoffe, die zur Bildung des Kollektorgebiets 12 verwendet werden, sind vom zweiten Dotierstofftyp (Dotierstoffkonzentration z.B. 1017 cm-3 und 1019 cm-3). Um die Dotierstoffkonzentration auf die Mitte der Öffnung 80 zu begrenzen (das heißt, auf das angestrebte „aktiven Gebiet“ des BT) und um die monokristalline Basiskontaktschicht 22" zu schützen, können optional zwei Abstandhalter 41 (spacer) an den Seitenwänden der Öffnung 80 gebildet werden. Diese Abstandhalter 41 grenzen an die Seitenwände der Isolationsschicht 70 und die Basiskontaktschicht 22" an und bilden eine Maske für die Implantation, wodurch nur jener Bereich des Halbleiterkörpers freigelegt wird, der später das Kollektorgebiet 12 darstellt. Die Dicke der einzelnen Abstandhalter 41 bestimmt die Breite w des Implantationsfensters und folglich die Breite des aktiven Gebiets des BT. Jedoch kann die tatsächliche Breite des Kollektorgebiets etwas breiter als die Breite w sein, aufgrund Diffusion der Dotierstoffe während der nachfolgenden Prozessschritte. Als ein Ergebnis ist das Kollektorgebiet 12 seitlich umschlossen durch den verbleibenden Bereich Abschnitt der ersten Halbleiterschicht 10'. Nach dem Ionenimplantationsschritt 61 können die Abstandhalter 41 entfernt werden.
  • In einem nachfolgenden Schritt, der in 3H gezeigt ist, wird die Basisschicht 20 auf dem Kollektorgebiet 12 und der ersten Halbleiterschicht 10' gebildet, welche das Kollektorgebiet seitlich umschließt. Das Basisgebiet 20 wird derart gebildet, dass seine Seitenwände an die Seitenwände der monokristallinen Basiskontaktschicht 22" angrenzen und einen elektrischen Kontakt bilden. Das Basisgebiet 20 kann durch selektives epitaktisches Aufwachsen wachsen. Das hat eine monokristalline Struktur des Basisgebiets 20. Diese Schnittstelle ist selbstausgerichtet (self-aligned) an der monokristallinen Struktur und hat folglich keine Versetzungen, welche in das Basisgebiet hinein diffundieren können und die Performanz des Bauelementes schwächen können. Dieses Basisgebiet 20 ist mit einer vertikalen Dicke gebildet, die der vertikalen Dicke der Basiskontaktschicht 22 entspricht. Dieses Basisgebiet 20 kann so ausgebildet sein, dass es mit Dotierstoffen des ersten Dotierstofftyps dotiert wird (Dotierstoffkonzentration z.B. zwischen 1018 cm-3 und 1020 cm-3). Jedoch ist die Dotierstoffkonzentration signifikant niedriger, als in der Basiskontaktschicht 22. Wie oben erwähnt, ist eine Vorbehandlung der Oberfläche des Halbleiterkörpers 1 (der Oberfläche der ersten Halbleiterschicht 10') sinnvoll, um Ätzbeschädigungen aufgrund des vorangegangenen Trockenätzprozess zu entfernen. So eine Vorbehandlung kann beispielsweise HCl-Prebaking, chemische Oxidation und Oxidentfernung umfassen.
  • Anschließend werden, wie in 3I gezeigt, elektrisch isolierende Abstandhalter 40 (spacers) innerhalb der Öffnung 80 auf der Oberfläche des Basisgebiets 20 derart gebildet, dass eine Seitenwand eines jeden Abstandhalters 40 an eine korrespondierende Seitenwand der Isolationsschicht 70 angrenzt. Die Abstandhalter 40 sind seitlich (horizontal) voneinander beabstandet, so dass ein Bereich der Oberfläche des Basisgebiets 20 freigelegt bleibt. Die Abstandhalter 40 können eine L-förmigen Querschnitt aufweisen. Die Abstandhalter können zum Beispiel wie die Isolationsschicht 70 aus TEOS, aus Siliziumoxid oder Siliziumnitrid hergestellt sein. Gemäß einem alternativen Beispiel können die Abstandhalter 40 auch weggelassen werden, um einen sehr kurzen Abstand d1 (d1 von ungefähr null) und folglich einen sehr geringen Basiswiderstand sicherzustellen.
  • 3J illustriert das Abscheiden des Emittergebiets 30 auf dem Basisgebiet 20. Das Halbleitermaterial, welches das Emittergebiet 30 bildet, wird abgeschieden, um die Öffnung 80 zumindest teilweise zu füllen und das Basisgebiet 20 abzudecken, um einen pn-Übergang zwischen dem Basisgebiet 20 und dem Emittergebiet 30 (d.h., die Basis-Emitter-Diode) zu bilden. Wie in 3J gezeigt kann das Emittergebiet 30 auch einen Bereich der Isolationsschicht 70 bedecken. Das Emittergebiet 30 ist mit Dotierstoffen des zweiten Dotierstofftyps dotiert (d.h. im vorliegenden Beispiel des n-Typs). In einem letzten Schritt, der in 3K gezeigt ist, wird die Isolationsschicht 70 zumindest teilweise entfernt, um nur die polykristalline Basiskontaktschicht 22' freizulegen und eine Kontaktierung der Basiskontaktschicht 22 in einem späteren Prozessschritt zu erlauben.

Claims (7)

  1. Ein Verfahren zum Herstellen eines Bipolartransistors (BT), das Verfahren weist auf: Bereitstellen eines Halbleiterkörpers (1), der ein vergrabenes Kontaktgebiet (11) aufweist; Bilden einer Basiskontaktschicht (22) auf dem Halbleiterkörper (1), die Basiskontaktschicht (22) ist mit Dotierstoffen des ersten Dotierstofftyps dotiert; Bilden einer Isolationsschicht (70) auf der Basiskontaktschicht (22), Bilden einer Öffnung (80) durch die Isolationsschicht (70) und die Basiskontaktschicht (22), um eine Oberfläche (2) des Halbleiterkörpers (1) freizulegen; Bilden eines Kollektorgebiets (12), durch die Öffnung (80) hindurch, in einer ersten Halbleiterschicht (10'), die mit Dotierstoffatomen des zweiten Dotierstofftyps dotiert ist, Bilden eines Basisgebiets (20) auf dem Kollektorgebiet (12), wobei das Basisgebiet (20) mit Dotierstoffen des ersten Dotierstofftyps dotiert ist und seitlich an die Basiskontaktschicht (22) angrenzt; Bilden eines Emittergebiets (30), das mit Dotierstoffen des zweiten Dotierstofftyps dotiert ist, auf dem Basisgebiet (20).
  2. Das Verfahren nach Anspruch 1, das weiter aufweist: Bilden isolierender Abstandshalter (40) auf dem Basisgebiet (20), wobei das Emittergebiet auf dem Basisgebiet (20) gebildet wird, so dass die Abstandshalter (40) das Emittergebiet (30) seitlich umschließen.
  3. Das Verfahren nach Anspruch 1 oder 2, wobei das Verfahren vor dem Bilden der Basiskontaktschicht (22) aufweist: Bilden von zumindest zwei Gräben auf der Oberfläche des Halbleiterkörpers (1) die in lateraler Richtung voneinander beabstandet sind; zumindest teilweises Füllen der Gräben mit Isoliermaterial.
  4. Das Verfahren nach einem der Ansprüche 1 bis 3, wobei die Basiskontaktschicht (22) auf der ersten Halbleiterschicht und den Isolationsgräben gebildet wird.
  5. Das Verfahren nach einem der Ansprüche 1 bis 4, wobei die Basiskontaktschicht (22) so gebildet wird, dass die Seitenwände der Basiskontaktschicht (22) and die Seitenwände des Basisgebiets (20) angrenzen.
  6. Das Verfahren nach einem der Ansprüche 1 bis 5, bei dem das Basisgebiet (20) auf dem Kollektorgebiet (12) so gebildet wird, dass es durch die Basiskontaktschicht (22) elektrisch kontaktiert wird und einen pn-Übergang mit dem Kollektorgebiet (12) bildet.
  7. Das Verfahren nach einem der Ansprüche 1 bis 6, wobei das Verfahren, vor dem Bilden des Kollektorgebiets (12), das Herstellen isolierender Abstandhalter (41) in den Öffnungen (80) aufweist.
DE102014113989.5A 2014-09-26 2014-09-26 Verfahren zur Herstellung eines Bipolartransistors Active DE102014113989B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014113989.5A DE102014113989B4 (de) 2014-09-26 2014-09-26 Verfahren zur Herstellung eines Bipolartransistors
US14/860,431 US10032893B2 (en) 2014-09-26 2015-09-21 Bipolar transistor
US16/017,495 US10573730B2 (en) 2014-09-26 2018-06-25 Bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014113989.5A DE102014113989B4 (de) 2014-09-26 2014-09-26 Verfahren zur Herstellung eines Bipolartransistors

Publications (2)

Publication Number Publication Date
DE102014113989A1 DE102014113989A1 (de) 2016-03-31
DE102014113989B4 true DE102014113989B4 (de) 2020-06-04

Family

ID=55485562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014113989.5A Active DE102014113989B4 (de) 2014-09-26 2014-09-26 Verfahren zur Herstellung eines Bipolartransistors

Country Status (2)

Country Link
US (2) US10032893B2 (de)
DE (1) DE102014113989B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014113989B4 (de) * 2014-09-26 2020-06-04 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
DE102015204411B4 (de) * 2015-03-11 2020-11-05 Infineon Technologies Dresden Gmbh Transistor und Verfahren zur Herstellung eines Transistors
US9786770B1 (en) * 2016-10-06 2017-10-10 Nxp Usa, Inc. Semiconductor device structure with non planar slide wall
US10593771B2 (en) * 2017-12-11 2020-03-17 International Business Machines Corporation Vertical fin-type bipolar junction transistor with self-aligned base contact
FR3087048B1 (fr) * 2018-10-08 2021-11-12 St Microelectronics Sa Transistor bipolaire
FR3099849B1 (fr) * 2019-08-09 2021-08-27 St Microelectronics Tours Sas Dispositif de protection
US11276752B2 (en) 2019-08-19 2022-03-15 Stmicroelectronics (Crolles 2) Sas Method for forming a device comprising a bipolar transistor
US11355581B2 (en) 2019-08-19 2022-06-07 Stmicroelectronics (Crolles 2) Sas Device comprising a transistor
US11563084B2 (en) * 2019-10-01 2023-01-24 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor
US11355585B2 (en) 2019-10-01 2022-06-07 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor
US11404540B2 (en) 2019-10-01 2022-08-02 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor
US11777018B2 (en) * 2020-11-19 2023-10-03 Ideal Power Inc. Layout to reduce current crowding at endpoints

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418421A1 (de) 1989-09-22 1991-03-27 Siemens Aktiengesellschaft Bipolartransistor mit verminderter Basis/Kollektor-Kapazität und Verfahren zu dessen Herstellung
WO2003046948A2 (de) 2001-11-30 2003-06-05 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Bipolare halbleitervorrichtung und verfahren zu ihrer herstellung
US20130313614A1 (en) 2012-05-22 2013-11-28 Tsinghua University METAL SILICIDE SELF-ALIGNED SiGe HETEROJUNCTION BIPOLAR TRANSISTOR AND METHOD OF FORMING THE SAME

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869854B2 (en) * 2002-07-18 2005-03-22 International Business Machines Corporation Diffused extrinsic base and method for fabrication
US7037798B2 (en) * 2004-01-09 2006-05-02 International Business Machines Corporation Bipolar transistor structure with self-aligned raised extrinsic base and methods
DE102004021240B4 (de) * 2004-04-30 2008-07-31 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiter-Schaltungsanordnung in BiCMOS-Technologie
US8409959B2 (en) * 2007-03-13 2013-04-02 Micron Technology, Inc. Vertically base-connected bipolar transistor
US7598539B2 (en) * 2007-06-01 2009-10-06 Infineon Technologies Ag Heterojunction bipolar transistor and method for making same
DE102009001552A1 (de) * 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt
US8810005B1 (en) * 2013-03-01 2014-08-19 International Business Machines Corporation Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region
US8946861B2 (en) * 2013-06-11 2015-02-03 International Business Machines Corporation Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region
DE102014113989B4 (de) 2014-09-26 2020-06-04 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418421A1 (de) 1989-09-22 1991-03-27 Siemens Aktiengesellschaft Bipolartransistor mit verminderter Basis/Kollektor-Kapazität und Verfahren zu dessen Herstellung
WO2003046948A2 (de) 2001-11-30 2003-06-05 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Bipolare halbleitervorrichtung und verfahren zu ihrer herstellung
US20130313614A1 (en) 2012-05-22 2013-11-28 Tsinghua University METAL SILICIDE SELF-ALIGNED SiGe HETEROJUNCTION BIPOLAR TRANSISTOR AND METHOD OF FORMING THE SAME

Also Published As

Publication number Publication date
US10573730B2 (en) 2020-02-25
US20160093722A1 (en) 2016-03-31
US20180308961A1 (en) 2018-10-25
DE102014113989A1 (de) 2016-03-31
US10032893B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
DE102014113989B4 (de) Verfahren zur Herstellung eines Bipolartransistors
DE102015108832B4 (de) Verfahren zum Herstellen einer bipolaren Transistorstruktur
DE112011101373B4 (de) Verfahren zur bildung einer bipolaren transistorstruktur
EP1825504B1 (de) Vertikaler bipolartransistor
DE102015105943A1 (de) Bipolarer Transistor
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
DE102016207536B4 (de) Verfahren zum Herstellen eines Bipolartransistors
EP1454359B1 (de) Bipolare halbleitervorrichtung und verfahren zu ihrer herstellung
DE69637500T2 (de) Bipolartransistor mit epitaxialer Basis und Verfahren zur Herstellung
DE10138648A1 (de) Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors
WO2003046947A2 (de) Bipolar transistor
EP1611615A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
EP1436842A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
EP1726038A1 (de) Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss
EP1153437B1 (de) Bipolartransistor und verfahren zu seiner herstellung
WO2004049452A1 (de) Transistor mit niederohmigem basisanschluss
DE102021133038A1 (de) Bipolartransistoren mit einer umwickelnden Basisschicht
DE102022123291A1 (de) Dotierungsprofilsteuerung in heteroübergang-bipolartransistor (hbt)
DE102023114052A1 (de) Thyristor in Silicon-on-Insulator-Technologie
DE102023119744A1 (de) Strukturen für eine vertikale Varaktordiode und entsprechende Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029732000

Ipc: H01L0021331000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R084 Declaration of willingness to licence