JPH04152533A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04152533A JPH04152533A JP27869590A JP27869590A JPH04152533A JP H04152533 A JPH04152533 A JP H04152533A JP 27869590 A JP27869590 A JP 27869590A JP 27869590 A JP27869590 A JP 27869590A JP H04152533 A JPH04152533 A JP H04152533A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter region
- emitter
- region
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 230000003321 amplification Effects 0.000 abstract description 14
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高周波用のバイポーラトランジスタから構成
される半導体装置に利用する。
される半導体装置に利用する。
本発明は、エミッタ領域上に形成されたエミッタ電極引
出し用の多結晶シリコン層を含むバイポーラトランジス
タから構成された半導体装置において、 エミッタ領域と多結晶シリコン層との間に窒化シリコン
膜を形成することにより、 高い電流増幅率が得られ、かつエミッタ領域上に選択的
に多結晶シリコン層を形成できるようにしたものである
。
出し用の多結晶シリコン層を含むバイポーラトランジス
タから構成された半導体装置において、 エミッタ領域と多結晶シリコン層との間に窒化シリコン
膜を形成することにより、 高い電流増幅率が得られ、かつエミッタ領域上に選択的
に多結晶シリコン層を形成できるようにしたものである
。
トランジスタの高周波特性を向上させるために、ベース
の不純物濃度を高くしてベース幅を狭くする方法がとら
れているが、このとき、電流増幅率の低下が問題となる
。従来技術では、エミッタ領域上に多結晶シリコン層を
形成し、エミッタ注入効率を上げることでこの問題を解
決してきた。
の不純物濃度を高くしてベース幅を狭くする方法がとら
れているが、このとき、電流増幅率の低下が問題となる
。従来技術では、エミッタ領域上に多結晶シリコン層を
形成し、エミッタ注入効率を上げることでこの問題を解
決してきた。
第２図は第一従来例のバイポーラトランジスタを示す模
式的断面図である。
式的断面図である。
Ｐ−型シリコン基板１のＬにＮ゛型埋込層２を有し、さ
らにＰ＋型埋込層３を有し、さらにＮ型エピタキシャル
層４を有し、素子分離酸化膜５を有する。さらに酸化シ
リコン膜６、Ｐ゛型多結晶シリコン層７、＄よび酸化シ
リコン膜８を有しＮ゛型コレクタ取出し領域９、Ｐ゛梨
型外ベース領域１Ｇ、Ｐ型真性ベース領域１１、Ｎ＋型
エミッタ領域Ｉ２を有し、さらにＮ゛多結晶シリコン層
１３およびＡβ電極１４を有する。
らにＰ＋型埋込層３を有し、さらにＮ型エピタキシャル
層４を有し、素子分離酸化膜５を有する。さらに酸化シ
リコン膜６、Ｐ゛型多結晶シリコン層７、＄よび酸化シ
リコン膜８を有しＮ゛型コレクタ取出し領域９、Ｐ゛梨
型外ベース領域１Ｇ、Ｐ型真性ベース領域１１、Ｎ＋型
エミッタ領域Ｉ２を有し、さらにＮ゛多結晶シリコン層
１３およびＡβ電極１４を有する。
さらに電流増幅率を向上させる方法として、エミッタと
多結晶シリコン層との間に薄い酸化シリコン膜を形成す
る方法が知られている。第３図はこの方法を用いた第二
従来例のトランジスタの模式的断面図である。参照番号
１から１４までは第２図と同じであり、Ｎ４型エミツタ
領域１２とＮ゛型多結晶シリコン層１３との間に薄い酸
化シリコン膜１５を有している。
多結晶シリコン層との間に薄い酸化シリコン膜を形成す
る方法が知られている。第３図はこの方法を用いた第二
従来例のトランジスタの模式的断面図である。参照番号
１から１４までは第２図と同じであり、Ｎ４型エミツタ
領域１２とＮ゛型多結晶シリコン層１３との間に薄い酸
化シリコン膜１５を有している。
従来のエミッタ領域上に多結晶シリコン層を有する第一
従来例の構造では、ベース領域の不純物濃度を高くして
ベース幅を狭くすると十分な電流増幅率を得ることはで
きないため、さらにベース幅を狭くして高速動作を行わ
せるということができない欠点があった。
従来例の構造では、ベース領域の不純物濃度を高くして
ベース幅を狭くすると十分な電流増幅率を得ることはで
きないため、さらにベース幅を狭くして高速動作を行わ
せるということができない欠点があった。
また、エミッタ領域と多結晶シリコン層との間に薄い酸
化シリコン膜を有する第二従来例の構造では、電流増幅
率は向上するけれども、エミッタ領域上だけでなく全面
に酸化シリコン膜が露出しているため、エミッタ領域上
だけに選択的に多結晶シリコン層を成長させることが回
能である欠点があった。このエミッタ領域上の多結晶シ
リコン層の選択成長は微細化エミッタのエミッタ抵抗の
低減のために不可欠であり、電流増幅率の向上と同時に
解決しなければならない課題である。
化シリコン膜を有する第二従来例の構造では、電流増幅
率は向上するけれども、エミッタ領域上だけでなく全面
に酸化シリコン膜が露出しているため、エミッタ領域上
だけに選択的に多結晶シリコン層を成長させることが回
能である欠点があった。このエミッタ領域上の多結晶シ
リコン層の選択成長は微細化エミッタのエミッタ抵抗の
低減のために不可欠であり、電流増幅率の向上と同時に
解決しなければならない課題である。
本発明の目的は、前記の欠点を除去することにより、高
い電流増幅率が得られ、かつエミッタ領域上に選択的に
多結晶シリコン層を形成できる、バイポーラトランジス
タから構成される半導体装置を提供することにある。
い電流増幅率が得られ、かつエミッタ領域上に選択的に
多結晶シリコン層を形成できる、バイポーラトランジス
タから構成される半導体装置を提供することにある。
本発明は、エミッタ領域上に形成されたエミッタ電極引
出し用の多結晶シリコン層を含むバイポーラトランジス
タから構成された半導体装置において、前記エミッタ領
域と前記多結晶シリコン層との間に形成された窒化シリ
コン膜を含むことを特徴とする。
出し用の多結晶シリコン層を含むバイポーラトランジス
タから構成された半導体装置において、前記エミッタ領
域と前記多結晶シリコン層との間に形成された窒化シリ
コン膜を含むことを特徴とする。
また、本発明は、前記窒化シリコン膜の厚さは５〜５０
オングストロームであることができる。
オングストロームであることができる。
エミッタ領域上には窒化シリコン膜が形成されているの
で、多結晶シリコン層の影響をなくし、ベース領域の不
純物忘よびベース幅の制御ができるので、十分に高い電
流増幅率を得ることができる。なお、この窒化シリコン
膜の厚さは実験結果によれば５〜５０八が好適で、５０
人よりも厚くなるとかえって電流増幅率は低下する。
で、多結晶シリコン層の影響をなくし、ベース領域の不
純物忘よびベース幅の制御ができるので、十分に高い電
流増幅率を得ることができる。なお、この窒化シリコン
膜の厚さは実験結果によれば５〜５０八が好適で、５０
人よりも厚くなるとかえって電流増幅率は低下する。
また、この窒化シリコン膜上のみに多結晶シリコン層を
形成することが必要であるが、これは窒化シリコン層以
外を酸化シリコン膜で覆い、窒化膜を成長させると、窒
化シリコンの成長速度が酸化シリコンの成長速度よりも
大であるために、選択的に容易に窒化シリコン膜上にの
み多結晶シリコン層を形成することができる。
形成することが必要であるが、これは窒化シリコン層以
外を酸化シリコン膜で覆い、窒化膜を成長させると、窒
化シリコンの成長速度が酸化シリコンの成長速度よりも
大であるために、選択的に容易に窒化シリコン膜上にの
み多結晶シリコン層を形成することができる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す模式的断面図で、ＮＰ
Ｎトランジスタの場合を示す。
Ｎトランジスタの場合を示す。
本実施例は、Ｐ−型シリコン基板１上にＮ゛型埋込層２
およびＰ゛型埋込層３が形成され、その上にＮ−型エピ
タキシャル層４が形成され、素子分離酸化膜５が形成さ
れる。さらに、酸化シリコン膜６および８、Ｐ゛多結晶
シリコン層７、Ｎ゛コレクタ取出領域９、Ｐ゛梨型外ベ
ース領域１０、Ｐ型真性ベース領域１１、ならびにＮ゛
型エミッタ領域１２が形成される。さらに、Ｎ゛型エミ
ッタ領域１２上に窒化シリコン膜１６およびＮ゛型多結
晶シリコン層１３が形成される。そして、Ｎ゛型多結晶
シリコン層１３およびＰ゛型多結晶シリコン層７上にＡ
β電極１４が形成される。
およびＰ゛型埋込層３が形成され、その上にＮ−型エピ
タキシャル層４が形成され、素子分離酸化膜５が形成さ
れる。さらに、酸化シリコン膜６および８、Ｐ゛多結晶
シリコン層７、Ｎ゛コレクタ取出領域９、Ｐ゛梨型外ベ
ース領域１０、Ｐ型真性ベース領域１１、ならびにＮ゛
型エミッタ領域１２が形成される。さらに、Ｎ゛型エミ
ッタ領域１２上に窒化シリコン膜１６およびＮ゛型多結
晶シリコン層１３が形成される。そして、Ｎ゛型多結晶
シリコン層１３およびＰ゛型多結晶シリコン層７上にＡ
β電極１４が形成される。
本発明の特徴は、第１図において薄い窒化シリコン膜１
６を設けたことにある。
６を設けたことにある。
この薄い窒化シリコン膜１６は５人から５０人の厚さが
適当であり、窒化シリコン膜１６のない従来の場合と比
較して、約３〜５倍の高い電流増幅率を得ることができ
る。また、窒化シリコン膜１６の厚さをこれ以上厚くす
ると電流増幅率は低下し、効果がない。
適当であり、窒化シリコン膜１６のない従来の場合と比
較して、約３〜５倍の高い電流増幅率を得ることができ
る。また、窒化シリコン膜１６の厚さをこれ以上厚くす
ると電流増幅率は低下し、効果がない。
この実施例においては、エミッタ開口部以外は酸化シリ
コン膜８でおおわれているため、窒化シリコン膜の成長
条件が単結晶シリコンと酸化シリコン膜とで異なること
を利用して、薄い窒化シリコン膜１６をＮ゛゛エミッタ
領域１２上にのみ選択成長させることができる。さらに
、窒化シリコン膜と酸化シリコン膜とで多結晶シリコン
の成長条件が異なることを利用して、窒化シリコン膜１
６上にのみＮ゛゛多結晶シリコン層１３を選択成長する
ことが可能である。この技術により、微細化したエミッ
タの抵抗を低減することができる。
コン膜８でおおわれているため、窒化シリコン膜の成長
条件が単結晶シリコンと酸化シリコン膜とで異なること
を利用して、薄い窒化シリコン膜１６をＮ゛゛エミッタ
領域１２上にのみ選択成長させることができる。さらに
、窒化シリコン膜と酸化シリコン膜とで多結晶シリコン
の成長条件が異なることを利用して、窒化シリコン膜１
６上にのみＮ゛゛多結晶シリコン層１３を選択成長する
ことが可能である。この技術により、微細化したエミッ
タの抵抗を低減することができる。
以上、本発明により、高い電流増幅率を得ることと、エ
ミッタ領域上に選択的に多結晶シリコン層を成長するこ
とが可能となった。
ミッタ領域上に選択的に多結晶シリコン層を成長するこ
とが可能となった。
なお、本実施例では半導体装置としてＮＰＮトランジス
タを取り上げたけれども、第一導電型をＮ型、第二導電
型をＰ型とすることで、ＰＮＰ トランジスタにも同様
に適用できる。また、各半導体領域の形状も本実施例に
限定されるものではない。
タを取り上げたけれども、第一導電型をＮ型、第二導電
型をＰ型とすることで、ＰＮＰ トランジスタにも同様
に適用できる。また、各半導体領域の形状も本実施例に
限定されるものではない。
以上説明したように、本発明は、エミッタ領域とエミッ
タ領域上の多結晶シリコン層との間に薄い窒化シリコン
膜を形成することにより、窒化シリコン膜がない場合と
比べて電流増幅率を３〜５倍程度向上させることができ
る効果を有する。
タ領域上の多結晶シリコン層との間に薄い窒化シリコン
膜を形成することにより、窒化シリコン膜がない場合と
比べて電流増幅率を３〜５倍程度向上させることができ
る効果を有する。
また、エミッタ側壁に酸化シリコン膜を用いた場合には
、エミッタ上に選択的に窒化シリコン膜を成長し、さら
にその上に選択的に多結晶シリコンを成長することがで
きる効果がある。
、エミッタ上に選択的に窒化シリコン膜を成長し、さら
にその上に選択的に多結晶シリコンを成長することがで
きる効果がある。
４、
第１図は本発明の一実施例を示す模式的断面図。
第２図は第一従来例を示す模式的断面図。
第３図は第二従来例を示す模式的断面図。
１・・・Ｐ−型シリコン基板、２・・・Ｎ゛゛埋込層、
３・・・Ｐ゛゛埋込層、４・・・Ｎ〜型エピタキシャル
層、５・・・素子分離酸化膜、６．８．１５・・・酸化
シリコン膜、７・・・Ｐ゛型多結晶シリコン層、９・・
・Ｎ゛゛コレクタ取出し領域、１０・・・Ｐ４型外部ベ
ース領域、１１・・・Ｐ１真性ベース、１２・・・Ｎ１
型エミッタ領域、１３・・・Ｎ゛型型詰結晶シリコ２層
１４・・・Δβ電極、１６・・・窒化シリコン膜。
３・・・Ｐ゛゛埋込層、４・・・Ｎ〜型エピタキシャル
層、５・・・素子分離酸化膜、６．８．１５・・・酸化
シリコン膜、７・・・Ｐ゛型多結晶シリコン層、９・・
・Ｎ゛゛コレクタ取出し領域、１０・・・Ｐ４型外部ベ
ース領域、１１・・・Ｐ１真性ベース、１２・・・Ｎ１
型エミッタ領域、１３・・・Ｎ゛型型詰結晶シリコ２層
１４・・・Δβ電極、１６・・・窒化シリコン膜。
Claims (1)
- 【特許請求の範囲】 １、エミッタ領域上に形成されたエミッタ電極引出し用
の多結晶シリコン層を含むバイポーラトランジスタから
構成された半導体装置において、前記エミッタ領域と前
記多結晶シリコン層との間に形成された窒化シリコン膜
を含む ことを特徴とする半導体装置。 ２、前記窒化シリコン膜の厚さは５〜５０オングストロ
ームである請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27869590A JPH04152533A (ja) | 1990-10-16 | 1990-10-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27869590A JPH04152533A (ja) | 1990-10-16 | 1990-10-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04152533A true JPH04152533A (ja) | 1992-05-26 |
Family
ID=17600894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27869590A Pending JPH04152533A (ja) | 1990-10-16 | 1990-10-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04152533A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703283B1 (en) | 1999-02-04 | 2004-03-09 | International Business Machines Corporation | Discontinuous dielectric interface for bipolar transistors |
| WO2009128542A1 (ja) * | 2008-04-18 | 2009-10-22 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
-
1990
- 1990-10-16 JP JP27869590A patent/JPH04152533A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703283B1 (en) | 1999-02-04 | 2004-03-09 | International Business Machines Corporation | Discontinuous dielectric interface for bipolar transistors |
| US6939771B2 (en) | 1999-02-04 | 2005-09-06 | International Business Machines Corporation | Discontinuous dielectric interface for bipolar transistors |
| US7008852B2 (en) | 1999-02-04 | 2006-03-07 | International Business Machines Corporation | Discontinuous dielectric interface for bipolar transistors |
| WO2009128542A1 (ja) * | 2008-04-18 | 2009-10-22 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| JP2009278057A (ja) * | 2008-04-18 | 2009-11-26 | Kobe Steel Ltd | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| US8299614B2 (en) | 2008-04-18 | 2012-10-30 | Kobe Steel, Ltd. | Interconnection structure, a thin film transistor substrate, and a manufacturing method thereof, as well as a display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0864615A (ja) | バイポーラトランジスタの製造方法 | |
| JPH04152533A (ja) | 半導体装置 | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPS63269573A (ja) | ヘテロ接合を有する半導体装置 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| JPH01147864A (ja) | 半導体装置 | |
| JPH09162191A (ja) | 櫛歯型トランジスタ | |
| JP2002222938A (ja) | 半導体装置 | |
| JPH02312243A (ja) | 半導体装置 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPH0462931A (ja) | 半導体装置 | |
| JPH06168951A (ja) | 半導体装置の製造方法 | |
| JPH04303962A (ja) | 半導体装置 | |
| JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JPS60157266A (ja) | 定電圧ダイオ−ド | |
| JPH0258265A (ja) | 半導体記憶装置 | |
| JPH0516175B2 (ja) | ||
| JPH06177144A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0225022A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0582536A (ja) | バイポーラ型半導体装置の製造方法 | |
| JPH02202032A (ja) | 半導体装置及びその製造方法 | |
| JP2003124224A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS6159746A (ja) | 半導体装置 | |
| JPH01100965A (ja) | 半導体磁気センサ | |
| JPH0620072B2 (ja) | 半導体装置の製造方法 |