JPH0462931A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0462931A JPH0462931A JP17305490A JP17305490A JPH0462931A JP H0462931 A JPH0462931 A JP H0462931A JP 17305490 A JP17305490 A JP 17305490A JP 17305490 A JP17305490 A JP 17305490A JP H0462931 A JPH0462931 A JP H0462931A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- emitter region
- band gap
- gap energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 19
- 150000001875 compounds Chemical class 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 10
- 230000003321 amplification Effects 0.000 abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 3
- 238000010030 laminating Methods 0.000 abstract description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にヘテロ接合バイポーラ
トランジスタ(以下、HB Tと称する)に関する。
トランジスタ(以下、HB Tと称する)に関する。
−iにワイドバンドギャップ型HBTは、エミッタにベ
ースよりもバンドギャップエネルギの大きな材料を用い
ることにより、エミッタ側への少数キャリア注入を抑え
てエミッタ注入効率を上げることができる。このため電
流増幅率を下げることなしに、ベースの不純物濃度を高
くしベース幅を狭くすることによりflを上げて、これ
により高周波特性を向上させることができる。
ースよりもバンドギャップエネルギの大きな材料を用い
ることにより、エミッタ側への少数キャリア注入を抑え
てエミッタ注入効率を上げることができる。このため電
流増幅率を下げることなしに、ベースの不純物濃度を高
くしベース幅を狭くすることによりflを上げて、これ
により高周波特性を向上させることができる。
このため、従来のシリコンHB Tでは、シリコンより
もバンドギャップエネルギーの大きい炭化シリコン(S
i C)等をシリコン基板上に500人〜1000人
堆積することによりエミッタ領域を形成している。
もバンドギャップエネルギーの大きい炭化シリコン(S
i C)等をシリコン基板上に500人〜1000人
堆積することによりエミッタ領域を形成している。
第3図は従来のHBTの断面図である。p型シリコン基
板1にn゛埋込層2とp+埋込層3を設け、これらの上
にn−エピタキシャル層4を形成し、さらに素子間分離
のための酸化膜5により素子領域を画成する。そして、
基板上に多結晶シリコン膜6.絶縁膜7を形成し、また
エピタキシャル層4にp1型外部ベース領域8.p型ベ
ース領域9.n゛コレクタ取出領域10を形成する。
板1にn゛埋込層2とp+埋込層3を設け、これらの上
にn−エピタキシャル層4を形成し、さらに素子間分離
のための酸化膜5により素子領域を画成する。そして、
基板上に多結晶シリコン膜6.絶縁膜7を形成し、また
エピタキシャル層4にp1型外部ベース領域8.p型ベ
ース領域9.n゛コレクタ取出領域10を形成する。
さらに、このp型ベース領域9上に600人〜1000
人の炭化シリコン膜12を設け、この炭化シリコン膜1
2をホスフィンPH3等によりn型にドーピングするこ
とでエミッタ領域11Aを構成している。このエミッタ
領域11Aおよび前記多結晶シリコン膜6にはそれぞれ
エミッタ電極、コレクタN極、ベース電極としてのアル
ミニウム電極14を設けている。
人の炭化シリコン膜12を設け、この炭化シリコン膜1
2をホスフィンPH3等によりn型にドーピングするこ
とでエミッタ領域11Aを構成している。このエミッタ
領域11Aおよび前記多結晶シリコン膜6にはそれぞれ
エミッタ電極、コレクタN極、ベース電極としてのアル
ミニウム電極14を設けている。
上述したような従来のHBTでは、電流増幅率向上のた
めにエミッタ領域をベース領域よりもバンドギャップエ
ネルギの大きな物質で形成している。すなわち第3図の
例では、エミッタ領域11Aを炭化シリコンで構成して
いる。しかしながら、一般にバンドギャップエネルギの
大きな物質は不純物のイオン化エネルギーが大きいため
、抵抗が大きいことが知られている。このためバンドギ
ャップエネルギの大きな炭化シリコンをエミッタ領域に
用いた第3図の例では、エミッタ抵抗が大きくなり、十
分な高速動作ができなくなる。したがって、電流増幅率
を高めるとともにエミッタ抵抗を低減して高速動作を可
能とするHBTを実現することが難しいという問題があ
る。
めにエミッタ領域をベース領域よりもバンドギャップエ
ネルギの大きな物質で形成している。すなわち第3図の
例では、エミッタ領域11Aを炭化シリコンで構成して
いる。しかしながら、一般にバンドギャップエネルギの
大きな物質は不純物のイオン化エネルギーが大きいため
、抵抗が大きいことが知られている。このためバンドギ
ャップエネルギの大きな炭化シリコンをエミッタ領域に
用いた第3図の例では、エミッタ抵抗が大きくなり、十
分な高速動作ができなくなる。したがって、電流増幅率
を高めるとともにエミッタ抵抗を低減して高速動作を可
能とするHBTを実現することが難しいという問題があ
る。
本発明の目的は、電流増幅率の向上と高速動作を可能に
したHBTを備える半導体装置を提供することにある。
したHBTを備える半導体装置を提供することにある。
本発明の半導体装置は、ヘテロ接合バイポーラトランジ
スタのエミッタ領域を、シリコンよりもバンドギャップ
エネルギの大きな二元系化合物半導体膜と多結晶シリコ
ン膜とで多層に構成している。
スタのエミッタ領域を、シリコンよりもバンドギャップ
エネルギの大きな二元系化合物半導体膜と多結晶シリコ
ン膜とで多層に構成している。
例えば、二元系化合物半導体膜には炭化シリコン膜が採
用される。
用される。
本発明によれば、バンドギャップエネルギの大きな二元
系化合物半導体膜により電流増幅率を向上することがで
きるとともに、これと多層に構成した多結晶シリコン膜
によってエミッタ抵抗を低減して高速動作を可能にする
ことができる。
系化合物半導体膜により電流増幅率を向上することがで
きるとともに、これと多層に構成した多結晶シリコン膜
によってエミッタ抵抗を低減して高速動作を可能にする
ことができる。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の断面図であり、第3図の従
来構造と同一部分には同一符号を付しである。同図にお
いて、p型シリコン基板1上にn゛゛込層2とp゛゛込
層3を設け、これらの上にnエピタキシャル層4を形成
し、素子間分離のための酸化膜5によって素子領域を画
成している。また、前記シリコン基板1上には多結晶シ
リコン膜6と絶縁膜7を選択的に形成し、前記エピタキ
シャル層4にはp゛梨型外ベース領域8. p型ベー
ス領域9.n+コレクタ取出領域10をそれぞれ形成し
ている。そして、前記p型ベース領域9上にエミッタ領
域11を形成している。
来構造と同一部分には同一符号を付しである。同図にお
いて、p型シリコン基板1上にn゛゛込層2とp゛゛込
層3を設け、これらの上にnエピタキシャル層4を形成
し、素子間分離のための酸化膜5によって素子領域を画
成している。また、前記シリコン基板1上には多結晶シ
リコン膜6と絶縁膜7を選択的に形成し、前記エピタキ
シャル層4にはp゛梨型外ベース領域8. p型ベー
ス領域9.n+コレクタ取出領域10をそれぞれ形成し
ている。そして、前記p型ベース領域9上にエミッタ領
域11を形成している。
このエミッタ領域11は、第2図に拡大図示するように
、n1型炭化シリコン膜12とn゛多多結晶シリコ脱膜
13多層構造として構成される。
、n1型炭化シリコン膜12とn゛多多結晶シリコ脱膜
13多層構造として構成される。
この例においては、エミッタ領域11は、例えば60人
の炭化シリコン膜12と400人の多結晶シリコン膜1
3とをそれぞれ3層ずつの多層構造上しており、かつこ
れらの膜12.13にホスフィンPH3をドーピングす
ることでn型エミッタ領域11を構成している。
の炭化シリコン膜12と400人の多結晶シリコン膜1
3とをそれぞれ3層ずつの多層構造上しており、かつこ
れらの膜12.13にホスフィンPH3をドーピングす
ることでn型エミッタ領域11を構成している。
なお、前記多結晶シリコン膜6およびエミッタ領域11
上にはそれぞれアルミニウム電極14が形成され、それ
ぞれコレクタ電極、ベース電極。
上にはそれぞれアルミニウム電極14が形成され、それ
ぞれコレクタ電極、ベース電極。
エミッタ電極を構成している。
この構成のHBTにおいては、エミッタ領域11が炭化
シリコン膜12と多結晶シリコン膜13の多層構造に構
成されていることがら、次のような利点を得ることがで
きる。
シリコン膜12と多結晶シリコン膜13の多層構造に構
成されていることがら、次のような利点を得ることがで
きる。
すなわち、炭化シリコンのバンドギャップエネルギは約
2.2eVであり、これはシリコンのバンドギャップエ
ネルギの約1.1eVに比べて大きいことは明らかであ
る。このため、炭化シリコンでエミッタ領域を構成する
ことで、電流増幅率が向上されたワイドギャップ型HB
Tが構成できるとともに、この炭化シリコンに低抵抗の
多結晶シリコンを積層することで、エミツタ領域11全
体としての抵抗が低減される。この場合、電流増幅率を
低下させない程度に炭化シリコン膜12を薄く、多結晶
シリコン膜13を厚くすることが重要である。
2.2eVであり、これはシリコンのバンドギャップエ
ネルギの約1.1eVに比べて大きいことは明らかであ
る。このため、炭化シリコンでエミッタ領域を構成する
ことで、電流増幅率が向上されたワイドギャップ型HB
Tが構成できるとともに、この炭化シリコンに低抵抗の
多結晶シリコンを積層することで、エミツタ領域11全
体としての抵抗が低減される。この場合、電流増幅率を
低下させない程度に炭化シリコン膜12を薄く、多結晶
シリコン膜13を厚くすることが重要である。
なお、炭化シリコン膜】2をあまり薄くすると広いバン
ドギャップ層が形成されないので、炭化シリコン膜12
が1層につき40人〜80人の厚さが適当である。一方
、多結晶シリコン膜13は300人〜500人程度が適
当である。そして、これらの膜をそれぞれ3層〜5層、
合わせて6層〜10層の多層構造に構成することが好ま
しい。
ドギャップ層が形成されないので、炭化シリコン膜12
が1層につき40人〜80人の厚さが適当である。一方
、多結晶シリコン膜13は300人〜500人程度が適
当である。そして、これらの膜をそれぞれ3層〜5層、
合わせて6層〜10層の多層構造に構成することが好ま
しい。
前記した多層構造のエミッタ領域11の製造方法として
は、例えばシリコン基板1の表面の自然酸化膜を除去し
た後、1000°Cに基板温度を保持しながらH2ガス
とC3H,を流すことにより薄い炭化シリコン膜のバッ
ファ層を形成し、その後、1000°Cの温度で5iH
cff、ガスとH2ガスと、C3H1+ガスを流すこと
により所要の厚さの炭化シリコン膜12を形成する。そ
の上で、常法により多結晶シリコン膜13を形成する。
は、例えばシリコン基板1の表面の自然酸化膜を除去し
た後、1000°Cに基板温度を保持しながらH2ガス
とC3H,を流すことにより薄い炭化シリコン膜のバッ
ファ層を形成し、その後、1000°Cの温度で5iH
cff、ガスとH2ガスと、C3H1+ガスを流すこと
により所要の厚さの炭化シリコン膜12を形成する。そ
の上で、常法により多結晶シリコン膜13を形成する。
以下、これを複数回繰り返すことで多層構造に構成する
ことができる。
ことができる。
ここで、エミッタ領域を構成する炭化シリコンは、シリ
コンよりもバンドギャップエネルギの大きな二元系化合
物半導体であれば、他の物質を利用することもできる。
コンよりもバンドギャップエネルギの大きな二元系化合
物半導体であれば、他の物質を利用することもできる。
また、本発明はPNP型HBTに適用することも可能で
あり、さらに各半導体領域の形状を変更すること等も可
能である。
あり、さらに各半導体領域の形状を変更すること等も可
能である。
以上説明したように本発明は、エミッタ領域を、シリコ
ンよりもバンドギャップエネルギの大きな二元系化合物
半導体膜と多結晶シリコン膜とで多層に構成しているの
で、電流増幅率を向上することができるとともに、エミ
ッタ抵抗を低減して高速動作を可能にすることができる
効果がある。
ンよりもバンドギャップエネルギの大きな二元系化合物
半導体膜と多結晶シリコン膜とで多層に構成しているの
で、電流増幅率を向上することができるとともに、エミ
ッタ抵抗を低減して高速動作を可能にすることができる
効果がある。
第1図は本発明の一実施例の断面図、第2図は第1図の
要部の拡大断面図、第3図は従来のHBTの断面図であ
る。 1・・・p型シリコン基板、2・・・n“埋込層、3・
・・p゛埋込層、4・・・n−エピタキシャル層、5・
・・酸化膜、6・・・多結晶シリコン膜、7・・・絶縁
膜、8・・・p゛梨型外ベース領域、9・・・p型ベー
ス領域、10・・・n“型コレクタ取出領域、11,1
.1A・・・n′″型エミッタ領域、12・・・炭化シ
リコン膜、13・・・多結晶シリコン膜、14・・・ア
ルミニウム電極。
要部の拡大断面図、第3図は従来のHBTの断面図であ
る。 1・・・p型シリコン基板、2・・・n“埋込層、3・
・・p゛埋込層、4・・・n−エピタキシャル層、5・
・・酸化膜、6・・・多結晶シリコン膜、7・・・絶縁
膜、8・・・p゛梨型外ベース領域、9・・・p型ベー
ス領域、10・・・n“型コレクタ取出領域、11,1
.1A・・・n′″型エミッタ領域、12・・・炭化シ
リコン膜、13・・・多結晶シリコン膜、14・・・ア
ルミニウム電極。
Claims (1)
- 【特許請求の範囲】 1、シリコン基体にコレクタ領域とベース領域を形成し
、このベース領域上に接するように設けた半導体膜でエ
ミッタ領域を構成してなるヘテロ接合バイポーラトラン
ジスタにおいて、前記エミッタ領域を、シリコンよりも
バンドギャップエネルギの大きな二元系化合物半導体膜
と多結晶シリコン膜とで多層に構成したことを特徴とす
る半導体装置。 2、二元系化合物半導体膜を炭化シリコン膜で構成して
なる特許請求の範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17305490A JPH0462931A (ja) | 1990-06-30 | 1990-06-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17305490A JPH0462931A (ja) | 1990-06-30 | 1990-06-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0462931A true JPH0462931A (ja) | 1992-02-27 |
Family
ID=15953363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17305490A Pending JPH0462931A (ja) | 1990-06-30 | 1990-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0462931A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5739062A (en) * | 1994-03-04 | 1998-04-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making bipolar transistor |
KR100314199B1 (ko) * | 1997-07-18 | 2003-06-19 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터기판과액정표시장치및박막트랜지스터기판의제조방법 |
-
1990
- 1990-06-30 JP JP17305490A patent/JPH0462931A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5739062A (en) * | 1994-03-04 | 1998-04-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making bipolar transistor |
KR100314199B1 (ko) * | 1997-07-18 | 2003-06-19 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터기판과액정표시장치및박막트랜지스터기판의제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JPS6322070B2 (ja) | ||
JPH06302610A (ja) | 高利得misトランジスタ | |
JPH0462931A (ja) | 半導体装置 | |
US4837608A (en) | Double gate static induction thyristor and method for manufacturing the same | |
JP2817210B2 (ja) | 半導体装置の製造方法 | |
JPS63211674A (ja) | トランジスタ | |
JP3142009B2 (ja) | 静電誘導形ゲート構造の製造方法 | |
JPH07115211A (ja) | ショットキ半導体装置 | |
JP3129586B2 (ja) | 縦型バイポーラトランジスタ | |
JPH0529328A (ja) | 半導体装置及びその製造方法 | |
JPS60123062A (ja) | 半導体集積回路の製造方法 | |
JPS62211951A (ja) | ヘテロ接合縦型バイポ−ラ・トランジスタ装置とその製造方法 | |
JPH04152533A (ja) | 半導体装置 | |
JPH01196869A (ja) | バイポーラ型半導体装置 | |
JPS6477166A (en) | Semiconductor transistor | |
JP2000077420A (ja) | バイポーラトランジスタ及びその製造方法 | |
JPH05267311A (ja) | バイポ−ラトランジスタ | |
JPH0435037A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH01134968A (ja) | バイポーラ型半導体装置 | |
JPH0488629A (ja) | 半導体装置およびその製造方法 | |
JPS6152583B2 (ja) | ||
JPH01120054A (ja) | 半導体装置の製造方法 | |
JPH0399439A (ja) | 半導体装置の製造方法 | |
JP2000058876A (ja) | ショットキーバリア半導体装置およびその製法 |