JP3129586B2 - 縦型バイポーラトランジスタ - Google Patents
縦型バイポーラトランジスタInfo
- Publication number
- JP3129586B2 JP3129586B2 JP05227808A JP22780893A JP3129586B2 JP 3129586 B2 JP3129586 B2 JP 3129586B2 JP 05227808 A JP05227808 A JP 05227808A JP 22780893 A JP22780893 A JP 22780893A JP 3129586 B2 JP3129586 B2 JP 3129586B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- bipolar transistor
- current
- vertical bipolar
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高速スイッチング特性
を得るために白金拡散処理を施した縦型バイポーラトラ
ンジスタに係り、大電力、高電流増幅率の高信頼性の縦
型バイポーラトランジスタに関するものである。
を得るために白金拡散処理を施した縦型バイポーラトラ
ンジスタに係り、大電力、高電流増幅率の高信頼性の縦
型バイポーラトランジスタに関するものである。
【０００２】
【従来の技術】バイポーラトランジスタの前記した大電
力，高電流増幅率性能の向上を図るには、ベース領域を
薄くし、且つ、エミッタ・ベース領域の不純物濃度分布
を急峻にすることが効果的である。しかし高耐圧・大電
力バイポーラトランジスタではベース領域を薄くするに
も限界があり、またエミッタ・ベース領域の不純物濃度
分布を急峻にするにも限界がある。従来の半導体基板の
主表面を面方位（１１１）としたバイポーラトランジス
タは、ベース・エミッタ接合の表面近傍でのシリコン−
シリコン酸化膜界面に存在する界面準位密度が高く、エ
ミッタからベースに注入されたキャリアがこの界面準位
により再結合しバイポーラトランジスタの主要な性能で
ある直流電流増幅率を減少させる。特に低電流レベルで
の直流電流増幅率の減少傾向が大きく、結果としてリニ
アリティの低い直流電流増率−コレクタ電流特性となる
問題があった。
力，高電流増幅率性能の向上を図るには、ベース領域を
薄くし、且つ、エミッタ・ベース領域の不純物濃度分布
を急峻にすることが効果的である。しかし高耐圧・大電
力バイポーラトランジスタではベース領域を薄くするに
も限界があり、またエミッタ・ベース領域の不純物濃度
分布を急峻にするにも限界がある。従来の半導体基板の
主表面を面方位（１１１）としたバイポーラトランジス
タは、ベース・エミッタ接合の表面近傍でのシリコン−
シリコン酸化膜界面に存在する界面準位密度が高く、エ
ミッタからベースに注入されたキャリアがこの界面準位
により再結合しバイポーラトランジスタの主要な性能で
ある直流電流増幅率を減少させる。特に低電流レベルで
の直流電流増幅率の減少傾向が大きく、結果としてリニ
アリティの低い直流電流増率−コレクタ電流特性となる
問題があった。
【０００３】
【発明が解決しようとする課題】バイポーラトランジス
タの直流電流増幅率が、シリコン−シリコン酸化膜の界
面準位密度の大小で影響を受けることに鑑み、本発明は
半導体基板上のシリコン−シリコン酸化膜の界面準位密
度を低くすることにより直流電流増幅率の低下を防止
し、良好な動作を行えるようなバイポーラトランジスタ
を提供するものである。
タの直流電流増幅率が、シリコン−シリコン酸化膜の界
面準位密度の大小で影響を受けることに鑑み、本発明は
半導体基板上のシリコン−シリコン酸化膜の界面準位密
度を低くすることにより直流電流増幅率の低下を防止
し、良好な動作を行えるようなバイポーラトランジスタ
を提供するものである。
【０００４】
【課題を解決するための手段】本発明による縦型バイポ
ーラトランジスタは、半導体基板上に積層された第１の
半導体層と、該第１の半導体層に接して該第１の半導体
層とは異なる導電型を有する第２の半導体層と、該第２
の半導体層に接して前記第１の半導体層と同一の導電型
を有する第３の半導体層と、前記第１の半導体層と前記
第２の半導体層及び前記第２の半導体層と前記第３の半
導体層とに夫々接するように酸化膜が形成された縦型バ
イポーラトランジスタであって、前記半導体基板の主表
面を面方位（１００）のシリコン基板とし、かつ前記酸
化膜上にＰＳＧ膜又は窒化膜を堆積せしめた後に白金拡
散処理が施されたことを特徴とするものである。
ーラトランジスタは、半導体基板上に積層された第１の
半導体層と、該第１の半導体層に接して該第１の半導体
層とは異なる導電型を有する第２の半導体層と、該第２
の半導体層に接して前記第１の半導体層と同一の導電型
を有する第３の半導体層と、前記第１の半導体層と前記
第２の半導体層及び前記第２の半導体層と前記第３の半
導体層とに夫々接するように酸化膜が形成された縦型バ
イポーラトランジスタであって、前記半導体基板の主表
面を面方位（１００）のシリコン基板とし、かつ前記酸
化膜上にＰＳＧ膜又は窒化膜を堆積せしめた後に白金拡
散処理が施されたことを特徴とするものである。
【０００５】
【実施例】図１は本発明の実施例であって、１１は半導
体基板でその主表面を面方位（１００）としたシリコン
基板（Ｎ+ ）である。１２は半導体基板１１上に積層さ
れたエピタキシャル層（Ｎ）でコレクタ高抵抗層とな
る。１３はエピタキシャル層１２にボロン等のＰ型不純
物の拡散により形成されたベース領域（Ｐ）であり、１
４はベース領域１３内にリン等のＮ型不純物の拡散によ
り形成されたエミッタ領域（Ｎ）である。１５はチャネ
ルストッパー、１６はシリコン酸化膜、１７はエミッタ
電極、１８はベース電極、１９は等電位電極、２０はコ
レクタ電極である。本発明の実施例では各領域が形成さ
れた後白金拡散が施され、半導体基板１１として面方位
（１００）のシリコン基板１１を使用することを特徴と
している。
体基板でその主表面を面方位（１００）としたシリコン
基板（Ｎ+ ）である。１２は半導体基板１１上に積層さ
れたエピタキシャル層（Ｎ）でコレクタ高抵抗層とな
る。１３はエピタキシャル層１２にボロン等のＰ型不純
物の拡散により形成されたベース領域（Ｐ）であり、１
４はベース領域１３内にリン等のＮ型不純物の拡散によ
り形成されたエミッタ領域（Ｎ）である。１５はチャネ
ルストッパー、１６はシリコン酸化膜、１７はエミッタ
電極、１８はベース電極、１９は等電位電極、２０はコ
レクタ電極である。本発明の実施例では各領域が形成さ
れた後白金拡散が施され、半導体基板１１として面方位
（１００）のシリコン基板１１を使用することを特徴と
している。
【０００６】図２は本実施例の縦型バイポーラトランジ
スタの不純物濃度分布を示すもので、１はエミッタ領域
１４の不純物濃度、２はベース領域１３の不純物濃度、
３はコレクタ高抵抗層１２の不純物濃度、４はシリコン
基板１１の不純物濃度のそれぞれの分布状態を表してい
る。そして、この実施例ではコレクタ高抵抗層１２上に
高抵抗エピタキシャル層としてのベース領域１３を形成
する例を示しているが、別の方法として面方位（１０
０）の高抵抗シリコン基板に高濃度不純物としてリン等
のＮ型不純物の拡散処理を施し、高濃度コレクタ層を形
成する方法であっても、本発明の効果は失われない。ま
た、上記実施例ではＮＰＮ型の縦型バイポーラトランジ
スタについて示したが、ＰＮＰ型の縦型バイポーラトラ
ンジスタでも同様の効果が得られる。次にバイポーラト
ランジスタの直流電流増幅率について考察するとエミッ
タ接地型の直流電流増幅率ｈFEは、コレクタ電流を
ＩC 、ベース電流をＩB 、エミッタ電流をＩE とする
と、次の式で表すことができる。
スタの不純物濃度分布を示すもので、１はエミッタ領域
１４の不純物濃度、２はベース領域１３の不純物濃度、
３はコレクタ高抵抗層１２の不純物濃度、４はシリコン
基板１１の不純物濃度のそれぞれの分布状態を表してい
る。そして、この実施例ではコレクタ高抵抗層１２上に
高抵抗エピタキシャル層としてのベース領域１３を形成
する例を示しているが、別の方法として面方位（１０
０）の高抵抗シリコン基板に高濃度不純物としてリン等
のＮ型不純物の拡散処理を施し、高濃度コレクタ層を形
成する方法であっても、本発明の効果は失われない。ま
た、上記実施例ではＮＰＮ型の縦型バイポーラトランジ
スタについて示したが、ＰＮＰ型の縦型バイポーラトラ
ンジスタでも同様の効果が得られる。次にバイポーラト
ランジスタの直流電流増幅率について考察するとエミッ
タ接地型の直流電流増幅率ｈFEは、コレクタ電流を
ＩC 、ベース電流をＩB 、エミッタ電流をＩE とする
と、次の式で表すことができる。
【０００７】
【数１】
【０００８】従って、直流電流増幅率ｈFEを大きくする
には一定のエミッタ電流に対しベース電流ＩB を小さく
するとよいことが判る。図３は直流電流増幅率ｈFEを模
式的に示している。即ち、エミッタ領域１４から注入さ
れたエミッタ電流ＩE がベース領域１３で再結合し消滅
する。このベース領域１３で再結合，消滅するする電流
は、ベース電極１８から供給されベース電流ＩB とな
る。この時ベース電流ＩB は
には一定のエミッタ電流に対しベース電流ＩB を小さく
するとよいことが判る。図３は直流電流増幅率ｈFEを模
式的に示している。即ち、エミッタ領域１４から注入さ
れたエミッタ電流ＩE がベース領域１３で再結合し消滅
する。このベース領域１３で再結合，消滅するする電流
は、ベース電極１８から供給されベース電流ＩB とな
る。この時ベース電流ＩB は
【０００９】
【数２】ＩB ＝ＩB0＋ＩB * （２） と表される。ここで、ＩB0はトランジスタ動作上有効な
電流であるが、ＩB *は表面で再結合する無効電流を示
している。この無効電流ＩB * は界面準位密度が高いと
大きくなる性質があり、主表面を面方位（１００）とす
ることにより、従来の面方位（１１１）としたものより
界面準位密度が小さく、従って、無効電流ＩB * が小さ
くなり直流電流増幅率ｈFEを高することができる。
電流であるが、ＩB *は表面で再結合する無効電流を示
している。この無効電流ＩB * は界面準位密度が高いと
大きくなる性質があり、主表面を面方位（１００）とす
ることにより、従来の面方位（１１１）としたものより
界面準位密度が小さく、従って、無効電流ＩB * が小さ
くなり直流電流増幅率ｈFEを高することができる。
【００１０】次に本発明の作用効果を図５〜図７により
説明するが、本発明によるバイポーラトランジスタとの
比較を行うため従来のバイポーラトランジスタの作用も
含めて説明する。図４は従来のバイポーラトランジスタ
である主表面を面方位（１１１）のＮ型シリコン基板と
した場合の空乏層２１の一例を示しており、図５は本発
明によるバイポーラトランジスタの主表面を面方位（１
００）のＮ型シリコン基板とした場合の空乏層２２の広
がり状態の一例を示している。従来の面方位（１１１）
のバイポーラトランジスタは、Ｎ型シリコン基板１１に
対し、コレクタ高抵抗層１２のシリコン酸化膜１６との
界面、即ちシリコン−シリコン酸化膜界面は、白金拡散
処理によりフラットバンド電圧ＶFBが正方向にシフトす
る。そのためシリコン表面がＰ型に反転するが、反転し
ないまでも電子濃度が低下しチャネルストッパー１５に
達する。しかし、フラットバンド電圧ＶFBの正方向への
シフト量は、白金拡散温度により異なりその制御は簡単
に行うことができないため、ガードリング２３等の設計
によって耐圧特性を精度よく設定することが困難になる
という問題がある。この従来のバイポーラトランジスタ
の白金拡散温度によるフラットバンド電圧ＶFB特性は、
図６に示すように大幅に変化するものである。
説明するが、本発明によるバイポーラトランジスタとの
比較を行うため従来のバイポーラトランジスタの作用も
含めて説明する。図４は従来のバイポーラトランジスタ
である主表面を面方位（１１１）のＮ型シリコン基板と
した場合の空乏層２１の一例を示しており、図５は本発
明によるバイポーラトランジスタの主表面を面方位（１
００）のＮ型シリコン基板とした場合の空乏層２２の広
がり状態の一例を示している。従来の面方位（１１１）
のバイポーラトランジスタは、Ｎ型シリコン基板１１に
対し、コレクタ高抵抗層１２のシリコン酸化膜１６との
界面、即ちシリコン−シリコン酸化膜界面は、白金拡散
処理によりフラットバンド電圧ＶFBが正方向にシフトす
る。そのためシリコン表面がＰ型に反転するが、反転し
ないまでも電子濃度が低下しチャネルストッパー１５に
達する。しかし、フラットバンド電圧ＶFBの正方向への
シフト量は、白金拡散温度により異なりその制御は簡単
に行うことができないため、ガードリング２３等の設計
によって耐圧特性を精度よく設定することが困難になる
という問題がある。この従来のバイポーラトランジスタ
の白金拡散温度によるフラットバンド電圧ＶFB特性は、
図６に示すように大幅に変化するものである。
【００１１】これに対して本発明のシリコン基板１１の
主表面を面方位（１００）とし、かつパシベーション膜
としてのシリコン酸化膜１６上にＰＳＧ膜または窒化膜
を堆積した縦型バイポーラトランジスタは、コレクタ高
抵抗層の表面領域でのシリコン−シリコン酸化膜界面特
性およびフラットバンド電圧ＶFBは、図６に示すように
白金拡散の有無、或いはその温度によってほとんど変化
しない。ＰＳＧ膜がシリコン酸化膜中の白金を減じる効
果もありフラットバンド電圧ＶFBはほぼ０Ｖで安定して
いる。即ち、図５に示すように空乏層２２の拡がり（曲
がり）はほとんど生じない。このため前記コレクタ高抵
抗層１２のシリコン表面がＰ型に反転することがなく、
直流電流増幅率の向上が図られると共にガードリング２
３等による耐圧設計が極めて容易になるという効果を有
するものである。また、従来のバイポーラトランジスタ
は、主表面の面方位（１１１）に白金拡散処理した場
合、フラットバンド電圧ＶFB−温度ストレス電圧特性
は、図７に示すようにフラットバンド電圧ＶFBの変化が
大きく、ブロッキングテスト（ＢＴ）等による耐圧特性
の変化が大きく、信頼性に問題のある場合があった。こ
れに対して、本発明は、図７に示す通りフラットバンド
電圧ＶFBの変化がほとんど生じないため、従来のものと
同様なブロッキングテスト（ＢＴ）を行っても、耐圧特
性の変化がなく信頼性が極めて高い縦型バイポーラトラ
ンジスタを得ることができる。
主表面を面方位（１００）とし、かつパシベーション膜
としてのシリコン酸化膜１６上にＰＳＧ膜または窒化膜
を堆積した縦型バイポーラトランジスタは、コレクタ高
抵抗層の表面領域でのシリコン−シリコン酸化膜界面特
性およびフラットバンド電圧ＶFBは、図６に示すように
白金拡散の有無、或いはその温度によってほとんど変化
しない。ＰＳＧ膜がシリコン酸化膜中の白金を減じる効
果もありフラットバンド電圧ＶFBはほぼ０Ｖで安定して
いる。即ち、図５に示すように空乏層２２の拡がり（曲
がり）はほとんど生じない。このため前記コレクタ高抵
抗層１２のシリコン表面がＰ型に反転することがなく、
直流電流増幅率の向上が図られると共にガードリング２
３等による耐圧設計が極めて容易になるという効果を有
するものである。また、従来のバイポーラトランジスタ
は、主表面の面方位（１１１）に白金拡散処理した場
合、フラットバンド電圧ＶFB−温度ストレス電圧特性
は、図７に示すようにフラットバンド電圧ＶFBの変化が
大きく、ブロッキングテスト（ＢＴ）等による耐圧特性
の変化が大きく、信頼性に問題のある場合があった。こ
れに対して、本発明は、図７に示す通りフラットバンド
電圧ＶFBの変化がほとんど生じないため、従来のものと
同様なブロッキングテスト（ＢＴ）を行っても、耐圧特
性の変化がなく信頼性が極めて高い縦型バイポーラトラ
ンジスタを得ることができる。
【００１２】
【発明の効果】以上詳細に説明したように、本発明によ
れば高速スイッチング特性を得るために白金拡散処理を
施した縦型バイポーラトランジスタにおいて、高い直流
電流増幅率が得られるもので、特に低電流レベルでの効
果が顕著であり、同時にコレクタ−ベース接合の高いブ
レークダウン電圧を得るのに極めて有効である。
れば高速スイッチング特性を得るために白金拡散処理を
施した縦型バイポーラトランジスタにおいて、高い直流
電流増幅率が得られるもので、特に低電流レベルでの効
果が顕著であり、同時にコレクタ−ベース接合の高いブ
レークダウン電圧を得るのに極めて有効である。
【図１】本発明による代表的な縦型バイポーラトランジ
スタの一実施例断面構造図である。
スタの一実施例断面構造図である。
【図２】本発明による代表的な縦型バイポーラトランジ
スタの不純物濃度分布図である。
スタの不純物濃度分布図である。
【図３】縦型バイポーラトランジスタの直流電流増幅率
及び界面準位による無効ベース電流を説明する図であ
る。
及び界面準位による無効ベース電流を説明する図であ
る。
【図４】従来のバイポーラトランジスタの空乏層の状態
を示す一部断面図である。
を示す一部断面図である。
【図５】本発明による縦型バイポーラトランジスタの空
乏層の状態を示す一部断面図である。
乏層の状態を示す一部断面図である。
【図６】本発明と従来例とのフラットバンド電圧ＶFB−
Ｐｔ拡散濃度特性の比較図である。
Ｐｔ拡散濃度特性の比較図である。
【図７】本発明と従来例とのフラットバンド電圧ＶFB−
温度ストレス電圧特性の比較図である。
温度ストレス電圧特性の比較図である。
１ エミッタ領域の不純物濃度分布状態 ２ ベース領域の不純物濃度分布状態 ３ コレクタ高抵抗層の不純物濃度分布状態 ４ Ｓｉ基板の不純物濃度分布状態 １１ Ｓｉ基板 １２ コレクタ高抵抗層 １３ ベース領域 １４ エミッタ領域 １５ チャネルストッパー １６ シリコン酸化膜 １７ エミッタ電極 １８ ベース電極 １９ 等電位電極 ２０ コレクタ電極 ２１，２２ 空乏層の拡がり状態 ２３ ガードリング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 賢一 埼玉県飯能市南町10番13号 新電元工業 株式会社工場内 (56)参考文献 特開 昭50−2478（ＪＰ，Ａ) 特公 昭51−41555（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/26 - 21/268 H01L 21/322 - 21/326 H01L 21/33 - 21/331 H01L 29/68 - 29/737
Claims (1)
- 【請求項１】 半導体基板上に積層された第１の半導体
層と、該第１の半導体層に接して該第１の半導体層とは
異なる導電型を有する第２の半導体層と、該第２の半導
体層に接して前記第１の半導体層と同一の導電型を有す
る第３の半導体層と、前記第１の半導体層と前記第２の
半導体層及び前記第２の半導体層と前記第３の半導体層
とに夫々接するように酸化膜が形成された縦型バイポー
ラトランジスタであって、 前記半導体基板の主表面を面方位（１００）のシリコン
基板とし、かつ前記酸化膜上にＰＳＧ膜又は窒化膜を堆
積せしめた後に白金拡散処理が施されたことを特徴とす
る縦型バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05227808A JP3129586B2 (ja) | 1993-08-23 | 1993-08-23 | 縦型バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05227808A JP3129586B2 (ja) | 1993-08-23 | 1993-08-23 | 縦型バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766218A JPH0766218A (ja) | 1995-03-10 |
| JP3129586B2 true JP3129586B2 (ja) | 2001-01-31 |
Family
ID=16866709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05227808A Expired - Fee Related JP3129586B2 (ja) | 1993-08-23 | 1993-08-23 | 縦型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3129586B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7226835B2 (en) * | 2001-12-28 | 2007-06-05 | Texas Instruments Incorporated | Versatile system for optimizing current gain in bipolar transistor structures |
-
1993
- 1993-08-23 JP JP05227808A patent/JP3129586B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766218A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087683A (en) | Silicon germanium heterostructure bipolar transistor with indium doped base | |
| JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| US3500141A (en) | Transistor structure | |
| JP3129586B2 (ja) | 縦型バイポーラトランジスタ | |
| Vook et al. | Double-diffused graded SiGe-base bipolar transistors | |
| JP2002511195A (ja) | バイポーラトランジスタを具える半導体デバイス及び該デバイスの製造方法 | |
| JP3396125B2 (ja) | 定電圧ダイオード | |
| US5105250A (en) | Heterojunction bipolar transistor with a thin silicon emitter | |
| US4905070A (en) | Semiconductor device exhibiting no degradation of low current gain | |
| JP2963704B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US11996474B2 (en) | Semiconductor device and method of manufacture | |
| JPH0521442A (ja) | 半導体装置 | |
| US3959810A (en) | Method for manufacturing a semiconductor device and the same | |
| JPS6241427B2 (ja) | ||
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| US20200185513A1 (en) | Semiconductor device and method of manufacture | |
| JP3302742B2 (ja) | 横形ｐｎｐトランジスタの製造方法 | |
| JPH0454395B2 (ja) | ||
| JP3186265B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS6084873A (ja) | 半導体装置 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH0661238A (ja) | 半導体装置 | |
| JPS61125079A (ja) | 半導体装置およびその製造方法 | |
| JPS63216376A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |