JPS63216376A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係り、特にヘテロ接合バイポーラ
半導体装置の構造の改良に関するものである。

〔従来の技術〕

従来のへテロ接合バイポーラトランジスタは。

第５図（Ｉ）に示すように、エミッタ１．ベース２、コ
レクタ３からなり、このエミッタ１．ベース２．コレク
タ３のバンドギャップを、第５図（ＩＩ）に示すように
、各々Ｅｇｔ、　Ｅｔｚ、　Ｅｇａとすると・Ｅ　ｔｌ
＞　Ｅ　ｇ２．　Ｅ　ｇ３ンＥｔ２という関係が成立し
ている。しかして、該トランジスタのエミッタは、第５
図（Ｕ）に示すように、バンドギャップＥａｔの半導体
のみで構成されている。第５図（りにおいて、ワイドギ
ャップ半導体４は、シリコン（Ｓｉ）系半導体の場合、
ＳｉＣに酸素をドープしたポリクリスタルＳｉなどで構
成されている。尚、ＳｉＣをエミッタ１に利用したもの
については、「″テクニカル　ダイジェスト　アイ・イ
ー・イー・イー　インターナショナル　エレクトロン　
デバイス　ミーテング（ＴｅｃｈｎｉｃａｌＤｉｇｅｓ
ｔ、　　ＩＥＥＩＥ　　Ｉｎｌ：ｃｒｎａｔｉｏｎａｌ
　　［ＥＩＣｃｔｒｏｎ　　Ｄｅｖｉｃｅ阿ｅｏｔｉｎ
ｑ）”　１９８５年１２月、ρｐ２９４−２９７４に論
じられている。

〔発明が解決しようとする問題点〕

このようにエミッタをベースに比べてバンドギャップの
大きな半導体で形成すると、エミッタ注入効率は増大す
るものの、逆にエミッタが高抵抗になってしまい、エミ
ッタ電流（コレクタ電流）が減少してしまうという現象
が生じる。このようにエミッタ抵抗が増大すると、バイ
ポーラトランジスタの特徴の１つである大きな電流駆動
力を損なってしまうという問題点がある。

本発明は上記従来技術の問題点を解決するためになされ
たもので、その目的はエミッタ注入効率の増大という利
点を損なうことなしに、エミッタ抵抗の低減を図った構
造の半導体装置を提供することにある。

〔問題点を解決するための手段〕

本発明者らは、第１図（１）のように、エミッタ１とベ
ース２との接合近傍のエミッタ１内にワイドギャップ半
導体層４を設けることにより。

Ｅｇｉ≦Ｅ　１１．　Ｅ　１１４＞　Ｅ　ｇｚ＋　Ｅ　
ｓ３≧Ｅｇｇの関係を成立させて、第１図（ＩＩ）に示
すようにワイドギャップ化することによっても、また、
第１図（ＩＩＩ）（ＩＶ）に示すようにエミッタ１のバ
ンドギャップを徐々に接合面をＥｌ１４とし図示左方向
にゆくに従って徐々にＥｇｘに近づけるようにし、かつ
Ｅｇｔ≦図ると共にエミッタ抵抗の低減を図れることを
見出し１本発明をなしたものである。

上記目的を達成した本発明は、−ヒ記知児に基づき、エ
ミッタ・ベース、コレクタをヘテロ接合してなるバイポ
ーラ型半導体装置において、ベースを形成する半導体の
禁止帯幅よりも大きな禁止帯幅をもつ第１の半導体と、
この第１の半導体の禁止帯幅と少なくとも等しいか、も
しくは小さい第２の半導体とでエミッタを構成すること
を特徴としたものである。

〔作用〕

ベース・エミッタ接合近傍のワイドギャップ半導体層は
、ベースからエミッタに注入される正孔の）マリアとし
て作用し、エミッタ注入効率を増大させることがわかっ
ている。このワイドギャップ半導体層に直接エミッタ電
極を形成すると、ワイドギャップ半導体層は極めて薄い
ために膜の均一性の問題や結晶欠陥等のためにエミッタ
電極のベース領域へのつつぬけ現象が生じる。また、エ
ミツタ層が薄いということは、エミッタガンメルナンバ
ーＧＥが小さい（ＧＥが大きいほどエミッタ注入効率は
増大する）ことを意味し、エミッタ注入効率の減少をも
たらすことになる。そこで、ワイドギャップ半導体層に
連続して形成されるバンドギャップの小さい半導体層を
設けることにより、注入効率の増大を図ったものである
。つまり抵抗の小さいバンドギャップの小さい半導体層
でエミツタ層の厚さを増大させることで、エミッタガン
メルナンバーＧＥを増大させ、エミッタ電極のベース領
域へのつつぬけを防止できる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第２図は本発明の一実施例を示す構成図である。

第２図において、ｎ十埋込層１１にコレクタ３となるｎ
型５ｉ１２をエピタキシャル成長させた５ｉＪｆｉ板１
３に、ベース（ピーク濃度ｌＸｌ０１８／ｄ２幅０．１
　μｍ）２．ベースコンタクト領域５を形成する。しか
るのちにエミッタ開口部を形成し、プラズマＣｖＤによ
り１＋ａ　　５ｉＣ（Ｓ　ｉ　Ｈａ　：　ＣＨａを０．
８　：　０．２とし、ＰＨａ＝３％）７を約５０［入］
形成させ、次にｎ＋　Ｐｏ１ｙ−５ｉ６を約１０００　
Ｃ人］形成する。この要素６．７によりエミッタ１が構
成される。尚、符号１０は５ｉＯｚ層である。この構造
のバイポーラトランジスタの特性は、エミッタ接地電流
増幅率ｈＦＥが約１２０　（Ｉｃ　＝０．２　　（ｎＡ
））であり、エミッタ抵抗（ｒ６）が０．６　　（ｋΩ
〕であった。

得られたエミッタ接地電流増幅率１１Ｆεは、」二記構
造バイポーラトランジスタと同じ条件のベースをもつ接
合トランジスタの約３倍の値であり、エミツタ注入効率
がホモ接合に比べて増大していることがわかる。また、
エミッタ抵抗ｒｅは、エミッタを上記ｎ＋　ａ−３ｉＣ
１５００［人］のみで形成した場合、約２．０　［ｋΩ
］　となり、エミッタ抵抗ｒｅが１／３程度に減少して
いることがわかる。

以上のように、本発明の構造のバイポーラ１−ランジス
タは、ホモ接合バイポーラ１〜ランジスタに比べてエミ
ッタ注入効率が増大し、エミッタ抵抗の増大は抑制され
ていることがわかる。

第３図は、本発明の他の実施例を示す構成図である。第
３図に示す実施例が第２図に示す実施例と異なる点は、
Ｓｉ基板１３に、ベース２．ベースコンタクト領域５を
形成する。しかるのちにエミッタ開口部を形成し、プラ
ズマＣＶＤにより、Ｎ　ｚＯトＳ　ｉ　Ｈａ　（７）流
量１１節シテ酸素ｏ２．が３０（ａｔ％〕ドープ（ｄｏ
ｐｅｄ）されたｎ＋　ｐｏｌｙ　−Ｓ　ｉ８を約１００
［人コ堆積し、連続して１０００［人］のｎ＋　ｐｏｌ
ｙ−Ｓ　ｉ　６を堆積する。Ｓｉ基板＝中のｎ十層９は
、○ｚ−ｄｏｐｅｄ　ｐｏｌｙ　−Ｓ　ｉ　（ｎ　＋）
８、およびｎ＋　ｐｏｌｙ　−Ｓ　ｉ　６を形成後のア
ニールにより、０２−ｄｏｐｅｄ　ｐｏｌｙ　−Ｓ　ｉ
　（ｎ＋）　８中からＰが基板Ｓｉ中にドライブインさ
れ形成されたものであり、ピーク濃度〜８　Ｘ　１０１
９／ｃｉ、幅５００［人コである。ベース２はピーク濃
度Ｉ　Ｘ　１０’δ／　ａａ　、幅０．１Ｅμｍ］　で
ある。得られたエミッタ接地電流増幅率ＬＩＦＥが約１
５０　（ＩＣ＝１００〔μＡ〕）、エミッタ抵抗（ｒ、
）は約２５０〔Ω〕であった。この特性は、エミッタ接
地電流増幅率ｈＦＥがホモ接合に比べて約４倍、エミッ
タ抵抗ｒｅが０２−ｄｏｐｅｄ　ｐｏｌｙ　−Ｓ　ｉ　
１０００　（人〕の場合に約５ｏＯ〔Ω〕であり、１／
２に減少していることがわかる。

尚、ヘテロ接合界面は、第４図に示すように、エミッタ
・ベース接合と一致している必要はなく。

エミッタ側にずれていてもよい。ただし、エミッタ・ベ
ース接合と、ヘテロ接合との距離はエミッタ中でのホー
ルの拡散長太溝とし、その上限は約２０００　［人］と
する。

〔発明の効果〕

以上述べたように本発明によれば、エミッタ・ベース接
合近傍にワイドギャップ半導体層を設けることによりベ
ースからエミッタへの正孔の注入を低減でき、かつ、こ
のワイドギャップ半導体層を必要最少限の瞑厚にし、そ
の他のエミッタをワイドギャップでない半導体層により
構成することにより、エミッタ抵抗の増大を抑制でき、
エミツタガンメルナンバーも増大させることができる。

したがって本発明によれば、エミッタ注入効率を増大さ
せ、エミッタ抵抗の増大を抑制することができる効果が
ある。

【図面の簡単な説明】

第１図（Ｉ）〜（ＩＶ）は本発明の基本構造の一例を示
す説明図、第２図および第３図は本発明の実施例を示す
構成図、第４図は本発明の他の構成例を示す説明図、第
５図（り及び（ＩＩ）は従来例を示す説明図である。 １・・・エミッタ、２・・・ベース、３・・・コレクタ
、４・・・ワイドギャップ半導体層、６−ｐｏｌｙ　−
Ｓ　ｉ　　（ｎ＋）。 ７−ａ−３ｉ　Ｃ（ｎ＋）、８・・・酸素ドープトポリ
Ｓ’ｉ　　（ｎ＋）。

Claims (1)

1. 【特許請求の範囲】 １、エミッタ、ベース、コレクタをヘテロ接合してなる
   バイポーラ型半導体装置において、ベースを形成する半
   導体の禁止帯幅よりも大きな禁止帯幅をもつ第１の半導
   体と、この第１の半導体の禁止帯幅と少なくとも等しい
   か、もしくは小さい第２の半導体とでエミッタを構成す
   ることを特徴とする半導体装置。 ２、特許請求の範囲第１項において、前記第１の半導体
   層は１００Å以下の幅とすることを特徴とする半導体装
   置。 ３、特許請求の範囲第１項において、エミッタの禁止帯
   幅の形状をエミッタ・ベース接合付近で大きくし、エミ
   ッタ電極にむかつて小さくしてゆく形状とすることを特
   徴とする半導体装置。