JPS62210674A

JPS62210674A - 半導体装置

Info

Publication number: JPS62210674A
Application number: JP61053367A
Authority: JP
Inventors: Akihiko Funakoshi; 船越　明彦
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-03-11
Filing date: 1986-03-11
Publication date: 1987-09-16
Anticipated expiration: 2009-02-09
Also published as: JPH0611057B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は半導体基板内に複数のトランジスタを形成し、
これをダーリントン接続して形成した半導体装置に関す
るものであり、特にダーリントン接続した時のり、の温
度特性を改善した半導体装置に関するものである。

（ロ）従来の技術ダーリントン・トランジスタはトランジスタの電流増幅
率が高いため大電流のスイッチング等に使用される。

一般に特公昭５９−２５３９０号公報（第２図（イ〉・
第２図（ロ））の如く、前段のトランジスタ（６）（ド
ライバ・トランジスタ）のコレクタ・エミッタＤ）＜２
）間に後段トランジスタ（７）（出力トランジスタ）の
コレクタ・ベース（１）（３）を接続し、前段のトラン
ジスタ（６）のベース・エミッタ（２）＜４）間および
後段のトランジスタ（７）のベース・エミッタ（３）＜
５＞間にそれぞれ拡散抵抗を形成してダーリントン接続
していた。

（ハ）発明が解決しようとする問題点一般にシリコン基板に作成したトランジスタのｈｒｔは
２５〜１００℃で１００％程増加する。そのため温度上
昇するとコレクタ電流が増加し、更に温度上昇を生じる
。

またダーリントン・トランジスタの電流増幅率は前段の
トランジスタと後段のトランジスタの電流増幅率の積で
表わされ、非常に大きな電流増幅率を得られる。

従って温度に対してダーリントン・ｌ・ランジスタのｈ
Ｆｌｌは相乗効果により非常に大きくなり、温度依存性
が大きくなる問題点を有していた。

更には前段の拡散抵抗が正の温度特性を持つため、温度
が上がると抵抗が大きくなり前段のエミッタ電流が大き
くなる。従ってここでもｈＦ！の温度特性が生じてくる
。

（ニ）問題点を解決するだめの手段本発明は斯上の問題点に鑑みてなされ、ダーリントン接
続された前段および後段のトランジスタを備えた半導体
装置に於いて、前記両トランジスタ（６）（７）のベー
ス・エミッタ領域（２）（３）（４）（５）に夫々オー
ミックコンタクトされた第１層のベース・エミッタ電極
＜８＞（１０）（９）（１１）と、前記半導体基板（１
）上に形成された第１の絶縁膜（１２）と、該第１の絶
縁膜（１２）を介して前記前段のトランジスタ（６）の
第１層のベース・エミッタ電極（８）（９）間にバイア
ス抵抗として接続されるポリシリコン抵抗（１３）と、
前記第１層のベース・エミッタ電極（８）（９）（１０
）（１１）およびポリシリコン抵抗（１３）を被覆する
ように形成きれた第２の絶縁膜（１４）と、該第２の絶
縁膜（１４）を介して前記両トランジスタ（６）（７）
の第１層のベース・エミッタ電極（８）（９）（１０）
り１１）とダーリントン接続される第２の電極（１５）
（１６）（１７）とを具備することで解決するものであ
る。

（＊）作用前段のトランジスタ（６）のベース・エミッタ電極（８
）（９）間にポリシリコンよりなる抵抗（１３）をバイ
アス抵抗として形成する。一般にポリシリコンは第５図
に示す如く、負の温度係数を有しているため、温度が上
昇するとポリシリコン抵抗（１３）は減少し、そしてベ
ース電流の一部がポリシリコンを経由して流れるため、
エミッタ電流の増加を防止できる。

（へ）実施例本発明の実施例を第１図乃至第７図を参照しながらＮＰ
Ｎ型のトランジスタでダーリントン接続された半導体装
置について説明する。尚本発明はＰＮＰ型のトランジス
タでダーリントン接続された半導体装置においても有効
である。

先ず第１図（イ）・第１図（ロ）を参照しながら本発明
の第１の実施例を詳述する。第１図（ロ）に示す如く、
Ｎ型のシリコン基板よりなるコレクタ領域（１）と、該
コレクタ領域（１）に形成される２つのＰ型のベース領
域（２）（３）と、該両ベース領域（２）（３）の中に
夫々形成されるＮ型のエミッタ領域（４）（５）と、が
ある。

ここで前記半導体基板に所定の耐圧が得られるようにエ
ピタキシャルＭ（１）を形成し、前記エピタキシャルＨ
（１）上にシリコン酸化膜を形成する。その後前記エピ
タキシャルＢ（１）内に２つのベース領域（２）（３）
を形成するための拡散孔を開口し、不純物拡散源である
ボロングラスを付着またはボロンを注入した後、再度シ
リコン酸化膜を被覆し、ベース領域（２）（３）を熱拡
散で形成する。次に前述と同様に不純物拡散源であるＮ
型の不純物拡散源であるリン、ヒ素を使用して、２つの
ベース領域（２）（３）内にエミッタ領域（４）（５）
を熱拡散する。従ってドライバー・トランジスタとなる
前段のトランジスタ（６）と、出力トランジスタとなる
後段のトランジスタ（７）が形成される。

次に第１図（イ〉に於いて、一点鎖線で示されている如
く、半導体基板表面に露出している両トランジスタ（６
）（７）のベース・エミッタ領域（２）（３）・（４）
（５）上に夫々オーミックコンタクトされた第１層のベ
ース・エミッタ電極（８）（９）（１０）（１１）と、
前記半導体基板上に形成された第１の絶縁膜（１２）と
、該第１の絶縁膜（１２）を介して前記前段のトランジ
スタ（６）の第１層のベース・エミッタ電極（８）（９
）間にバイアス抵抗として接続きれたポリシリコン抵抗
（１３）とがある。

本構成は本発明の第１の特徴とするところであり、前記
第１の絶縁膜（１２）を介して前記前段のトランジスタ
（６〉の第１層のベース・エミッタ電極（８）（９）間
にバイアス抵抗として接続されたポリシリコン抵抗（１
３）にある。

前記ポリシリコン抵抗体（１３）は不純物を拡散してい
ない状態で約５０００人の厚さで形成し、例えばリンを
所定の濃度となるような条件でイオン注入し、窒素ガス
雰囲気中で温度１０００’Ｃ５３０分間アニールをする
。例えばポリシリコン抵抗体（１３）のシート抵抗をＩ
ＫΩ／口とすると温度の変化率は−３５０ｏｒｐｍ／”
ｃとなる。従って前記ポリシリコン抵抗体り１３）は負
の温度係数を有し、温度が大きくなると抵抗値は小さく
なるために、後述する如くダーリントン接続された後段
のトランジスタのベースに入る電流は減少し、後段のト
ランジスタのコレクタ電流は小さくなる。

従ってｈｏは第４図に示す如く温度に対して正の温度特
性をもつが、ポリシリフン抵抗体（１３）の負の温度特
性によりり、の温度依存性を制御することが可能となる
。

更に前記両トランジスタ（６）（７）の第１暦のベース
・エミッタ電極（８）（９）（１０）（１１）およびポ
リシリコン抵抗（１３）を被覆するように形成きれた第
２の絶縁膜（１４）と、該第２の絶縁膜（１４）を介し
て前記両トランジスタ（６）（７）の第１層のベース・
エミッタ電極（８）（９）（１０）（１１）とダーリン
トン接続される第２層の電極（Ｉｓ）（１６）（１７）
とで本発明は構成される。

本構成は本発明の第２の特徴とするところであり、前述
したように両トランジスタ（６）（７）の第１暦のベー
ス・エミッタ電極（８）（９）（１０）（１１）および
ポリシリコン抵抗（１３）を被覆するように、例えばＣ
ＶＤ法により約２００００人の厚さでシリコン酸化膜（
１４）を形成する。更に前記両トランジスタ（６）（７
）の第１層のベース・エミッタ１極（８）（９）（１０
）（１１）と接続するために、前記シリコン酸化膜（１
４）を蝕刻法で開口する。その後第３図に示す如くダー
リントン接続するように例えばアルミニウム等を蒸若し
第２層の電極（１５）（１６）（１７）を形成する。第
２層の電極（１５）は前段のトランジスタ（６）の第１
層のベース電極（８）とオーミックコンタクトし、第２
Ｗ１の電極（１６）は前段のトランジスタ（６）の第１
層のエミッタ電極（９）と後段のトランジスタ（７）の
第１層のベース電極（１０）とをオーミックコンタクト
し、第２層の電極（１７）は後段のトランジスタ（７）
の第１層のエミッタ電極（１１）とオーミックコンタク
トしている。

ここで従来例である第２図（イ）を見ると、前段のトラ
ンジスタ（６）のベース電極（１５）は耐圧を向上する
ためにフィールドプレート構造となっている。しかし前
段のトランジスタ（６）のエミッタ電極と後段のベース
電極を接続する電極（１６）が邪魔をするために、前段
のトランジスタ（６）のエミッタ領域（４）全体を囲む
ように前記前段のトランジスタ（６）のベース電極（１
５）を形成することが不可能であるが、本発明の構成の
如く形成すると、前段のトランジスタ（６）の第１層の
ベース電極（８）はフィールドプレートの欠損部がない
形状で形成できる。

次に第６図（イ）・第６図（ロ）を参照しながら本発明
の第２の実施例を詳述する。先ずＮ型のシリコン基板よ
りなるコレクタ領域（１）と、該コレクタ領域（１）に
形成される２つのＰ型のベース領域（２）（３）と、該
両ベース領域（２）（３）のほぼ全表面に設けられたエ
ミッタ領域（４）（５）と、該両エミッタ領域（４）（
５）内に多数島状に配置するように形成された前記両ベ
ース領域（２）（３）のコンタクト領域（４′）・・・
（４゛）、（５′）・・・（５′）と、前記両エミッタ
領域（４）（５）のほぼ全面にオーミックコンタクトす
るよう形成された第１層のエミッタ電極（９）（１１）
と、前記ベース領域（２）（３）とオーミックコンタク
トするように形成された第１層のベース電極（８）＜１
０＞がある。

更には前記半導体基板（１）上に形成された第１の絶縁
膜（１２）と、該第１の絶縁膜（１２）を介して前記前
段のトランジスタ（６）の第１層のベース・エミッタ電
極（８）（９）間にバイアス抵抗として接続されるポリ
シリコン抵抗（１３）がある。

従って第１の実施例において説明したように、ポリシリ
コン抵抗体（１３）の負の温度特性によりｈＩの温度依
存性を制御することができる。

更に前記両トランジスタ（６）（７）の第１層のベース
・エミッタ電極（８）＜９）（１０）（１１）およびポ
リシリコン抵抗（１３）を被覆するように形成された第
２の絶縁膜（１４）と、該第２の絶縁膜（１４）を介し
て両トランジスタ（６）（７）の第１層のベース・エミ
ッタ電極（８）（９）（１０）（１１）とダーリントン
接続される第２の電極（１５）（１６）（１７）とで本
発明の第２の実施例は構成される。

従って多数の島状のベースとエミッタとのユニットによ
り構成され、これらのユニット・トランジスタが図では
大きく示しているが実際は２００８ｍＸ２００１ｔｍと
小さいため高速動作が可能となり、更には前段・後段の
トランジスタ（６）（７）にそれぞれ数百個差べて並列
動作させることで大電流で高速動作が可能となる。また
フィールド・プレートとなる前段のトランジスタ（６）
の第１ＷＪのベース電極〈８）も良好に形成できるため
耐圧を向上できる。

更に第７図（イ）・第７図（ロ）を参照しながら本発明
の第３の実施例を詳述する。前述の実施例と同様にコレ
クタ領域（１）に形成される２つのＰ型のベース領域（
２）（３）と、該両ベース領域（２）（３）に形成され
る多数の分割エミッタ領域（４〉・・・（４）、（５）
・・・（５）と、前記再分割エミッタ領域（４）・・・
（４）、（５）・・・（５）夫々に形成される第１層の
エミッタ電極（９）・・・り９）、（１１〉・・・（１
１）と、前記ベース領域（２）（３）に形成される第１
層のベース電極（８）（１０）とがある。

また前記半導体基板（１）上に形成された第１の絶縁膜
（１２）と、該第１の絶縁膜（１２）を介して前記前段
のトランジスタ（６）の第１層のベース・エミッタ電極
（８）（９）間にバイアス抵抗として接続されるポリシ
リコン抵抗（１３）がある。

更に前記両トランジスタ（６）（７）の第１層のベース
・エミッタ電極（８）（９）（１０）（１１）およびポ
リシリコン抵抗（１３）を被覆するように形成された第
２の絶縁膜（１４）と、該第２の絶縁膜（１４）を介し
て両トランジスタ（６）（７）の第１層のベース・エミ
ッタ電極（８）（９）（１０）（１１）とダーリントン
接続される第２の電極（１５）（１６）（１７）とで本
発明の第３の実施例は構成される。

従って分割エミッタ型のトランジスタがダーリントン接
続きれ大電流で高速動作が可能となり、ポリシリコン抵
抗体（１３）によりｈｙｔの温度依存性を制御できる。

更にはフィールド・プレートとなる前段のトランジスタ
（６）の第１ｙｍのベース電極（８）も良好に形成でき
るため耐圧を向上できる。

（ト）発明の効果以上の説明からも明らかな如く、少なくとも前記前段の
トランジスタ（６）のベース・エミッタ（８）（９）間
に負性抵抗であるポリシリコン抵抗体（１３）をバイア
ス抵抗として形成することで、ｈ□の温度依存性が小さ
いダーリントン接続されている半導体装置を形成できる
。

また第１層の電極と第２ＰＩｊの電極に多層に形成しで
あるためフィールド・プレートを良好に形成できるため
に耐圧の向上ができる。

更にはトランジスタ構造を第２・第３の実施例の如く形
成することで高周波で大電流用のダーリントン接続され
た半導体装置が可能となる。

【図面の簡単な説明】

第１図（イ〉は本発明の第１の実施例であり半導体装置
の平面図、第１図（ロ）は本発明によるＸ−Ｘ′線によ
る半導体装置の断面図、第２図（りは従来の半導体装置
の平面図、第２図（ロ）は従来の半導体装置のｘ−ｘ’
線による断面図、第３図は半導体装置の等価回路図、第
４図はコレクタ電流とｈＩの特性図、第５図はソート抵
抗と温度係数の特性図、第６図（イ）・第７図（りは第
２・第３の実施例であり半導体装置の平面図、第６図（
ロ）・第７図（ロ）はｘ−ｘ’線による半導体装置の断
面図である。（１）はコレクタ領域、（２）（３）はベース領域、（
４）（５）はエミッタ領域、（６）は前段のトランジス
タ、（７）は後段のトランジスタ、（８）（９）（１０
）（１１）は第１Ｈのベース・エミッタ電極、（１２）
は第１の絶縁膜、（１３）はポリシリコン抵抗、（１４
）は第２の絶縁膜、（ｔ５）（１６）（１７）は第２の
絶縁膜である。出願人　三洋電機株式会社外１名代理人　弁理士　西野卓嗣　外１名第　１　　図　（イ）第１悶（０）第　２　図　（イ］ｊ第３閃第４２１ｃ（Ａｌ

Claims

【特許請求の範囲】

（１）ダーリトン接続された前段および後段のトランジ
スタを備えた半導体装置に於いて、前記両トランジスタ
のベース・エミッタ領域に夫々オーミックコンタクトさ
れた第１層のベース・エミッタ電極と、前記半導体基板
上に形成された第１の絶縁膜と、該第１の絶縁膜を介し
て前記前段のトランジスタの第１層のベース・エミッタ
電極間にバイアス抵抗として接続されるポリシリコン抵
抗と、前記第１層のベース・エミッタ電極およびポリシ
リコン抵抗を被覆するように形成された第２の絶縁膜と
、該第２の絶縁膜を介して前記両トランジスタの第１層
のベース・エミッタ電極とダーリントン接続される第２
層の電極とを具備することを特徴とした半導体装置。
（２）特許請求の範囲第１項に於いて、前記両トランジ
スタのエミッタ領域を前記両ベース領域のほぼ全表面に
設け、前記両ベース領域のコンタクト領域を前記両エミ
ッタ領域内に多数島状に配置し、前記両エミッタ領域の
ほぼ全面にオーミックコンタクトした第１層のエミッタ
電極を設け、前記第２の絶縁膜を介して前記両ベース領
域のコンタクト領域とオーミックコンタクトして連結さ
れる第２層のベース電極とを設けたことを特徴とした半
導体装置。
（３）特許請求の範囲第１項に於いて、前記両トランジ
スタのベース領域に多数の分割エミッタ領域を設け、前
記両分割エミッタ領域の夫々に第１層のエミッタ電極を
設け、前記第２の絶縁膜を介して前記両分割エミッタ領
域の第１層のエミッタ電極に夫々オーミックコンタクト
して連結される第２層のエミッタ電極とを設けたことを
特徴とした半導体装置。