JPS5911677A - モノリシツク集積回路 - Google Patents
モノリシツク集積回路Info
- Publication number
- JPS5911677A JPS5911677A JP12159182A JP12159182A JPS5911677A JP S5911677 A JPS5911677 A JP S5911677A JP 12159182 A JP12159182 A JP 12159182A JP 12159182 A JP12159182 A JP 12159182A JP S5911677 A JPS5911677 A JP S5911677A
- Authority
- JP
- Japan
- Prior art keywords
- type
- collector
- resistor
- polysilicon
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 230000006378 damage Effects 0.000 description 10
- 239000002184 metal Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- RKHZFXFCJOIOTB-UHFFFAOYSA-N 2-hydroxypropyl (4-nitrophenyl) hydrogen phosphate Chemical compound CC(O)COP(O)(=O)OC1=CC=C([N+]([O-])=O)C=C1 RKHZFXFCJOIOTB-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はサージ破壊防止用の保護トランジスタを有する
モノリシック集積回路（以下ＩＣという）に関する。
モノリシック集積回路（以下ＩＣという）に関する。
一般にトランジスタをはじめＩＣなどの牛導体装置の信
頼度を考えるときにサージ破壊による故障が最も重要な
問題となる。特にＩＣにおいては。
頼度を考えるときにサージ破壊による故障が最も重要な
問題となる。特にＩＣにおいては。
例えば実装中に治具及び人体等に帯電した静電気がＩＣ
と接触し、ＩＣの端子間を通して放電して内部素子を破
壊に至らしめる。いわゆる静電破壊が問題となる。
と接触し、ＩＣの端子間を通して放電して内部素子を破
壊に至らしめる。いわゆる静電破壊が問題となる。
従来この静電破壊防止対策としては、保−素子としてＩ
Ｃの人、出力端子に直列に抵抗を挿入する。並列にダイ
オードを挿入するなどの方法があるが１％に優れた対策
としてトランジスタを保護素子として用いることが行な
われている。
Ｃの人、出力端子に直列に抵抗を挿入する。並列にダイ
オードを挿入するなどの方法があるが１％に優れた対策
としてトランジスタを保護素子として用いることが行な
われている。
第１図はその回路図を示したものである。論理ＩＣＩの
外部入出力端子２と論理回路３内部の入出力端４と同一
の配線系路中の一点６に保護トランジスタのコレクタが
接続され、該トランジスタのエミッタに電源端子５（こ
こでに接地されている。）に接続され、ペースが開放、
あるいに抵抗値数１００Ω〜数１０ＫＯの抵抗値Ｒ１を
通してエミッタに接続されている。（第１図Ｖ７Ｌ抵抗
接続の場合を示す。）なお、ダイオードＤｌμＩＣの場
合Ｑｌのコレクタと基板間の接合により必然的に形成さ
れるものを示しである。
外部入出力端子２と論理回路３内部の入出力端４と同一
の配線系路中の一点６に保護トランジスタのコレクタが
接続され、該トランジスタのエミッタに電源端子５（こ
こでに接地されている。）に接続され、ペースが開放、
あるいに抵抗値数１００Ω〜数１０ＫＯの抵抗値Ｒ１を
通してエミッタに接続されている。（第１図Ｖ７Ｌ抵抗
接続の場合を示す。）なお、ダイオードＤｌμＩＣの場
合Ｑｌのコレクタと基板間の接合により必然的に形成さ
れるものを示しである。
この回路げ保護トランジスタＱｌのペース開放の場合の
コレクタ部はツタ間ブレークダウン特性（いワユルＶＯ
ＥＯ）、 ６ルいはベース−エミッタ間ブレークダウ
ン特性（いわゆるＶｏｎＲ）を利用して内部入出力端４
に加わる＃電エネルギーをバイパスするための保繰回路
を形成しＣいる。
コレクタ部はツタ間ブレークダウン特性（いワユルＶＯ
ＥＯ）、 ６ルいはベース−エミッタ間ブレークダウ
ン特性（いわゆるＶｏｎＲ）を利用して内部入出力端４
に加わる＃電エネルギーをバイパスするための保繰回路
を形成しＣいる。
周知のようにＶｏａｃＨＶｏＢｏ よりは低くしかもブ
レークダウンした後トランジスタ作用にニジ負性抵抗特
性を示し、 ＢＶｏＢｏ ％性のときよりもはるかに低
インピーダンスでおる。又、 ＶＯＥＲは最初のブレー
クダウンポイントＵはぼＢＶＯＢＯに等しいがブレーク
ダウン後の最終的な値ＵＢＶｏｗｏと等しくなる。
レークダウンした後トランジスタ作用にニジ負性抵抗特
性を示し、 ＢＶｏＢｏ ％性のときよりもはるかに低
インピーダンスでおる。又、 ＶＯＥＲは最初のブレー
クダウンポイントＵはぼＢＶＯＢＯに等しいがブレーク
ダウン後の最終的な値ＵＢＶｏｗｏと等しくなる。
従ってこの第１図に示した回路によると、静電気が加わ
った時Ｉ Ｑｌがブレークダウンして低インピーダン
ス特性を示すので、静電エネルギーのバイパス能力が大
き〈従来のものに比べて優れた保護効果を示す。
った時Ｉ Ｑｌがブレークダウンして低インピーダン
ス特性を示すので、静電エネルギーのバイパス能力が大
き〈従来のものに比べて優れた保護効果を示す。
しかしながら第１図に示した回路をもってしても、対静
電破壊強度が不足する場合のあることが判明した、又、
前記保護トランジスタ自身の静電破壊強度が、大きくそ
の寸法、形状及び素子パラメータに依存することも分っ
てき友。
電破壊強度が不足する場合のあることが判明した、又、
前記保護トランジスタ自身の静電破壊強度が、大きくそ
の寸法、形状及び素子パラメータに依存することも分っ
てき友。
第２図（ａ）ぼ前述の第１図に示した回路構成で。
保護トランジスタＱ ｌのエミッタ面積８Ｅを変化させ
た時のＩＣの破壊電圧ＶＲＨの測定結果を、コレクタ叩
込層の層抵抗（以下ρｓｃという〕が５０ｒＶｌ：Ｉと
２０ ＪｏのＩＣについて示したものである。
た時のＩＣの破壊電圧ＶＲＨの測定結果を、コレクタ叩
込層の層抵抗（以下ρｓｃという〕が５０ｒＶｌ：Ｉと
２０ ＪｏのＩＣについて示したものである。
同図（ｂ）ｕその測定回路で、ＩＣＩの外部入出力端子
２にスイッチ８ｗをＡ側に倒すことによジ容量Ｃ（ここ
では２００ＰＦ）を直流可、源ＶＤにより光電し２次い
でスイッチＳｗを８１＋１１１に倒すことによジ、その
容量Ｃｖｃ光−された荷電電圧をＩＣ１の外部入出力端
子２に印加して保護トランジスタＱの破壊電圧ＶＢＲを
測定する。
２にスイッチ８ｗをＡ側に倒すことによジ容量Ｃ（ここ
では２００ＰＦ）を直流可、源ＶＤにより光電し２次い
でスイッチＳｗを８１＋１１１に倒すことによジ、その
容量Ｃｖｃ光−された荷電電圧をＩＣ１の外部入出力端
子２に印加して保護トランジスタＱの破壊電圧ＶＢＲを
測定する。
第２図の測定結果から次の２項の現象がよみとれる。第
１に破壊電圧ＶＢＲは工ばツタ面積ＳＰの０．３〜０．
７乗に比例して大きくなっている。このことに破壊エネ
ルギーが破壊電圧の２乗に比例すること及び単位上ばツ
タ面積轟ジの破壊エネルギーはほぼ一定値となるであろ
うことから説明され得る。
１に破壊電圧ＶＢＲは工ばツタ面積ＳＰの０．３〜０．
７乗に比例して大きくなっている。このことに破壊エネ
ルギーが破壊電圧の２乗に比例すること及び単位上ばツ
タ面積轟ジの破壊エネルギーはほぼ一定値となるであろ
うことから説明され得る。
第２に同−二ビツク面積においてはρ５ｃ＝５０％の保
護トランジスタに比較してρｓｃ ＝ ２０’にノ保護
トランジスタの破壊電圧が低いという現象である。この
現象の理由を第３図をもって説明するＯ 第３図は破壊電圧ＶＢＲ迄充電された外部の容量Ｃ（２
００ＰＦ）に蓄えられた静電エネルギーが保護トランジ
スタ内で消費される様子を単純化して示したものである
。Ｒｏｂ保護トランジスタのコレクタ飽和抵抗、ＣＢ接
合部抵抗等を含むコレクタ寄生抵抗、ＲＢｌｑエミッタ
バルク抵抗、ＥＢ接合部抵抗等を含む工ぐツタ寄生抵抗
を各々表わす。
護トランジスタに比較してρｓｃ ＝ ２０’にノ保護
トランジスタの破壊電圧が低いという現象である。この
現象の理由を第３図をもって説明するＯ 第３図は破壊電圧ＶＢＲ迄充電された外部の容量Ｃ（２
００ＰＦ）に蓄えられた静電エネルギーが保護トランジ
スタ内で消費される様子を単純化して示したものである
。Ｒｏｂ保護トランジスタのコレクタ飽和抵抗、ＣＢ接
合部抵抗等を含むコレクタ寄生抵抗、ＲＢｌｑエミッタ
バルク抵抗、ＥＢ接合部抵抗等を含む工ぐツタ寄生抵抗
を各々表わす。
同図において内部回路はそのインピーダンスが保護回路
のそれに比し十分大きい為に、また保庫回路のブレーク
ダウン電圧に破壊電圧に比し十分小さい為に各々省略さ
れている。今、外部のコンテンサーＣＶｃ蓄えられた静
電エネルギーｒ４ＲｏとＲＥの値に比例しコレクタ部及
びエミッタ部で消費され、各々の部分の温度上昇をもた
らす。通常この急激な温度上昇に対してＥＢ接合を含む
エミッタ部が最も劣下しやすく、従って所望の破壊電圧
■ＢＲに対し四−エミッタ面積におい奮ｐＲ”！、、□
の値はある一定値を示す。第２図（ａ）の例の場合。
のそれに比し十分大きい為に、また保庫回路のブレーク
ダウン電圧に破壊電圧に比し十分小さい為に各々省略さ
れている。今、外部のコンテンサーＣＶｃ蓄えられた静
電エネルギーｒ４ＲｏとＲＥの値に比例しコレクタ部及
びエミッタ部で消費され、各々の部分の温度上昇をもた
らす。通常この急激な温度上昇に対してＥＢ接合を含む
エミッタ部が最も劣下しやすく、従って所望の破壊電圧
■ＢＲに対し四−エミッタ面積におい奮ｐＲ”！、、□
の値はある一定値を示す。第２図（ａ）の例の場合。
多様な使用環境のもとてＩＣを保護する為に一応必要な
■肥の値である３５０Ｖを実現する為にげρＳＣ＝ ５
００’ｏの保護トランジスタにおいてはエミッタ面積Ｓ
ｖが１００μで良いのに対しρ５Ｃ＝２０Ｑ／口の保護
トランジスタにおいてはＳ Ｂ＝５００μが必要である
。これら各々のエミッタ面積を有する保護トランジスタ
のＲｏはρｓｃ ＝ ｓ ｏ％のトランジスタにおいて
に５０Ω程度、ρＳＣ＝２０７口のトランジスタにおい
てに１０Ω程度である。
■肥の値である３５０Ｖを実現する為にげρＳＣ＝ ５
００’ｏの保護トランジスタにおいてはエミッタ面積Ｓ
ｖが１００μで良いのに対しρ５Ｃ＝２０Ｑ／口の保護
トランジスタにおいてはＳ Ｂ＝５００μが必要である
。これら各々のエミッタ面積を有する保護トランジスタ
のＲｏはρｓｃ ＝ ｓ ｏ％のトランジスタにおいて
に５０Ω程度、ρＳＣ＝２０７口のトランジスタにおい
てに１０Ω程度である。
またエミッタ抵抗にほぼエミッタ面積に比例する。
従って両種のトランジスタがほぼ同程度へか増の値、及
びＶＢＲの値を示すことになる。
びＶＢＲの値を示すことになる。
以上述べたように所望のＶＢＲを得る為にμ、几０が小
さい場合にも十分に低いＲＢ即ち十分に大きな工ばツタ
面積８Ｂを有する保護トランジスタを設ければ良いこと
ＩＣなる。ところが、一方、 ＩＣの集積度の向上、
及び入出力部の寄生容量の低減という特性上の要求等か
ら、保護トランジスタの面積は可能な限り小さいことが
好ましい。
さい場合にも十分に低いＲＢ即ち十分に大きな工ばツタ
面積８Ｂを有する保護トランジスタを設ければ良いこと
ＩＣなる。ところが、一方、 ＩＣの集積度の向上、
及び入出力部の寄生容量の低減という特性上の要求等か
ら、保護トランジスタの面積は可能な限り小さいことが
好ましい。
本発明の目的ぼ第１図に示すような保護トランジスタを
有するモノリシック集積回路において。
有するモノリシック集積回路において。
該保護トランジスタの占有面積が、その保護機能を損う
ことなく十分に小さいことを特徴とするモノリシック集
積回路を提供することＶＣある。
ことなく十分に小さいことを特徴とするモノリシック集
積回路を提供することＶＣある。
本発明のＩＣぼコレクタが抵抗を通して入力又は出力端
子に接続され、エミッタが電源に接続され、ベースが開
放あるいに抵抗を通してエミッタに接続されている保護
回路を有することを特徴と本発明の第１の実施轢様のＩ
ＣＵ前記保穫トランジスタのコレクタ部に接続され比抵
抗がポリシリコンからなっている○ 本発明の第２の実施態様のＩＣｉ前記保護トランジスタ
のコレクタ部に接続された抵抗が該トランジスタのコレ
クタ埋込層自身からなっている０以下本発明について図
面を参照にして詳細に説明する。
子に接続され、エミッタが電源に接続され、ベースが開
放あるいに抵抗を通してエミッタに接続されている保護
回路を有することを特徴と本発明の第１の実施轢様のＩ
ＣＵ前記保穫トランジスタのコレクタ部に接続され比抵
抗がポリシリコンからなっている○ 本発明の第２の実施態様のＩＣｉ前記保護トランジスタ
のコレクタ部に接続された抵抗が該トランジスタのコレ
クタ埋込層自身からなっている０以下本発明について図
面を参照にして詳細に説明する。
第４図は本発明による保護回路の等価回路図を第１図と
同様に示したものである。外部入力端子２と論理回路３
の内部入力端４と同一配線系路上の一点６と保護トラン
ジスタのコレクタとの間に前記抵抗Ｒｏが接続されてい
る。
同様に示したものである。外部入力端子２と論理回路３
の内部入力端４と同一配線系路上の一点６と保護トラン
ジスタのコレクタとの間に前記抵抗Ｒｏが接続されてい
る。
第５図ぼ本発明による保護回路において静電エネルギー
が消費される様子を第３図と同様の簡略化を施して示し
たものである。第５図においては。
が消費される様子を第３図と同様の簡略化を施して示し
たものである。第５図においては。
第３図について説明したと同様の理由により、所助
望のＶＢＲ値を得る為には ／（Ｒｐ＋）ｔ、ｏ＋１も
。）がある一定値以下に設定される０例えば第２図（ａ
）で示したように３５０ＶのＶＢＲ＆’！、 ρｓｃ
＝ ５００１０の保護トランジスタで１ｓＢ＝１００
μ とすればＲＯを接続することなく、必然的に該トラ
ンジスタに寄生する５０Ωの几０で満足される。一方間
一の形状１寸法を有するρｓｃ ” ２０ Ｑ’口の保
護トランジスタにおいてはＲｏｔ’！２０Ω程度となる
。従ってＲｏとして３０Ω程度の抵抗を接続すれば、保
護トランジスタ自身の寸法を大きくすることなく。
。）がある一定値以下に設定される０例えば第２図（ａ
）で示したように３５０ＶのＶＢＲ＆’！、 ρｓｃ
＝ ５００１０の保護トランジスタで１ｓＢ＝１００
μ とすればＲＯを接続することなく、必然的に該トラ
ンジスタに寄生する５０Ωの几０で満足される。一方間
一の形状１寸法を有するρｓｃ ” ２０ Ｑ’口の保
護トランジスタにおいてはＲｏｔ’！２０Ω程度となる
。従ってＲｏとして３０Ω程度の抵抗を接続すれば、保
護トランジスタ自身の寸法を大きくすることなく。
ρ８（： ＝ ５００／口の保護トランジスタと同程度
のＶＢＲが得られることとなる。
のＶＢＲが得られることとなる。
第６図に本発明の第一の実施例を保護回路の断面図をも
って示したものである。本実施例におけるトランジスタ
ｉＰ型基板７上に絶縁用Ｐ型領域８に囲まれたＮ型埋込
層９． Ｎ型高濃度不純物拡散領域１０．ｎ型コレクタ
領域１１．ｐ型ベース領域１２．ｎ型工きツタ領域１３
を有し、各電極としてポリシリコンを用いている構造の
場合を示す。該ポリシリ電極は例えばポリシリコン層を
選択的に酸化し之層１５で互いに分離することにより形
成する。工ばツタ電極１７上には絶縁層１９に設けられ
た開口部２１を介して金属配線２４が接続され、低いイ
ンピーダンスで電源端子に接地される。ベース電極１６
においてに、電極から連続して、Ｐ型不純物が拡散され
たポリシリコン層２７が絶縁膜１４上ｌＣ延在して抵抗
Ｒ１を形成している。抵抗几ｌの先端に開口部２２．金
属配線２５を介し電源端子に接地される。一方コレクタ
電極１６からに、連続してｎ型不純物が拡散されたポリ
シリコンＮ２６が絶縁膜１４上に延在して抵抗１（、１
を形成している。抵抗Ｒ１の先端は開口部２２．金属配
線２５を介し電源端子に接地される。一方コレクタ成極
１６からは、連続してｎ型不純物が拡散されたポリシリ
コンｗＩ２６が絶縁膜１４上に延在して抵抗ＲＯを形成
している。抵抗）ｔｏの先端に開口部２０を介して入出
力金属配線２３に接続されている。ポリシリコン抵抗Ｒ
１の体積としては静電エネルギの吸収による発熱にポリ
シリコンが十分耐えられる体積が必要である。
って示したものである。本実施例におけるトランジスタ
ｉＰ型基板７上に絶縁用Ｐ型領域８に囲まれたＮ型埋込
層９． Ｎ型高濃度不純物拡散領域１０．ｎ型コレクタ
領域１１．ｐ型ベース領域１２．ｎ型工きツタ領域１３
を有し、各電極としてポリシリコンを用いている構造の
場合を示す。該ポリシリ電極は例えばポリシリコン層を
選択的に酸化し之層１５で互いに分離することにより形
成する。工ばツタ電極１７上には絶縁層１９に設けられ
た開口部２１を介して金属配線２４が接続され、低いイ
ンピーダンスで電源端子に接地される。ベース電極１６
においてに、電極から連続して、Ｐ型不純物が拡散され
たポリシリコン層２７が絶縁膜１４上ｌＣ延在して抵抗
Ｒ１を形成している。抵抗几ｌの先端に開口部２２．金
属配線２５を介し電源端子に接地される。一方コレクタ
電極１６からに、連続してｎ型不純物が拡散されたポリ
シリコンＮ２６が絶縁膜１４上に延在して抵抗１（、１
を形成している。抵抗Ｒ１の先端は開口部２２．金属配
線２５を介し電源端子に接地される。一方コレクタ成極
１６からは、連続してｎ型不純物が拡散されたポリシリ
コンｗＩ２６が絶縁膜１４上に延在して抵抗ＲＯを形成
している。抵抗）ｔｏの先端に開口部２０を介して入出
力金属配線２３に接続されている。ポリシリコン抵抗Ｒ
１の体積としては静電エネルギの吸収による発熱にポリ
シリコンが十分耐えられる体積が必要である。
例えば第５図で説明したρ５ｃ＝２０’）名工ｉツタ面
積１００μ、Ｒｏ＝２００の保護トランジスタにおいて
に、３０ΩのＲ，ＩＩとして３．７Ｘ１０ｃＩｒＬ程度
以上の体積が好ましい。以上説明したように本実施例の
場合、抵抗ＲＯをポリシリコンにより形成することによ
り、保護トランジスタを大きくすることなく、且つ寄生
の容量を少なく保つことが可能となる。
積１００μ、Ｒｏ＝２００の保護トランジスタにおいて
に、３０ΩのＲ，ＩＩとして３．７Ｘ１０ｃＩｒＬ程度
以上の体積が好ましい。以上説明したように本実施例の
場合、抵抗ＲＯをポリシリコンにより形成することによ
り、保護トランジスタを大きくすることなく、且つ寄生
の容量を少なく保つことが可能となる。
第７図は本発明の第２の実施例を保護トランジスタの平
面図をもって示す。本実施例は従来型のバイポーラトラ
ンジスタの平面図をもって示す。
面図をもって示す。本実施例は従来型のバイポーラトラ
ンジスタの平面図をもって示す。
本実施例は従来型のバイポーラトランジスタに本発明を
応用した場合を示す。本実施例のトランジスタは絶縁領
域２９に四１れたコレクタ埋込み層３０、 コレクタ
、エミッタ、ベースの各コンタクトホール３１，３２．
３３を崩し、各コンタクトホールからはコレクタ、エミ
ッタ、ベースの各電極金属配線３４，３５．３６が引き
出されている。
応用した場合を示す。本実施例のトランジスタは絶縁領
域２９に四１れたコレクタ埋込み層３０、 コレクタ
、エミッタ、ベースの各コンタクトホール３１，３２．
３３を崩し、各コンタクトホールからはコレクタ、エミ
ッタ、ベースの各電極金属配線３４，３５．３６が引き
出されている。
本実施例において抵抗凡０は第６図中のコレクタｍ地層
３０の形状をコレクタコンタクトホール３１とエミッタ
コンタクトホール３２のｒｌ＃］３０′においてその巾
を狭くすることによって得ている。例えは前述のρｓｃ
” ２０ 、Ｑ１０． Ｓ Ｒ＝ １００ ／ｌ
１７）保護トランジスタにおいて、コレクタ埋込み層隘
路部の巾をρ５ｏ＝５０ｒ）／口の場合の２１５程度に
とることにより、保護トランジスタの面積を大きくする
ことなく、ρ３Ｃ＝ ５０９４の場合と同程度のＶＢＲ
を得ることが可能となる。
３０の形状をコレクタコンタクトホール３１とエミッタ
コンタクトホール３２のｒｌ＃］３０′においてその巾
を狭くすることによって得ている。例えは前述のρｓｃ
” ２０ 、Ｑ１０． Ｓ Ｒ＝ １００ ／ｌ
１７）保護トランジスタにおいて、コレクタ埋込み層隘
路部の巾をρ５ｏ＝５０ｒ）／口の場合の２１５程度に
とることにより、保護トランジスタの面積を大きくする
ことなく、ρ３Ｃ＝ ５０９４の場合と同程度のＶＢＲ
を得ることが可能となる。
これまでの説明に保護トランジスタとしてＮＰＮ型トラ
ンジスタを、内部回路として論理回路を用いたが９本発
明の趣旨ＨＰＮＰ トランジスタ及び他の形式の内部回
路にも適用されることげいう壕でもない。
ンジスタを、内部回路として論理回路を用いたが９本発
明の趣旨ＨＰＮＰ トランジスタ及び他の形式の内部回
路にも適用されることげいう壕でもない。
又１ザージ破壊として最も厳しいと考えられる静電破壊
を例にあげて説明したが２本発明の趣旨は一般のサージ
破壊に対しても有効であることは言うまでもない。
を例にあげて説明したが２本発明の趣旨は一般のサージ
破壊に対しても有効であることは言うまでもない。
以上、詳細に説明した通ジ本発明のモノリシックＩＣｔ
ｄ、 コレクタが抵抗全通して入力又は出力端子に接
続され、エミッタが電源に接続され、ベースが開放ある
いぼ抵抗を通してエミッタに接続されている保護トラン
ジスタを有している為に。
ｄ、 コレクタが抵抗全通して入力又は出力端子に接
続され、エミッタが電源に接続され、ベースが開放ある
いぼ抵抗を通してエミッタに接続されている保護トラン
ジスタを有している為に。
コレクタに接続された該抵抗を適轟に選ぶことにより、
従来のように例えば低いコレクタ埋込層層抵抗の場合に
保護トランジスタ自体か破壊されることがほとんど無く
なり、より優れた耐サージ破壊特性を有している。
従来のように例えば低いコレクタ埋込層層抵抗の場合に
保護トランジスタ自体か破壊されることがほとんど無く
なり、より優れた耐サージ破壊特性を有している。
更にこの保護トランジスタのコレクタに接続スる抵抗を
ポリシリコンで形成するが或いに保護トランジスタ自身
のコレクタ埋込層で形成することによジ、入出力端子へ
の寄生容量、保護トランジスタの占有面積を増大するこ
となく優れｆｃ耐サージ特性を有するモノリシック集積
回路を提供することができその効果に大きい。
ポリシリコンで形成するが或いに保護トランジスタ自身
のコレクタ埋込層で形成することによジ、入出力端子へ
の寄生容量、保護トランジスタの占有面積を増大するこ
となく優れｆｃ耐サージ特性を有するモノリシック集積
回路を提供することができその効果に大きい。
第１図は従来の保護トランジスタを有するモノリシック
ＩＣの例を示す回路図、第２図（ａ）は第１図の回路に
おける保護トランジスタの工Ｓツタ面積８ｗと破壊電圧
ＶＥＲの関係を示す特性図、第２図（ｂ）はその測定回
路図、第３図μ第１図の回路において保護トランジスタ
で静電エネルギーが消費される様子を示す簡略化等価回
路図、第４図は本発明によるモノリシックＩＣを示す回
路図、第５図に第４図の回路において保護トランジスタ
で静電エネルギーが消費される様子を示す簡略化等価回
路図、第６図に本発明による第一の実施例を示す断面図
、第７図に本発明の第二の実施例を示す回路図である。 図中１・・・モノリシックＩＣ，２・・・外部入出力端
子、３・・・論理回路、４・・・内部入出力端、５・・
・電源端子、６・・・外部入出力端子と内部入出力端と
同一配線系路中の一点、７・・・Ｐ型ＩＣ基板、８・・
・Ｐ型絶縁用領域、９・・・コレクタ埋込層、１０・・
・Ｎ型窩＠度不純物拡散領域、１１・・・コレクタ領域
、１２・・・ベース領域、１４，１５．１９・・・絶縁
層、１６゜１７．１８・・・ポリシリ”７Ｎ極ｅ ２
０，２１．２２・・・絶縁層に設けられた開口部、２３
，２４，２５・・・金属配線、２６．２７・・・ポリシ
リコン抵抗、２９・・・トランジスタ領域、３０．３０
’・・・コレクタ埋込層領域＋ ３１．３２．３３・
・・コンタクトホール。 ３４．３５．３６・・・トランジスタ電極金属配線め／
図 窮 ４図 エミ＼ンン）ｆｈオ巨 （ＳＥ） 箭 Ｚ 間 （ａ） 箔 Ｚ 閏 （ｂ） 寮３図 第、Ｓ 図 第 ６ 図 ６７ 図
ＩＣの例を示す回路図、第２図（ａ）は第１図の回路に
おける保護トランジスタの工Ｓツタ面積８ｗと破壊電圧
ＶＥＲの関係を示す特性図、第２図（ｂ）はその測定回
路図、第３図μ第１図の回路において保護トランジスタ
で静電エネルギーが消費される様子を示す簡略化等価回
路図、第４図は本発明によるモノリシックＩＣを示す回
路図、第５図に第４図の回路において保護トランジスタ
で静電エネルギーが消費される様子を示す簡略化等価回
路図、第６図に本発明による第一の実施例を示す断面図
、第７図に本発明の第二の実施例を示す回路図である。 図中１・・・モノリシックＩＣ，２・・・外部入出力端
子、３・・・論理回路、４・・・内部入出力端、５・・
・電源端子、６・・・外部入出力端子と内部入出力端と
同一配線系路中の一点、７・・・Ｐ型ＩＣ基板、８・・
・Ｐ型絶縁用領域、９・・・コレクタ埋込層、１０・・
・Ｎ型窩＠度不純物拡散領域、１１・・・コレクタ領域
、１２・・・ベース領域、１４，１５．１９・・・絶縁
層、１６゜１７．１８・・・ポリシリ”７Ｎ極ｅ ２
０，２１．２２・・・絶縁層に設けられた開口部、２３
，２４，２５・・・金属配線、２６．２７・・・ポリシ
リコン抵抗、２９・・・トランジスタ領域、３０．３０
’・・・コレクタ埋込層領域＋ ３１．３２．３３・
・・コンタクトホール。 ３４．３５．３６・・・トランジスタ電極金属配線め／
図 窮 ４図 エミ＼ンン）ｆｈオ巨 （ＳＥ） 箭 Ｚ 間 （ａ） 箔 Ｚ 閏 （ｂ） 寮３図 第、Ｓ 図 第 ６ 図 ６７ 図
Claims (3)
- （１） コレクタが抵抗を通して入力又は出力端子に
接続され、エミッタが電源に接続され、ベースが開放あ
るいぼ抵抗を通してエミッタに接続されている保護トラ
ンジスタを有することを特徴とするモノリシック集積回
路。 - （２）前記保護トランジスタのコレクタに接続された抵
抗がポリシリコンからなることを特徴とする特許請求の
範囲第（１）項に記載のモノリシック集積回路。 - （３） 前記保護トランジスタのコレクタに接続され
た抵抗がコレクタ埋込み層からなることを特徴とする特
許請求の範囲第一項に記載のモノリシック集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12159182A JPS5911677A (ja) | 1982-07-13 | 1982-07-13 | モノリシツク集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12159182A JPS5911677A (ja) | 1982-07-13 | 1982-07-13 | モノリシツク集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5911677A true JPS5911677A (ja) | 1984-01-21 |
Family
ID=14815034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12159182A Pending JPS5911677A (ja) | 1982-07-13 | 1982-07-13 | モノリシツク集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911677A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210674A (ja) * | 1986-03-11 | 1987-09-16 | Sanyo Electric Co Ltd | 半導体装置 |
| JPH02206126A (ja) * | 1989-02-06 | 1990-08-15 | Matsushita Electron Corp | バイポーラ型半導体集積回路装置 |
| DE102004042348B4 (de) * | 2004-09-01 | 2014-07-31 | Infineon Technologies Ag | ESD-Halbleiterbauelement mit erhöhter ESD-Robustheit |
-
1982
- 1982-07-13 JP JP12159182A patent/JPS5911677A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210674A (ja) * | 1986-03-11 | 1987-09-16 | Sanyo Electric Co Ltd | 半導体装置 |
| JPH02206126A (ja) * | 1989-02-06 | 1990-08-15 | Matsushita Electron Corp | バイポーラ型半導体集積回路装置 |
| DE102004042348B4 (de) * | 2004-09-01 | 2014-07-31 | Infineon Technologies Ag | ESD-Halbleiterbauelement mit erhöhter ESD-Robustheit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838043A (en) | ESD protection circuit located under protected bonding pad | |
| US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
| JPH06177330A (ja) | 半導体装置 | |
| KR100452741B1 (ko) | 반도체집적회로장치 | |
| US4189739A (en) | Semiconductor overload protection structure | |
| JPS5911677A (ja) | モノリシツク集積回路 | |
| JPS63306669A (ja) | 半導体装置 | |
| US6952037B2 (en) | Electrostatic discharge semiconductor protection circuit of reduced area | |
| JPH09139468A (ja) | 半導体集積回路装置 | |
| US5113230A (en) | Semiconductor device having a conductive layer for preventing insulation layer destruction | |
| JPS6348192B2 (ja) | ||
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPS58186959A (ja) | 半導体装置 | |
| ITMI982003A1 (it) | Dispositivo circuitale di protezione contro scariche elettrostatiche e immune dal fenomeno di latch-up | |
| JPS5916365A (ja) | 相補型半導体装置 | |
| JPH06151716A (ja) | 半導体集積回路装置 | |
| JPS6015338Y2 (ja) | 半導体装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS5879749A (ja) | 半導体集積回路 | |
| JPH02135774A (ja) | 半導体装置 | |
| JPS6336554A (ja) | 半導体装置 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPS61232658A (ja) | 集積回路装置 | |
| KR100290788B1 (ko) | 반도체 소자의 정전기 방지 구조 | |
| JP3157377B2 (ja) | 半導体装置 |