JPH02206126A - バイポーラ型半導体集積回路装置 - Google Patents
バイポーラ型半導体集積回路装置Info
- Publication number
- JPH02206126A JPH02206126A JP2692089A JP2692089A JPH02206126A JP H02206126 A JPH02206126 A JP H02206126A JP 2692089 A JP2692089 A JP 2692089A JP 2692089 A JP2692089 A JP 2692089A JP H02206126 A JPH02206126 A JP H02206126A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon resistor
- metal wiring
- impurity diffusion
- diffusion layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 abstract description 24
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、シリコン基盤上に形成されたポリシリコン抵
抗体およびシリコン基盤中に形成されたバイポーラトラ
ンジスタとを有するバイポーラ型半導体集積回路装置に
関するものである。
抗体およびシリコン基盤中に形成されたバイポーラトラ
ンジスタとを有するバイポーラ型半導体集積回路装置に
関するものである。
従来の技術
バイポーラ型半導体集積回路装置において、バイポーラ
トランジスタのコレクタまたはエミッタまたはベースに
、ポリシリコン抵抗体を接続し、上記ポリシリコン抵抗
体に電流を断続的に流すことにより、電圧信号を発生さ
せる手法が用いられている。以下に、従来のバイポーラ
型半導体集積回路装置について説明する。第２図は、従
来のバイポーラ型半導体集積回路装置の断面構造図を示
すものである。第２図において、１はシリコン基盤、２
はバイポーラトランジスタのコレクタ不純物拡散層、３
はエピタキシャル層、４は分離絶縁膜、５はベース層、
６はエミツタ層、７は第１絶縁膜、８は第一導電型のポ
リシリコン抵抗体、９は第２絶縁膜、ｌｏａはポリシリ
コン抵抗体とトランジスタとを電気的に接続する接続用
金属配線、１０ｂは金属配線である。
トランジスタのコレクタまたはエミッタまたはベースに
、ポリシリコン抵抗体を接続し、上記ポリシリコン抵抗
体に電流を断続的に流すことにより、電圧信号を発生さ
せる手法が用いられている。以下に、従来のバイポーラ
型半導体集積回路装置について説明する。第２図は、従
来のバイポーラ型半導体集積回路装置の断面構造図を示
すものである。第２図において、１はシリコン基盤、２
はバイポーラトランジスタのコレクタ不純物拡散層、３
はエピタキシャル層、４は分離絶縁膜、５はベース層、
６はエミツタ層、７は第１絶縁膜、８は第一導電型のポ
リシリコン抵抗体、９は第２絶縁膜、ｌｏａはポリシリ
コン抵抗体とトランジスタとを電気的に接続する接続用
金属配線、１０ｂは金属配線である。
以上のように構成されたバイポーラ型半導体集積回路装
置において、第１導電型のポリシリコン抵抗体８の一端
は、金属配線１０ｂに接続される。
置において、第１導電型のポリシリコン抵抗体８の一端
は、金属配線１０ｂに接続される。
第１導電型のポリシリコン抵抗体８の他端は、接続用金
属配線１０ａを介してパイボーラトランジスタのコレク
タ不純物拡散層２に接続され、第１導電型のポリシリコ
ン抵抗体８と、バイポーラトランジスタのコレクタ不純
物拡散層２とは、直接接触しておらず、金属配線１０ａ
を介して接続されている。この例ではコレクタ不純物拡
散層２は第１導電型である。
属配線１０ａを介してパイボーラトランジスタのコレク
タ不純物拡散層２に接続され、第１導電型のポリシリコ
ン抵抗体８と、バイポーラトランジスタのコレクタ不純
物拡散層２とは、直接接触しておらず、金属配線１０ａ
を介して接続されている。この例ではコレクタ不純物拡
散層２は第１導電型である。
発明が解決しようとする課題
しかしながら、上記の従来の構成では、第１導電型のポ
リシリコン抵抗体８とバイポーラトランジスタの第１導
電型のコレクタ不純物拡散層２との間に、製造上の間隔
の余裕度を設ける必要があり、素子占有面積の増大をま
ねいていた。また、第１導電型のポリシリコン抵抗体８
とバイポーラトランジスタの第１導電型コレクタ不純物
層２との接続に用いる金属配線１０ａの存在により、他
の信号を取り扱う金属配線の配線自由度を著しく阻害し
ていた。
リシリコン抵抗体８とバイポーラトランジスタの第１導
電型のコレクタ不純物拡散層２との間に、製造上の間隔
の余裕度を設ける必要があり、素子占有面積の増大をま
ねいていた。また、第１導電型のポリシリコン抵抗体８
とバイポーラトランジスタの第１導電型コレクタ不純物
層２との接続に用いる金属配線１０ａの存在により、他
の信号を取り扱う金属配線の配線自由度を著しく阻害し
ていた。
本発明は、上記従来の課題を解決するもので、素子の占
有面積の縮小および金属配線の配線自由度の拡大を実現
したバイポーラ型半導体集積回路装置を提供することを
目的とする。
有面積の縮小および金属配線の配線自由度の拡大を実現
したバイポーラ型半導体集積回路装置を提供することを
目的とする。
課題を解決するための手段
この目的を達成するために本発明のバイポーラ型半導体
集積回路装置は、ポリシリコン抵抗体の一端を、バイポ
ーラトランジスタのコレクタおよびまたはエミッタある
いはベースの不純物拡散層の表面に直接接触させ、接続
用の金属配線を不要とした構成を有している。
集積回路装置は、ポリシリコン抵抗体の一端を、バイポ
ーラトランジスタのコレクタおよびまたはエミッタある
いはベースの不純物拡散層の表面に直接接触させ、接続
用の金属配線を不要とした構成を有している。
作用
この構成によって、バイポーラトランジスタのコレクタ
、エミッタおよびベースの不純物拡散層上にそれぞれ設
けたコンタクト開口部を介して、前記不純物拡散層の表
面とポリシリコン抵抗体の一端を直接接触させて電気的
に接続できるのでポリシリコン抵抗体の一端の上側には
接続用金属配線およびこれに対応するコンタクト開口部
は不要である。このため、ポリシリコン抵抗体とバイポ
ーラトランジスタとの間隔が削減できる。また、他の電
気的に分離した金属配線をポリシリコン抵抗体の一端の
上側にも配置でき、配線の自由度を拡大することができ
る。
、エミッタおよびベースの不純物拡散層上にそれぞれ設
けたコンタクト開口部を介して、前記不純物拡散層の表
面とポリシリコン抵抗体の一端を直接接触させて電気的
に接続できるのでポリシリコン抵抗体の一端の上側には
接続用金属配線およびこれに対応するコンタクト開口部
は不要である。このため、ポリシリコン抵抗体とバイポ
ーラトランジスタとの間隔が削減できる。また、他の電
気的に分離した金属配線をポリシリコン抵抗体の一端の
上側にも配置でき、配線の自由度を拡大することができ
る。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は、本発明の実施例におけるバイポーラ型半導体
集積回路装置の断面構造図を示すものである。第１図に
おいてシリコン基盤１の中に分離絶縁膜４を形成した後
、バイポーラトランジスタのＮ型のコレクタ不純物拡散
層２．エピタキシャル層３．エミッタ層６．およびＰ型
のベース層５を形成した後、表面に第１絶縁膜７例えば
シリコン酸化膜を０．５μｍの厚さで形成し、コンタク
ト窓を開口した後、Ｎ型にドープしたポリシリコン抵抗
体８を形成し、金属配線１０ｂと、他の信号を取り扱う
金属配線１０ｃを同時形成する。以上のように構成され
たバイポーラ型半導体集積回路装置において、Ｎ型のポ
リシリコン抵抗体８の一端は、バイポーラトランジスタ
のＮ型のコレクタ不純物拡散層２の表面のコンタクト開
口部で直接接触している。これは、ポリシリコン抵抗体
８の一端上側に金属配線と接続するためのコンタクト開
口部を不要とし、コレクタ不純物拡散層２の表面に設け
たコンタクト開口部を共有している。
集積回路装置の断面構造図を示すものである。第１図に
おいてシリコン基盤１の中に分離絶縁膜４を形成した後
、バイポーラトランジスタのＮ型のコレクタ不純物拡散
層２．エピタキシャル層３．エミッタ層６．およびＰ型
のベース層５を形成した後、表面に第１絶縁膜７例えば
シリコン酸化膜を０．５μｍの厚さで形成し、コンタク
ト窓を開口した後、Ｎ型にドープしたポリシリコン抵抗
体８を形成し、金属配線１０ｂと、他の信号を取り扱う
金属配線１０ｃを同時形成する。以上のように構成され
たバイポーラ型半導体集積回路装置において、Ｎ型のポ
リシリコン抵抗体８の一端は、バイポーラトランジスタ
のＮ型のコレクタ不純物拡散層２の表面のコンタクト開
口部で直接接触している。これは、ポリシリコン抵抗体
８の一端上側に金属配線と接続するためのコンタクト開
口部を不要とし、コレクタ不純物拡散層２の表面に設け
たコンタクト開口部を共有している。
ごのため、素子占有面積の大幅な縮小が達成できる。ま
た、ポリシリコン抵抗体８の一端の上側には金属配線が
不要なので、他の信号を取り扱う電気的に分離すべき金
属配線１０ｃがコレクタ不純物拡散層２上のポリシリコ
ン抵抗体８の一端の上側に設置でき、配線の自由度が拡
大できる。なお、本実施例では、バイポーラトランジス
タのコレクタ不純物拡散層の場合を示したが、それぞれ
の拡散層の導電型とポリシリコン抵抗体の導電型を一致
させればベース層５およびエミツタ層６に対しても適用
できることは明らかである。
た、ポリシリコン抵抗体８の一端の上側には金属配線が
不要なので、他の信号を取り扱う電気的に分離すべき金
属配線１０ｃがコレクタ不純物拡散層２上のポリシリコ
ン抵抗体８の一端の上側に設置でき、配線の自由度が拡
大できる。なお、本実施例では、バイポーラトランジス
タのコレクタ不純物拡散層の場合を示したが、それぞれ
の拡散層の導電型とポリシリコン抵抗体の導電型を一致
させればベース層５およびエミツタ層６に対しても適用
できることは明らかである。
発明の効果
以上のように、本発明は、第１導電型ポリシリコン抵抗
体の一端をバイポーラトランジスタの第１導電型コレク
タおよび、またはエミッタあるいはベースの不純物拡散
層の表面に直接接触することにより、第１導電型ポリシ
リコン抵抗体とバイポーラトランジスタとの間に、製造
上の間隔の余裕を設ける必要がなく、従って素子占有面
積の大幅な縮小が達成できる。また、第１導電型ポリシ
リコン抵抗体とバイポーラトランジスタの不純物拡散層
との接続用金属配線が不必要となるので、他の信号を取
り扱う金属配線を、ポリシリコン抵抗体の一端の上側に
も設置でき、配線の自由度を拡大することができる優れ
たバイポーラ型半導体集積回路装置を実現できるもので
ある。
体の一端をバイポーラトランジスタの第１導電型コレク
タおよび、またはエミッタあるいはベースの不純物拡散
層の表面に直接接触することにより、第１導電型ポリシ
リコン抵抗体とバイポーラトランジスタとの間に、製造
上の間隔の余裕を設ける必要がなく、従って素子占有面
積の大幅な縮小が達成できる。また、第１導電型ポリシ
リコン抵抗体とバイポーラトランジスタの不純物拡散層
との接続用金属配線が不必要となるので、他の信号を取
り扱う金属配線を、ポリシリコン抵抗体の一端の上側に
も設置でき、配線の自由度を拡大することができる優れ
たバイポーラ型半導体集積回路装置を実現できるもので
ある。
第１図は本発明の実施例におけるバイポーラ型半導体集
積回路装置の断面構造図、第２図は従来のバイポーラ型
半導体集積回路装置の断面構造図である。 ２・・・・・・コレクタ不純物拡散層、８・・・・・・
ポリシリコン抵抗体、１０ａ・・・・・・接続用金属配
線、ｌｏｂ・・・・・・金属配線。 代理人の氏名 弁理士 粟野重孝 ほか１名謳渋
積回路装置の断面構造図、第２図は従来のバイポーラ型
半導体集積回路装置の断面構造図である。 ２・・・・・・コレクタ不純物拡散層、８・・・・・・
ポリシリコン抵抗体、１０ａ・・・・・・接続用金属配
線、ｌｏｂ・・・・・・金属配線。 代理人の氏名 弁理士 粟野重孝 ほか１名謳渋
Claims (1)
- 絶縁膜を被着したシリコン基盤上に形成された第１導電
型ポリシリコン抵抗体と、前記シリコン基盤中に形成さ
れたバイポーラトランジスタとを有し、前記第１導電型
ポリシリコン抵抗体の一端が前記バイポーラトランジス
タの第１導電型のコレクタおよびまたはエミッタ、ある
いはベースの不純物拡散層の表面に直接接触してなるバ
イポーラ型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2692089A JPH02206126A (ja) | 1989-02-06 | 1989-02-06 | バイポーラ型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2692089A JPH02206126A (ja) | 1989-02-06 | 1989-02-06 | バイポーラ型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02206126A true JPH02206126A (ja) | 1990-08-15 |
Family
ID=12206625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2692089A Pending JPH02206126A (ja) | 1989-02-06 | 1989-02-06 | バイポーラ型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02206126A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020090847A (ko) * | 2001-05-29 | 2002-12-05 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911677A (ja) * | 1982-07-13 | 1984-01-21 | Nec Corp | モノリシツク集積回路 |
| JPS62272568A (ja) * | 1986-05-21 | 1987-11-26 | Hitachi Ltd | 半導体装置 |
-
1989
- 1989-02-06 JP JP2692089A patent/JPH02206126A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911677A (ja) * | 1982-07-13 | 1984-01-21 | Nec Corp | モノリシツク集積回路 |
| JPS62272568A (ja) * | 1986-05-21 | 1987-11-26 | Hitachi Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020090847A (ko) * | 2001-05-29 | 2002-12-05 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985745A (en) | Substrate structure for composite semiconductor device | |
| US3722079A (en) | Process for forming buried layers to reduce collector resistance in top contact transistors | |
| JPH07312424A (ja) | 半導体装置及びその製造方法 | |
| US3436279A (en) | Process of making a transistor with an inverted structure | |
| JPH02206126A (ja) | バイポーラ型半導体集積回路装置 | |
| JPH01123440A (ja) | 半導体装置 | |
| JPS61210668A (ja) | 半導体装置 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS6120141B2 (ja) | ||
| JPS6334949A (ja) | 半導体装置及びその製造方法 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6156458A (ja) | 半導体装置 | |
| JPH02214164A (ja) | 入力保護回路を備えたｍｏｓｆｅｔ | |
| JPS61194874A (ja) | 半導体装置 | |
| JPS62262458A (ja) | 半導体集積回路装置 | |
| JPS60144951A (ja) | 半導体装置 | |
| JPH05343397A (ja) | 半導体集積回路装置 | |
| JPS63234561A (ja) | 半導体装置 | |
| JPS6395650A (ja) | 半導体集積回路 | |
| JPS63316453A (ja) | 半導体装置 | |
| JPS5931860B2 (ja) | 半導体装置 | |
| JPS58220471A (ja) | ラテラル・トランジスタ | |
| JPS61164260A (ja) | バイポ―ラトランジスタ | |
| JPS58213443A (ja) | 半導体装置 | |
| JPH01114076A (ja) | 半導体装置 |