JPS5931860B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5931860B2 JPS5931860B2 JP8268776A JP8268776A JPS5931860B2 JP S5931860 B2 JPS5931860 B2 JP S5931860B2 JP 8268776 A JP8268776 A JP 8268776A JP 8268776 A JP8268776 A JP 8268776A JP S5931860 B2 JPS5931860 B2 JP S5931860B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- buried oxide
- film layer
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、選択的に埋設された厚い埋設酸化膜層を有す
る半導体装置に関するものである。
る半導体装置に関するものである。
近来、集積回路等の半導体装置において、集積度の向上
および製作工程の簡素化のために、埋設酸化膜層による
誘電体分離さらに該酸化膜層を用いたセルフアラインメ
ント技術による素子の形成がさかんに行なわれている。
しかしながら、誘電体分離等のための埋設酸化膜層は厚
い層、つまりシリコン内部に深く入り込んだ形状を必要
とする。このため、シリコン基体の該埋設酸化膜層に隣
接する個所には大きな結晶ひずみを生じている。この結
晶ひずみは、該層が厚くなるほど顕著にその大きさを大
にするものである。したがつて、シリコン基体に拡散さ
れる逆導電型の不純物はこの隣接する個所で異常拡散を
起し、所望する特性が得Ｊ られないばかりか、埋設酸
化膜層の底部に絶縁埋込層が設けられている場合には、
該絶縁埋込層と逆導電型領域とが短絡する危険性をも潜
在させる構造となつてしま５０このような大きな結晶ひ
ずみによる異常拡散は、Ｎ型およびＰ型拡散のいづれの
場合にも発生するものであるが、特に表面濃度が高いリ
ン（Ｎ型）拡散では顕著にその影響があられれる。又、
気相拡散による場合のみならず固相拡散でも発生するも
のであり、又イオン注入法を用いた場合にも同様の現象
を呈するものである。したがつて、従来技術による厚い
埋設酸化膜層を有する半導体装置は、かかる現象のため
に、その特性、集積度あるいは信頼性に著しい制約をう
けたものとなつている。
および製作工程の簡素化のために、埋設酸化膜層による
誘電体分離さらに該酸化膜層を用いたセルフアラインメ
ント技術による素子の形成がさかんに行なわれている。
しかしながら、誘電体分離等のための埋設酸化膜層は厚
い層、つまりシリコン内部に深く入り込んだ形状を必要
とする。このため、シリコン基体の該埋設酸化膜層に隣
接する個所には大きな結晶ひずみを生じている。この結
晶ひずみは、該層が厚くなるほど顕著にその大きさを大
にするものである。したがつて、シリコン基体に拡散さ
れる逆導電型の不純物はこの隣接する個所で異常拡散を
起し、所望する特性が得Ｊ られないばかりか、埋設酸
化膜層の底部に絶縁埋込層が設けられている場合には、
該絶縁埋込層と逆導電型領域とが短絡する危険性をも潜
在させる構造となつてしま５０このような大きな結晶ひ
ずみによる異常拡散は、Ｎ型およびＰ型拡散のいづれの
場合にも発生するものであるが、特に表面濃度が高いリ
ン（Ｎ型）拡散では顕著にその影響があられれる。又、
気相拡散による場合のみならず固相拡散でも発生するも
のであり、又イオン注入法を用いた場合にも同様の現象
を呈するものである。したがつて、従来技術による厚い
埋設酸化膜層を有する半導体装置は、かかる現象のため
に、その特性、集積度あるいは信頼性に著しい制約をう
けたものとなつている。
本発明の目的は、以上に述べた従来の欠点を除去した、
すなわち厚い埋設酸化膜層を有しその隣接個所に大きな
結晶ひずみを生じている場合でも、これによる影響を何
ら素子形成に与えない、有効な半導体装置を提供するこ
とである。
すなわち厚い埋設酸化膜層を有しその隣接個所に大きな
結晶ひずみを生じている場合でも、これによる影響を何
ら素子形成に与えない、有効な半導体装置を提供するこ
とである。
本発明の特徴は、半導体基板の一主面に、選択的に埋設
せる誘導体分離等に必要な厚い第１の埋設酸化膜層、該
第１の埋設酸化膜層に隣接して素子形成に必要な厚さで
あつてかつ該第１の埋設酸化膜層より薄い１種類もしく
は複数種類の第２の埋設酸化膜層をそれぞれ設け、該第
１おょび第２の埋設酸化膜層近傍の一導電型の第１の半
導体領域とＰ−Ｎ接合面を形成する逆導電型の第２の半
導体領域を前記第２の埋設酸化膜層に隣接して設けた半
導体装置に卦いて、前記第２の埋設酸化膜層の底部に隣
接して、前記第１の半導体領域よりも高不純物濃度の一
導電型の第３の半導体領域を有し、該第２の半導体領域
と該第３の半導体領域とから構成されるＰ−Ｎ接合面は
該第２の埋設酸化膜層から延在している半導体装置にあ
る。
せる誘導体分離等に必要な厚い第１の埋設酸化膜層、該
第１の埋設酸化膜層に隣接して素子形成に必要な厚さで
あつてかつ該第１の埋設酸化膜層より薄い１種類もしく
は複数種類の第２の埋設酸化膜層をそれぞれ設け、該第
１おょび第２の埋設酸化膜層近傍の一導電型の第１の半
導体領域とＰ−Ｎ接合面を形成する逆導電型の第２の半
導体領域を前記第２の埋設酸化膜層に隣接して設けた半
導体装置に卦いて、前記第２の埋設酸化膜層の底部に隣
接して、前記第１の半導体領域よりも高不純物濃度の一
導電型の第３の半導体領域を有し、該第２の半導体領域
と該第３の半導体領域とから構成されるＰ−Ｎ接合面は
該第２の埋設酸化膜層から延在している半導体装置にあ
る。
薄い埋設酸化膜層による結晶ひずみはごく小のものであ
り、さらに高濃度領域は逆導電型の拡散を難儀なものと
するので、前記せる本発明の構成によれば異常拡散の現
象が生ずることはない。以下、本発明を図面に従つて説
明する。第１図ならびに第３図は従来技術にかかる半導
体装置を示し、それぞれに対応して第２Ａ図卦よび第２
Ｂ図ならびに第４図に本発明の実施例を示す。第１図に
より従来型トランジスタを説明する。Ｎ型絶縁埋込層４
を有するＰ型基板５にシリコン窒化膜をマスクとしてス
チーム雰囲気中に１０００℃１５時間さらすことにより
基板表面より約２．５ミクロンＮ型絶縁即込層４ＶＣ達
するような厚い酸化膜（以後、第１埋設酸化膜層１と記
す）を形成する。しかる後、第１埋設酸化膜層１をマス
クとして通常行なわれている拡散法によりＰ型基板５の
コレクタ領域にＮ型活性ベース領域６、さらにＰ型エミ
ツタ領域７を形成する。しかしながら、厚い第１埋設酸
化膜層１に隣接するシリコンには大きな結晶ひずみが生
じて卦り、このため、特にリン拡散を行つたＮ型領域は
異常拡散により、大きくコレクタ領域へ伸長した形状と
なる。したがつて、このような従来型トランジスタは所
望する領域断面形状が得られず、特に、埋設酸化膜層の
狭い間隔に素子を形成する場合には、前記する伸長した
形状が全体のベース幅の値に影響を与えるから、低いＨ
ｆｅを有する特性の悪いトランジスタとなつてしまう。
さらに、Ｎ型絶縁埋込層４とＮ型活性ベース領域６の伸
長した個所とが短絡する危険性が存在する。第２Ａ図は
第１図と対比させて示した本発明の一実施例であり、第
２Ｂ図は同例の外部電極取出し部を示している。
り、さらに高濃度領域は逆導電型の拡散を難儀なものと
するので、前記せる本発明の構成によれば異常拡散の現
象が生ずることはない。以下、本発明を図面に従つて説
明する。第１図ならびに第３図は従来技術にかかる半導
体装置を示し、それぞれに対応して第２Ａ図卦よび第２
Ｂ図ならびに第４図に本発明の実施例を示す。第１図に
より従来型トランジスタを説明する。Ｎ型絶縁埋込層４
を有するＰ型基板５にシリコン窒化膜をマスクとしてス
チーム雰囲気中に１０００℃１５時間さらすことにより
基板表面より約２．５ミクロンＮ型絶縁即込層４ＶＣ達
するような厚い酸化膜（以後、第１埋設酸化膜層１と記
す）を形成する。しかる後、第１埋設酸化膜層１をマス
クとして通常行なわれている拡散法によりＰ型基板５の
コレクタ領域にＮ型活性ベース領域６、さらにＰ型エミ
ツタ領域７を形成する。しかしながら、厚い第１埋設酸
化膜層１に隣接するシリコンには大きな結晶ひずみが生
じて卦り、このため、特にリン拡散を行つたＮ型領域は
異常拡散により、大きくコレクタ領域へ伸長した形状と
なる。したがつて、このような従来型トランジスタは所
望する領域断面形状が得られず、特に、埋設酸化膜層の
狭い間隔に素子を形成する場合には、前記する伸長した
形状が全体のベース幅の値に影響を与えるから、低いＨ
ｆｅを有する特性の悪いトランジスタとなつてしまう。
さらに、Ｎ型絶縁埋込層４とＮ型活性ベース領域６の伸
長した個所とが短絡する危険性が存在する。第２Ａ図は
第１図と対比させて示した本発明の一実施例であり、第
２Ｂ図は同例の外部電極取出し部を示している。
これによれば、素子形成に必要な厚さである約１ミクロ
ンの薄い埋設酸化膜層（以後、第２埋設酸化膜層２と記
す）を、シリコン窒化膜卦よび第１埋設酸化膜層１をマ
スクとして、スチーム雰囲気中に１００『Ｃ５時間さら
すことにより形成する。素子に隣接する第２埋設酸化膜
層２は薄い層であるから結晶ひずみは小となつて卦り、
このために特ＶｃＰ型エミツタ領域ｐには異常拡散はほ
とんど生じない。さらに、Ｎ型活性ベース領域６′の異
常拡散を完全に阻止するためＶＣＰ型高濃度領域３を設
けてある。該領域３は、あらかじめ基板表面の該当する
個所にｐ＋層を形成し、しかる後第２埋設酸化膜層２を
形成すれば該層２の底部に設けられる。又、該領域３は
、あらかじめ基板内に埋込層として設けて卦いてもよく
、さらに場合によつてはイオン注入法で形成してもよい
。第２Ｂ図に卦ける１１，１２卦よび１３はそれぞれ、
コレクタ電極、エミツタ電極訃よびベース電極であり、
コレクタコンタクト用ｐ＋領域はＰ型エミツタ領域７′
と同時に拡散し形成される。Ｎ型グラフトベース領域９
の拡散形状は特性に直接には影響されないから、絶縁埋
込層が近くに設けられていない場合には、厚い第１埋設
酸化膜層に隣接して設けてもよい。又、酸化膜１４は、
本発明と直接には関係ないものであり、これは表面保護
、不活性化又は拡散もしくは電極パターン用マスクとし
ての目的で、熱酸化又はＣＶＤ（ＣｈｅｍｉｍｌａｐＯ
ｕｒＤｅｐ？ＩｔｉＯｍｌ等の堆積酸化膜で形成される
約２０００Ａ程度のごく薄いものである。第４図は本発
明のダイオードに卦ける実施例である。
ンの薄い埋設酸化膜層（以後、第２埋設酸化膜層２と記
す）を、シリコン窒化膜卦よび第１埋設酸化膜層１をマ
スクとして、スチーム雰囲気中に１００『Ｃ５時間さら
すことにより形成する。素子に隣接する第２埋設酸化膜
層２は薄い層であるから結晶ひずみは小となつて卦り、
このために特ＶｃＰ型エミツタ領域ｐには異常拡散はほ
とんど生じない。さらに、Ｎ型活性ベース領域６′の異
常拡散を完全に阻止するためＶＣＰ型高濃度領域３を設
けてある。該領域３は、あらかじめ基板表面の該当する
個所にｐ＋層を形成し、しかる後第２埋設酸化膜層２を
形成すれば該層２の底部に設けられる。又、該領域３は
、あらかじめ基板内に埋込層として設けて卦いてもよく
、さらに場合によつてはイオン注入法で形成してもよい
。第２Ｂ図に卦ける１１，１２卦よび１３はそれぞれ、
コレクタ電極、エミツタ電極訃よびベース電極であり、
コレクタコンタクト用ｐ＋領域はＰ型エミツタ領域７′
と同時に拡散し形成される。Ｎ型グラフトベース領域９
の拡散形状は特性に直接には影響されないから、絶縁埋
込層が近くに設けられていない場合には、厚い第１埋設
酸化膜層に隣接して設けてもよい。又、酸化膜１４は、
本発明と直接には関係ないものであり、これは表面保護
、不活性化又は拡散もしくは電極パターン用マスクとし
ての目的で、熱酸化又はＣＶＤ（ＣｈｅｍｉｍｌａｐＯ
ｕｒＤｅｐ？ＩｔｉＯｍｌ等の堆積酸化膜で形成される
約２０００Ａ程度のごく薄いものである。第４図は本発
明のダイオードに卦ける実施例である。
従来型の第３図によればＰ型基板５に形成されたＮ型で
ある逆導電型領域８は異常拡散により大きく伸長される
。この場合、Ｐ型とＮ型とをノ 逆にしても程度の差は
あるが同様の現象を生ずる。しかるに第４図では薄い第
２埋設酸化膜層２卦よびＰ型高濃度領域３の設置により
逆導電型領域８７の異常拡散は全く生ずることはない。
叉、ＦＥＴを本発明に適用すれば、第２埋設酸τ 化膜
層に隣接してソース領域、ドレイン領域を設けたものと
なる。
ある逆導電型領域８は異常拡散により大きく伸長される
。この場合、Ｐ型とＮ型とをノ 逆にしても程度の差は
あるが同様の現象を生ずる。しかるに第４図では薄い第
２埋設酸化膜層２卦よびＰ型高濃度領域３の設置により
逆導電型領域８７の異常拡散は全く生ずることはない。
叉、ＦＥＴを本発明に適用すれば、第２埋設酸τ 化膜
層に隣接してソース領域、ドレイン領域を設けたものと
なる。
この場合、第２埋設酸化膜層底部の高濃度領域は、異常
拡散防止の他にチヤンネルストツバ一として役割をも兼
ねることができる。以上は、トランジスタ、ダイオード
等の能動素９子について説明したが、本発明は抵抗素子
層、シリコン内配線層もしくは容量素子の電極層等の受
動素子にも適用される。尚、以上記載した実施例はいづ
れも第１卦よび第２埋設酸化膜を用いた場合であるが、
たとえば、能動素子と受動素子とを同一基板に形成する
場合には、第３、第４・・・の埋設酸化膜すなわち各種
の厚さを有する埋設酸化膜が必要に応じて用いられる。
拡散防止の他にチヤンネルストツバ一として役割をも兼
ねることができる。以上は、トランジスタ、ダイオード
等の能動素９子について説明したが、本発明は抵抗素子
層、シリコン内配線層もしくは容量素子の電極層等の受
動素子にも適用される。尚、以上記載した実施例はいづ
れも第１卦よび第２埋設酸化膜を用いた場合であるが、
たとえば、能動素子と受動素子とを同一基板に形成する
場合には、第３、第４・・・の埋設酸化膜すなわち各種
の厚さを有する埋設酸化膜が必要に応じて用いられる。
このように本発明は、誘電体分離等のために厚い埋設酸
化膜層を必要とする場合にも、新たに素子形成に必要な
厚さを考慮した薄い埋設酸化膜層を設け、さらに該層の
底部に高濃度領域を設けることにより、前記厚い埋設酸
化膜層の界面付近に必然的に生ずる結晶ひずみの影響を
何ら与えることなく素子の形成を可能とするものである
。
化膜層を必要とする場合にも、新たに素子形成に必要な
厚さを考慮した薄い埋設酸化膜層を設け、さらに該層の
底部に高濃度領域を設けることにより、前記厚い埋設酸
化膜層の界面付近に必然的に生ずる結晶ひずみの影響を
何ら与えることなく素子の形成を可能とするものである
。
このことにより、本発明にかかる半導体装置は、埋設酸
化膜層さらにセルフアラインメント技術による本来の特
質である、高集積度、製作の容易性に加えて、高特性、
高信頼性のものとなる。
化膜層さらにセルフアラインメント技術による本来の特
質である、高集積度、製作の容易性に加えて、高特性、
高信頼性のものとなる。
第１図ならびに第３図は従来型の断面図であり、これら
と対比させて第２Ａ図卦よび第２Ｂ図ならびに第４図は
本発明の実施例の断面図である。 尚、図Ｖｃ卦いて１・・・・・・第１埋設酸化膜層、２
・・・・・・第２埋設酸化膜層、３・・・・・・Ｐ型高
濃度領域、４・・・・・・Ｎ型絶縁埋込層、５・・・・
・・Ｐ型基板、６，６′・・・・・・Ｎ型活性ベース領
域、７，７／・・・・・・Ｐ型エミツタ領域、８，８′
・・・・・・逆導電型領域、９・・・・・・Ｐ型グラフ
トベース領域、１０・・・・・・コレクタコンタクト用
Ｎ＋領域、１１・・・・・・コレクタ電極、１２・・・
・・・エミツタ電極、１３・・・・・・ベース電極、１
４・・・・・・酸化膜、である。
と対比させて第２Ａ図卦よび第２Ｂ図ならびに第４図は
本発明の実施例の断面図である。 尚、図Ｖｃ卦いて１・・・・・・第１埋設酸化膜層、２
・・・・・・第２埋設酸化膜層、３・・・・・・Ｐ型高
濃度領域、４・・・・・・Ｎ型絶縁埋込層、５・・・・
・・Ｐ型基板、６，６′・・・・・・Ｎ型活性ベース領
域、７，７／・・・・・・Ｐ型エミツタ領域、８，８′
・・・・・・逆導電型領域、９・・・・・・Ｐ型グラフ
トベース領域、１０・・・・・・コレクタコンタクト用
Ｎ＋領域、１１・・・・・・コレクタ電極、１２・・・
・・・エミツタ電極、１３・・・・・・ベース電極、１
４・・・・・・酸化膜、である。
Claims (1)
- １ 半導体基板の一主面に、選択的に埋設せる第１の埋
設酸化膜層、該第１の埋設酸化膜層に隣接して該第１の
埋設酸化膜層より薄い１種類もしくは複数種類の第２の
埋設酸化膜層をそれぞれ設け、該第１および第２の埋設
酸化膜層近傍の一導電型の第１の半導体領域とＰ−Ｎ接
合面を形成する逆導電型の第２の半導体領域を前記第２
の埋設酸化膜層に隣接して設けた半導体装置において、
前記第２の埋設酸化膜層に隣接して、前記第１の半導体
領域よりも高不純物濃度の一導電型の第３の半導体領域
が該第１の半導体領域内に設けられ、該第２の半導体領
域と該第３の半導体領域とから構成されるＰ−Ｎ接合面
は該第２の埋設酸化膜層から延在していることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8268776A JPS5931860B2 (ja) | 1976-07-12 | 1976-07-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8268776A JPS5931860B2 (ja) | 1976-07-12 | 1976-07-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS538579A JPS538579A (en) | 1978-01-26 |
| JPS5931860B2 true JPS5931860B2 (ja) | 1984-08-04 |
Family
ID=13781319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8268776A Expired JPS5931860B2 (ja) | 1976-07-12 | 1976-07-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931860B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575358A (en) * | 1980-06-13 | 1982-01-12 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
-
1976
- 1976-07-12 JP JP8268776A patent/JPS5931860B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS538579A (en) | 1978-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4041518A (en) | MIS semiconductor device and method of manufacturing the same | |
| US4449287A (en) | Method of providing a narrow groove or slot in a substrate region, in particular a semiconductor substrate region | |
| US6689648B2 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
| EP0193116B1 (en) | Method of manufacturing a semiconductor device having a trench | |
| JPH06252359A (ja) | 半導体装置の製造方法 | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| KR900003835B1 (ko) | 반도체 장치(半導體裝置) | |
| US4903109A (en) | Semiconductor devices having local oxide isolation | |
| US4707720A (en) | Semiconductor memory device | |
| EP0029552A2 (en) | Method for producing a semiconductor device | |
| JPS5947471B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPH07120705B2 (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| JPS5931860B2 (ja) | 半導体装置 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JPH0213829B2 (ja) | ||
| JPS605068B2 (ja) | Ｍｏｓ形半導体装置 | |
| JPS61107759A (ja) | 相補型半導体装置 | |
| JPH01220856A (ja) | 半導体装置 | |
| JPS6231505B2 (ja) | ||
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JP2560218B2 (ja) | 半導体装置の製造方法 | |
| JPH09181335A (ja) | 半導体装置 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH0258367A (ja) | 半導体装置 |