JPS6231505B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体装置特にソース、ドレイン領
域の耐圧を向上させたMOS素子に関する。

MOS素子は周知のように一導電型の半導体基
板に反対導電型のソース、ドレイン領域を形成
し、絶縁膜を介して該基板にゲート電極取付け等
をしてなり、ソース、ドレイン領域と基板との間
のpn接合は勿論電源電圧には充分耐えられるよ
うにしてある。しかしながらMOS素子をブート
ストラツプ回路などに用いると該回路のコンデン
サによりソース、ドレイン領域に電源電圧以上の
高電圧が加わり、その結果pn接合が破壊される
ことがある。これを防ぐにはpn接合の耐圧を高
めればよいが、従来のMOS素子の製造工程では
該耐圧が低くなつてしまう。

即ちPLANOX法などによる従来のMOS素子の
製造工程では第１図ａに示すようにシリコン半導
体基板１に薄い酸化膜（SiO₂膜）を介して窒化
膜（Si₃N₄膜）２を形成し、次いで同図ｂに示す
ように窒化膜２をパターニングして活性領域部分
の窒化膜２ａを残してフイールド部３ａ，３ｂの
それを除去し、該フイールド部にはチヤンネルス
トツプ用の不純物をデポジツト４ａ，４ｂし、次
いで同図ｃに示すように酸化雰囲気で熱処理して
厚い酸化膜（SiO₂膜）５ａ，５ｂを作る。この
ときデポジツトした不純物４ａ，４ｂは拡散して
チヤンネルストツプ４ｃ，４ｄを形成し、また耐
酸化マスクとなつた窒化膜残留部２ａの端縁は図
示の如く盛り上る。次いで同図ｄに示すように、
窒化膜２ａを除去したのち軽く熱酸化してゲート
絶縁膜となる酸化膜を作り、その上にゲート電極
となる多結晶シリコン膜を被着し、これらをパタ
ーニングしてゲート絶縁膜６およびゲート電極７
を作る。この状態で不純物拡散して同図ｅに示す
ようにソース領域(8)およびドレイン領域９を作る
が、これらの領域は必然的にチヤンネルストツプ
４ｃ，４ｄと接触してしまう。チヤンネルストツ
プは基板がｎ型なら同じｎ型の高不純物濃度領域
であり、またソース、ドレイン領域は反対のｐ型
の高不純物濃度領域であるから、これらの領域の
接触部に形成されるpn接合の耐圧は低い。

本発明はチヤンネルストツプとソース、ドレイ
ン領域が離れるようにしてソース、ドレイン領域
の耐圧を高め、ブートストラツプ回路などに使用
してもそのソース、ドレイン電位の上昇が該耐圧
値に制限されてしまうことがないようにしようと
するものである。本発明の半導体装置の製造方法
は、半導体基板上のフイールド絶縁膜形成予定領
域外の部分に耐酸化膜を形成する工程と、前記フ
イールド絶縁膜形成予定領域にチヤネルストツプ
用不純物を導入する工程と、前記半導体基板を熱
処理してフイールド絶縁膜及びチヤネルストツプ
を形成する工程と、前記耐酸化膜を除去して活性
領域を露出させる工程と、前記チヤネルストツプ
よりも活性領域内に突出し且つ不純物拡散のマス
クとなる絶縁膜および固定電位を与えるための電
極材料を前記活性領域の周囲に環状に形成する工
程と、前記環状の絶縁膜及び電極材料にその両端
部がオーバーラツプするゲート絶縁膜及びゲート
電極を形成する工程と、前記電極材料、絶縁膜及
びゲート電極、ゲート絶縁膜によつて画定された
窓内に不純物拡散を行ない、前記チヤネルストツ
プに接触しないソース及びドレイン領域を形成す
る工程とを含むことを特徴とするが、次に実施例
を参照しながらこれを詳細に説明する。

本発明では第１図ａ，ｂ，ｃの工程でフイール
ド絶縁膜５ａ，５ｂおよびチヤンネルストツプ４
ｃ，４ｄの形成を行なつたのち、耐酸化マスクと
して用いた窒化膜２ａは除去し、軽く熱酸化した
のちシリコンの気相成長（CVD）を行ない、か
つパターニングして第２図ａに示すように酸化膜
（SiO₂膜）１１ａ，１１ｂおよび多結晶シリコン
膜１２ａ，１２ｂを残し、活性領域となる基板表
面３ｃを露出する。次に再び熱酸化およびシリコ
ンの気相成長を行ない、かつパターニングして第
２図ｂに示すように酸化膜６および多結晶シリコ
ン膜７を作る。この酸化膜６はゲート酸化膜、多
結晶シリコン膜７はゲート電極となるものであ
る。酸化膜および多結晶シリコン膜１１ａ，１２
ａおよび１１ｂ，１２ｂと６，７との間の窓部１
３ａ，１３ｂはソース、ドレイン拡散用の窓とな
り、この窓を通して基板に不純物拡散を行なつて
ソース領域８およびドレイン領域９を形成する。
図示の如く、酸化膜および多結晶シリコン膜１１
ａ，１２ａ，１１ｂ，１２ｂはチヤンネルストツ
プ４ｃ，４ｄより長く活性領域へ突出しており、
従つて窓１３ａ，１３ｂから不純物拡散を行なつ
てソース領域およびドレイン領域９を形成して
も、これらの領域がチヤンネルストツプに接触す
ることはない。換言すれば酸化膜１１ａ，１１
ｂ、多結晶シリコン膜１２ａ，１２ｂの活性領域
への突出長は、チヤンネルストツプおよびソー
ス、ドレイン領域形成用の不純物の横方向拡散長
を考慮して、予め該拡散長以上に選定しておく。
こうして高不純物濃度層同志が接触して耐圧が低
下する事が避けられる。

第２図を見ると酸化膜１１ａ，１１ｂ，６およ
び多結晶シリコン膜１２ａ，１２ｂ，７は共通の
１枚の膜をパターニングしたものでもよく、前述
のように同様工程を繰り返して作る必要はないよ
うに見えるが、これは次の理由により、やはり前
述の繰り返し法による必要がある。即ち、第３図
ａは第２図の工程で得られるMOS素子の要部平
面図を示すが、この図に示すように多結晶シリコ
ン膜１２ａ，１２ｂは実際には両端で連絡した１
つの環状体であり、多結晶シリコン膜７はこの環
状体を２分する橋絡片である。点線１４はフイー
ルド絶縁膜５ａ，５ｂと活性領域との境界を示
す。これらの膜１２ａ，１２ｂ，７で包まれた２
つの窓１３ａ，１３ｂを通してソース、ドレイン
拡散が行なわれる訳であるが、もし多結晶シリコ
ン膜が点線７ａで示す如く短小であれば周囲の保
護膜１２ａ，１２ｂとは交差せず、従つて１２
ａ，１２ｂ，７は１枚の共通膜をパターニングし
て得ることができるが、これでは間隙ｇの所で不
純物拡散が行なわれ、ソース、ドレイン領域が連
通してしまう。このソースドレインの連通を防ぐ
には間隙ｇを零、具体的には膜１２ａ，１２ｂと
膜７とを別にして２層構造とする他はない。第３
図ｂは第３図ａの部分ｐの断面構造を示す。

多結晶シリコン膜１２ａ，１２ｂは上記説明か
ら明らかなようにソース、ドレイン拡散のマスク
となるものである。そしてやはりソース、ドレイ
ン拡散のマスクとなる多結晶シリコン膜７即ちゲ
ート電極と、その製作の順序は前記とは逆にして
もよい。しかしこの場合はゲート絶縁膜６が最初
に形成され、その後、膜７，１１，１２の形成
（添字ａ，ｂは簡単化のため除く）、そのパターニ
ングなどが行なわれるので、問題が生じ易い。し
かしゲート酸化膜およびゲート電極の形成を最初
に行ない、次いで保護（マスク）用の膜１１，１
２を形成するという方法も可能ではある。またチ
ヤネルストツプ４ｃ，４ｄとソース、ドレイン
８，９との間に不所望のチヤネルが形成されない
様に膜１２をアースしておくとよい。第３図ａの
斜線部はコンタクト用のスルーホール部を示す。
また膜１２および７は実施例では共に多結晶シリ
コン膜としたが、これは他の材料の膜でもよく、
例えば多結晶シリコンとアルミニウムでもよい。

以上詳細に説明したように、本発明によればソ
ース、ドレイン領域とチヤンネルストツプとの接
触を回避し、耐圧を高めることができる。

【図面の簡単な説明】

第１図ａ〜ｅは従来のMOS素子の製造工程を
示す断面図、第２図ａ，ｂは本発明の実施例を示
す断面図、第３図ａは本発明により得られる素子
の要部平面図、同図ｂはａ図の部分ｐの断面図で
ある。 図面で１は半導体基板、５ａ，５ｂはフイール
ド絶縁膜、４ｃ，４ｄはチヤンネルストツプ、６
はゲート絶縁膜、７はゲート電極、８はソース領
域、９はドレイン領域、１２ａ，１２ｂは不純物
拡散に対するマスク層である。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板上のフイールド絶縁膜形成予定領
   域外の部分に耐酸化膜を形成する工程と、 前記フイールド絶縁膜形成予定領域にチヤネル
   ストツプ用不純物を導入する工程と、 前記半導体基板を熱処理してフイールド絶縁膜
   及びチヤネルストツプを形成する工程と、 前記耐酸化膜を除去して活性領域を露出させる
   工程と、 前記チヤネルストツプよりも活性領域内に突出
   し且つ不純物拡散のマスクとなる絶縁膜および固
   定電位を与えるための電極材料を前記活性領域の
   周囲に環状に形成する工程と、 前記環状の絶縁膜及び電極材料にその両端部が
   オーバーラツプするゲート絶縁膜及びゲート電極
   を形成する工程と、 前記電極材料、絶縁膜及びゲート電極、ゲート
   絶縁膜によつて画定された窓内に不純物拡散を行
   ない、前記チヤネルストツプに接触しないソース
   及びドレイン領域を形成する工程とを含むことを
   特徴とする半導体装置の製造方法。 ２ 前記環状の電極材料が、ゲート電極と同様
   に、多結晶シリコン膜で形成されることを特徴と
   した特許請求の範囲第１項記載の半導体装置の製
   造方法。