JPS5919475B2 - 半導体装置の製法 - Google Patents

Description

【発明の詳細な説明】 本発明は、第１の導電型を有する半導体層内の主面側に
、第２の導電型を有する第１及び第２の半導体領域と、
第１の導電型を有する第３の半導体領域とが形成され、
上記第１の半導体領域、上記第２の半導体領域、及び上
記半導体層の上記第１及び第２の半導体領域間の領域を
、それぞれエミツタ領域、コレクタ領域、及びベース領
域としているバイポーラ型の第１のトランジスタと、上
記第２の半導体領域、上記第３の半導体領域及び上記半
導体層の上記第３の半導体領域下の領域を、それぞれゲ
ート領域、ドレイン（又はソース）領域及びソース（又
はドレイン）領域としている電界効果型の第２のトラン
ジスタとが構成されている、という半導体装置の製法に
関する。

従来の、上述した半導体装置は、次に述べる構成である
のを普通としている。

すなわち、第１図に示すように、例えば、Ｎ＋型の半導
体層１上に配されたＮ型の半導体層２内に、Ｐ型の半導
体領域３及び環状のＰ型の半導体領域４が形成されてい
る。

また、半導体層２内の半導体領域４によつて取囲まれて
いる領域内に、半導体層２に比し低い比抵抗を有するＮ
型の半導体領域５が形成されている。

一方、半導体層２の主面上に、絶縁層６が付され、その
半導体領域３，４及び５に対応する位置に、それぞれ窓
７，８及び９が穿設され、しかして、それら窓７，８及
び９を通じて、半導体領域３，４及び５に、それぞれ金
属電極１０，１１及び１２が付されている。

また半導体層１の下面に、金属電極１３が付されている
。

以上が、従来の半導体装置の普通の構成である。

このような構成を有する半導体装置によれば、半導体領
域３及び４をそれぞれエミツタ領域及びコレクタ領域と
し、半導体層２の半導体領域３及び４間の領域をベース
領域としているバイポーラ型のトランジスタＱ１と、半
導体領域４及び５をそれぞれゲート領域及びソース又は
ドレイン領域（以下簡単のため、ドレイン領域とする）
とし、半導体層２の半導体領域５下の領域をソース領域
としている電界効果型のトランジスタＱ２とを構成して
いる。ところで、第１図に示す従来の半導体装置によれ
ば、等価回路でみて、第２図に示す構成を有する。

従つて、所謂インチクレーゼットインジェクションロジ
ック回路としての機能を得ることができる。しかしなが
ら、特に、半導体領域４に、直接、金属電極１１が付さ
れている構成を有するので、半導体領域４の大きさが比
較的大きく、このため、半導体層２及び半導体領域４間
のＰＮ接合の容量が比較的大きく、従つて、上述した機
能が、十分満足し得る高い速度で得られなかつたととも
に、半導体領域４及び５間の距離が大となつて、上述し
た機能が、効果的に得られないばかりでなく、全体の構
成が大型化する、などの欠点を有していた。

よつて、本発明は、上述した欠点のない新規な半導体装
置を製造するための、新規な製法を提案するもので、以
下、詳述するところから明らかとなるであろう。

先ず、本発明による半導体装置の製法の理解を容易なら
しめるために、本発明による半導体装置の製法によつて
製造される半導体装置の実施例を、５第３図及び第４図
を伴なつて述べよう。

第３図及び第４図に示す本発明による半導体装置の製法
によつて製造される半導体装置の実施例は、次に述べる
構成を有する。

すなわち、第１図の場合と同様に、例えばＮ＋１型の例
えばシリコンでなる半導体層１上に配されたＮ型の例え
ばシリコンでなる半導体層２内に、Ｐ型の半導体領域３
が環状に形成され、且つＰ型の半導体領域４が同様に環
状に形成されている。

また半導体層２内の半導体領域４によつて、取 １囲ま
れている領域内に、半導体層２に比し低い比抵抗を有す
るＮ型の半導体領域５が形成されている。さらに、半導
体層２内に、環状の半導体領域３を取囲むように、半導
体領域４′が環状に形成され二ている。

また、例えば、ＳｉＯ２でなる絶縁層２１が、半導体層
２の主面上に、半導体領域３の内縁部の位置から内側に
延長して付されている。

さらに、同様の絶縁層２２が、半導体層２の主 Ｚ面上
に、半導体領域４及びｌの外縁部の位置から外方に延長
して付されている。

しかして、Ｐ型不純物を含んでいるので導電性を有して
いる例えば多結晶シリコンでなる多結晶半導体層２３が
、絶縁層２１上に、半導体領域３と連結して付されてい
る。

また、多結晶半導体層２３と同様の多結晶半導体層２４
が、絶縁層２２上に、半導体領域４及び４／と連結して
付されている。

一方、多結晶半導体が熱酸化されて絶縁化され，ている
絶縁層２５が、多結晶半導体層２３上に、半導体領域３
の外縁部上の位置から延長して付されている。

また、絶縁層２５と同様の絶縁層２６が、多結晶半導体
層２４上に、半導体領域４の内縁部及び半導体領域５の
外縁部間上に亘る位置から延長し、且つ半導体領域４′
の内縁部上の位置から延長して付されている。

さらに、Ｎ型不純物を含んでいるので導電性を有してい
る例えば多結晶シリコンでなる多結晶半導体層２７が、
絶縁層２６上に、半導体領域５と連結して付されている
。

しかして、絶縁層２５及び２６に、それぞれ窓２８及び
２９が穿設され、それら窓２８及び２９を通じて、多結
晶半導体層２３及び２４に、それぞれ金属電極１０及び
１１が連結されている。

また、多結晶半導体層２７に、金属電極１２が連結され
ている。さらに、半導体層Ｋ９の下面に、金属電極１３
が付されている。

なお、３０は、例えばＳｉＯ２でなる絶縁層である。

以上が、本発明による半導体装置の製法によつて製造さ
れる半導体装置の実施例の構成である。

このような構成を有する半導体装置によれば、半導体領
域４′が、半導体領域４に、多結晶半導体層２４を介し
て、電気的に互に連結されているので、半導体領域４及
びイを、第１図で上述した半導体領域４とみることがで
きる。また、それら半導体領域４及び４′が、多結晶半
導体層２４を介して金属電極１１に連結され、一方、半
導体領域５が、多結晶半導体層２７を介して金属電極１
２に連結されている。従つて、第１図で上述した半導体
装置と同様の機能が得られることは明らかである。

しかしながら、第３図及び第４図に示す半導体装置の場
合、半導体領域４の外、これに多結晶半導体層２４を介
して連結している半導体領域４′を有し、また、半導体
領域４及びギの何れも、直接、金属電極１１に連結され
ているのではなく、多結晶半導体層２４を介して、金属
電極１１に連結されている。

一方、多結晶半導体層２４は、字旬どおり層であつて、
その層の厚昧分が半導体領域４及ひｌに連結されている
ことによつて、半導体領域４及び４／が、多結晶半導体
層２４を介して、金属電極１１に連結されている。この
ため、半導体領域４及び４′の半導体層２の主面側に臨
む面積は、十分小で良く、従つて、半導体領域４及び４
′の大きさを、十分小とし得る。よつて、この分、半導
体層２と、半導体領域４及び４′との間のＰＮ接合の容
量を十分小とし得る。従つて、上述した機能を、十分満
足し得る高い速度で得ることができる。また、第３図及
び第４図に示す半導体装置の場合、金属電極１１が、半
導体領域４及び４から延長している多結晶半導体層２４
に連結しているので、その金属電極１１を容易に形成す
ることができる。さらに、半導体領域４及び５が、多結
晶半導体層２４上に延長している絶縁層２６の厚さのみ
によつて隔てられているので、半導体領域４及び５間の
間隔が十分小なる値を有し、従つて、上述した機能をよ
り効果的に得ることができるとともに、全体の構成を十
分小型密実化し得る、などの大なる特徴を有する。

以上で、本発明による半導体装置の製法によてて製造さ
れる半導体装置の実施例が明らかになつたが、次に、そ
の半導体装置を製造するための本発明による半導体装置
の製法の実施例を述べよう。

第５図Ａ−１及び第５図Ｅ牡、本発明による半導体装置
の製法の実施例を示し、第３図及び第４図との対応部分
には同一符号を付して述べる。第５図Ａ−１及び第５図
Ｆ５に示す本発明による半導体装置の製法の実施例は次
のとおりである。すなわち、第５図Ａに示すように、例
えばシリコンでなるＮ＋型の半導体層１上に配されてい
る例えばシリコンでなるＮ型の半導体層２上に、例えば
熱酸化法によつてＳｉＯ２でなる絶縁層５１を形成し、
次に、その絶縁層５１上に、例えば熱分解法によつて、
Ｐ型不純物を含んでいる例えば多結晶シリコンでなる多
結晶半導体層５２を形成する。次に、第５図Ｂに示すよ
うに、ホトエツチング処理によつて、多結晶半導体層５
２から、端面５３を有する多結晶半導体層５４と、端面
５５及び窓５６を有する多結晶半導体層５７とを形成し
、次に、多結晶半導体層５４及び５７をマスクとするエ
ツチング処理によつて、絶媛層５１から、多結晶半導体
層５４の端面５３よりも内側の端面５８を有する絶縁層
２１と、多結晶半導体層５７の端面５５よりも内側の端
面６０及び多結晶半導体層５７の窓５６よりも内側に内
面を有する窓６１を有する絶縁層２２とを形成する。

よつて端面５８を有する絶縁層２１上に、端面５８より
も外方に突出延長している端面５３を有する多結晶半導
体層５４と、端面６０及び窓６１を有する絶縁層２２上
に、端面６０よりも外方に突出延長している端面５５を
有し、且つ窓６１の上端内縁よりも内側に突出している
内面を有する窓５６を有する多結晶半導体層５７とを形
成する。次に、第５図Ｃに示すように、例えば熱分解法
によつて、多結晶半導体層５４及び５７と同様の多結晶
半導体層６８を、多結晶半導体層５４上から端面５３及
び５８上に延長させ、且つ多結晶半導体層５７上から端
面５５及び６０上及び窓５６及び６１の内面上に延長さ
せて形成する。

次に、第５図Ｄに示すように、上方からのイオンミリン
グ処理によつて、多結晶半導体層５４と多結晶半導体層
６８の絶縁層２１の端面５８上に延長している領域とか
らなる多結晶半導体層６５を形成するとともに、多結晶
半導体領域５７と多結晶半導体層６８の絶縁層２２の端
面６０上及び窓６１の内面上に延長している領域とから
なり、且つ上述した窓６１及び５６に対応している窓６
７を有する多結晶半導体層６６を形成する。

次に、第５図Ｅ及びＥ′１１こ示すように、必要に応じ
て、多結晶半導体層６６の所望としない周りを、例えば
ホトエツチング処理によつて除去して後、第５図Ｆに示
すように、湿つた酸素雰囲気中での熱酸化処理によつて
、多結晶半導体層６５及び６６の外表面部側の領域の熱
酸化によつてそれぞ−れ形成された絶縁層２５及び２６
を形成する。よつて、多結晶半導体層６５の外表面部の
領域の熱酸化によつて形成されたＳｉＯ２でなる絶縁層
２５と、多結晶半導体層６６の外表面部の領域の熱酸化
によつて形成され且つ上述した窓６７に対応している窓
６９を有するＳｉＯ２でなる絶縁層２６と、多結晶半導
体層６５の外表面部側以外の領域による多結晶半導体層
２３と、多結晶半導体層６６の外表面部側以外の領域に
よる多結晶半導体２４とを形成する。この場合、半導体
層２の主面上の外部に露呈している領域に、その表面の
酸化によるＳｉＯ，でなる絶縁層７１が形成される。

しかしながら、その絶縁層７１は、絶縁層２５及び２６
に比し十分薄く形成される。また、この場合、多結晶半
導体層２３及び２４にそれぞれ含まれているＰ型不純物
が、それら多結晶半導体層２３及び２４の半導体層２に
接している領域から半導体層２内に導入し、よつて、半
導体層２内に、半導体領域３，４及び４′が形成される
。

次に、第５図Ｇに示すように、エツチング処理によつて
、絶縁層７１を、半導体層２上から全く除去させる。

この場合、エツチング処理は、絶縁層２５及び２６が、
それぞれ多結晶半導体層２３及び２４上から全く除去さ
れることのないように行われる。このために、そのエツ
チング処理は、絶縁層７１が、絶縁層２５及び２６に比
し薄く、且つ絶縁層２５及び２６が不純物を含み、この
ためエツチング速度が、絶縁層２５及び２６に比し速い
ので、絶縁層７１が半導体層２上から全く除去されるこ
ととなつた時点後、そのエツチング処理を直ちに終了さ
せる、というエツチング処理をなせれば良い。次に、上
述したようにして絶縁層７１を除去して後、例えば砒素
のようなＮ型不純物を含んでいる例えば多結晶シリコン
でなる多結晶半導体層を、半導体層２上に全面的に付し
（図示せず）、しかる後、その多結晶半導体層上に、第
５図Ｈに示すように、選択的に、例えばＳｉＯ２でなる
絶縁層７２を付し、次に、これをマスクとした多結晶半
導体層に対するエツチング処理を行つて、半導体層２の
主面の絶縁層２６の窓６９に臨む領域上から、絶縁層２
６上に延長しているＮ型不純物を含んでいる多結晶半導
体層２７を形成する。

次に、第５図１に示すように、例えばＳｉＯ２でなる絶
縁層３０を、半導体層２上に全面的に付し、しかる後、
熱処理を行つて、多結晶半導体層２７から、半導体層２
内に、Ｎ型不純物を導入させ、よつて、半導体層２内に
、Ｎ＋型の半導体領域５を形成する。

次に、絶縁層３０，２５及び２６にそれぞれ窓を穿設し
、次に、例えばアルミニウムのような金属の蒸着一ホト
エツチングによつて、それら窓を通じて多結晶半導体層
２３，２４及び２７にそれぞれ連結している金属電極１
０，１１及び１２を形成する。

また、半導体層２の下面に、金属電極１３を付す。

以上のようにして、第３図及び第４図で上述した半導体
装置を得る。

以上で、本発明による半導体装置の製法の実施例が明ら
かとなつた。

このような本発明による半導体装置の製法によれば、上
述したところから明らかにように、全体として簡易な工
程で、第３図及び第４図で上述した優れた特徴を有する
半導体装置を容易に製造することができる、という大な
る特徴を有する。

なお、上述においては、本発明による半導体装置の製法
の１つの実施例を示したに留まり、例えば、半導体領域
５を多結晶半導体層２７からの半導体層２内への不純物
の導入によつて形成するに代え、気相拡散、イオン注人
などによつて形成することもできる。また、上述におい
ては、第３図及び第４図に示す半導体装置の製造に、本
発明による半導体装置の製法を適用した場合の実施例を
述べたが、詳細説明は省略するが、例えば、第６図及び
第７図に示すような、半導体領域３及びｌが環状である
に代え直線状である、という半導体装置の製造に、本発
明による半導体装置の製法を適用することもでき、その
他、本発明の精神を脱することなしに、種々の変更をな
し得るであろう。

【図面の簡単な説明】

第１図は、従来の半導体装置を示す路線的断面図である
。 第２図は、その等価回路ば示す図である。第３図及び第
４図は、それぞれ本発明による半導体装置の製法によつ
て製造される半導体装置の実施例を示す路線的平面図及
びその路線的断面図である。第５図Ａ−１は、第３図及
び第４図に示す半導体装置を製造するための、本発明に
よる半導体装置の製法の実施例を示す、順次の工程にお
ける路線的断面図２第５図ビは第５図Ｅの平面図である
。第６図及び第ｒ図は、それぞれ本発明による半導体装
置の製法によつて製造することのできる、他の半導体装
置の例を示す路線的平面図及び路線的断面図である。１
，２・・・・・・半導体層、３，４，１，５・・・・・
・半導体領域、１０，１１，１２，１３・・・・・・金
属電極、２１，２２・・・・・・絶縁層、２３，２４，
２７・・・・・・多結晶半導体層、２５，２６，５１，
７２・・・・・・絶縁層、５２，５４，５７，６５，６
６，６８・・・・・・多結晶半導体層、５３，５５，５
８，６０・・・・・・端面、５６，６１・・・・・・窓
、６２，６３・・・・・・多結晶半導体領域。

Claims (1)

【特許請求の範囲】
1. １ 第１の導電型を有する半導体層２の主面上に、第１
   の端面５８を有する第１の絶縁層２１と、第２の端面６
   ０及び第１の窓６１を有する第２の絶縁層２２とを形成
   し、上記第１の絶縁層２１上に、上記第１の端面５８よ
   りも外方に突出延長している第３の端面５３を有し、且
   つ第２の導電型を与える不純物を含んでいる第１の多結
   晶半導体層５４を形成し、且つ上記第２の絶縁層２２上
   に、上記第２の端面６０よりも外方に突出延長している
   第４の端面５５を有するとともに、上記第１の窓６１の
   上端内縁よりも内側に突出している内面を有する第２の
   窓５６を有し、且つ第２の導電型を与える不純物を含ん
   でいる第２の多結晶半導体層５７を形成する工程と、上
   記第１の多結晶半導体層５４上から上記第３の端面５３
   及び第１の端面５８上に延長し、且つ上記第２の多結晶
   半導体層５７上から上記第４の端面５５及び第２の端面
   ６０上及び上記第２の窓５６及び第１の窓６１の内面上
   に延長し、且つ第２の導電型を与える不純物を含む第３
   の多結晶半導体層６８を形成する工程と、上記第３の多
   結晶半導体層６８に対する上方からのイオンミーリング
   処理によつて、上記第１の多結晶半導体層５４と上記第
   ３の多結晶半導体層６８の上記第１の端面５８上に延長
   している領域とからなる第４の多結晶半導体層６５を形
   成するとともに、上記第２の多結晶半導体層５７と上記
   第３の多結晶半導体層６８の上記第２の端面６０上に延
   長している領域と上記第１の窓の内面上に延長している
   領域とからなり、且つ上記第１の窓６１及び第２の窓５
   ６に対応している第３の窓６７を有する第５の多結晶半
   導体層６６を形成する工程と、上記第４の多結晶半導体
   層６５及び第５の多結晶半導体層６６に対する熱酸化処
   理によつて、上記第４の多結晶半導体層６５の外表面部
   の領域の熱酸化によつて形成された第３の絶縁層２５と
   、上記第５の多結晶半導体層６６の外表面部の領域の熱
   酸化によつて形成され且つ上記第３の窓６７に対応する
   第４の窓６９を形成している第４の絶縁層２６と、上記
   第４の多結晶半導体層６５の上記外表面部側以外の領域
   による第６の多結晶半導体層２３と、上記第５の多結晶
   半導体層６６の上記外表面部側以外の領域による第７の
   多結晶半導体層２４とを形成し、且つ上記半導導層２内
   に、上記第６の多結晶半導体層２３からそれに含まれて
   いる第２の導電型を与える不純物を導入させて、第２の
   導電型を有する第１の半導体領域３を形成し、且つ上記
   第７の多結晶半導体層２４からそれに含まれている第２
   の導電型を与える不純物を導入させて、第２の導電型を
   有する第２の半導体領域４及び４′を形成する工程と、
   上記半導体層２の上記第４の窓６９に臨む領域内に、上
   記半導体層２の主面側から、上記半導体層２に比し比抵
   抗の小なる第１の導電型を有する第３の半導体領域５を
   形成する工程とを含んで、上記第１の半導体領域３、上
   記第２の半導体領域４′及び上記半導体層２の上記第１
   の半導体領域３及び第２の半導体領域４′間の領域をそ
   れぞれエミッタ領域、コレクタ領域、及びベース領域と
   するバイポーラ型の第１のトランジスタと、上記第２の
   半導体領域４、上記第３の半導体領域５、及び上記半導
   体層２の上記第３の半導体領域５下の領域をそれぞれゲ
   ート領域、ドレイン領域（またはソース領域）、及びソ
   ース領域（またはドレイン領域）とする電界効果型の第
   ２のトランジスタとを構成している半導体装置を製造す
   ることを特徴とする半導体装置の製法。