JPH01147864A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の構造に係り、特に低雑音のバイポ
ーラトランジスタと高速のバイポーラトランジスタを同
一チップ上に共存させるのに適した構造に関する。

〔従来の技術〕

従来の半導体装置の断面構造の一例を第２図に示してい
る。図中Ａの部分は高速動作のトランジスタで、Ｂの部
分は低雑音のトランジスタである。

すなわち、トランジスタＡはその高速動作のためエミッ
タ領域５直下のベース領域４の深さ方向の幅を小さくし
、逆にトランジスタＢはその低雑音動作のためエミッタ
直下５のベース領域１４の深さ方向の幅を大きくしてベ
ース抵抗を低減させていた。また、側壁からベース電極
をとり出すバイポーラトランジスタの例が特開昭５６−
１５５６号公報に記載されている。

〔発明が解決しようとする問題点〕

そのため、上記従来技術においては高速トランジスタＡ
と低雑音トランジスタＢでベース領域の不純物分布が異
なるため、工程の増加を生じてしまう。すなわち、別々
のホト工程、不純物注入工程および熱拡散工程等が必要
であった。

本発明の目的は、従来の半導体装置の上述の問題点を改
善し、工程の増加なしに高速のトランジスタと低雑音の
トランジスタを共存し得る半導体装置を提供することに
ある。

〔問題点を解決するための手段〕

そこで本発明では上記目的を達成するために、第１導電
型半導体基板と、該基板の表面領域に設けられた前記第
１導電型と反対導電型の第２導電型の第１領域と、前記
基板表面上に設けられた。

前記第１領域上に開口部を有する絶縁膜と、該開口部上
に設けられた単結晶半導体層の第２領域と、前記絶縁膜
上に該第２領域に隣接して設けられた多結晶半導体層と
、前記第２領域および多結晶半導体層に隣接して設けら
れた絶縁体層と、前記多結晶半導体層内に設けられた第
１導電型の第３領域と、該第３領域と電気的に接続した
前記第２領域内に設けられた第１導電型の第４領域と、
前記第２領域巾に設けられた第１導電型の第５領域と、
該第５領域内に設けられた第２導電型の第６領域とを有
し、前記第４領域の平面方向の幅の２倍より前記絶縁膜
開口部上の単結晶半導体層の幅が小さいことを特徴とす
る。

換言すれば、凸型単結晶半導体層の側面部に接続した多
結晶半導体層より外方拡散で形成する高濃度の外部ベー
ス領域の横方向の拡散幅の２倍よりも凸型単結晶半導体
層の幅を小さく設けた構造をとる。

〔作用〕

本構造により、エミッタ領域下の凸型単結晶半導体層は
、高濃度のベース領域で占められるためベース抵抗が低
減でき、低雑音動作を可能にできる。また１本発明のト
ランジスタは工程の増加なしに高速動作のトランジスタ
と同一チップ上に共存することができる。

〔実施例〕

以下に、本発明の実施例を参照して詳細に説明する。

第１図に本発明の半導体装置の実施例の断面構造を示す
。図中人の部分は高速動作のトランジスタで、Ｂの部分
は低雑音のトランジスタである。

高濃度のｐ十型外部ベース領域２４は予め不純物をドー
プした多結晶半導体層２００から外方拡散により形成さ
れており、その横方向の拡散幅はＬａｎで示した。低雑
音トランジスタＢはその凸型単結晶半導体層３の幅ＬＳ
ＩをＬａａの２倍よりも小さくしているため、ｐ十型拡
散層２４がエミッタ領域５直下を占めている。それ故、
ベース抵抗が低減され低雑音動作を実現できる。それに
対して、高速トランジスタＡはその凸型単結晶半導体層
３の幅をＬａｎの２倍より大きくし、エミッタ領域５直
下に深さ方向の幅の小さいベース領域４が存在するため
高速動作が可能である。すなわち、トランジスタの動作
の使い分けは、凸型単結晶半導体層の幅Ｌｓｘにより決
定でき、特に工程を追加する必要がない。

第３図（ａ）〜（ｃ）は、第１図に示した実施例のバイ
ポーラトランジスタの製造工程を示す断面図である。以
下製造工程を図番にしたがって説明する。

第３図（ａ）：ｐ型Ｓｉ基板１上にｎ十型埋込拡散層２
を形成し、厚さ１μｍ、比抵抗１Ω・ｍ程度のｎ型Ｓｉ
エピタキシャル層３を成長させ。

全面にシリコン酸化膜３０１．シリコン酸化膜以外の絶
縁膜、例えばシリコン窒化膜（ＳｉａＮａ）３０２、お
よびシリコン酸化膜３０３を堆積し、パターンニングし
てトランジスタの活性部分とコレクタ電極取り出し部分
のみ３ＭＩＪ３０１，３０２゜３０３を残す。ここで、
高速トランジスタの形成予定部Ａにおいては、活性部分
の幅Ｉ７＾を外部ベース領域の拡散幅Ｉ、ａｎの２倍よ
り大きく、また低雑音トランジスタの形成予定部Ｂにお
いては、活性部分の幅ＬａをＬａａの２倍より小さく形
成する。

次いで、３層絶縁膜３０１，３０２，３０３をマスクと
してシリコン・エピタキシャル層を深さ０．５　μｍ程
度エツチングして、活性部分およびコレクタ＠極取り出
し部分が凸型になるようにする。その後、熱酸化してシ
リコン酸化膜３０４を形成した後、シリコン窒化膜を全
面に堆積し、選択エツチングにより、凸型シリコン層の
側面にのみシリコン窒化膜３０５を残す。

第３図（ｂ）：熱酸化して、酸化膜３１０を形成する。

その後シリコン窒化膜３０５を除去する。

次いで凸型シリコン層側面のシリコン酸化膜を除去する
。ここではコレクタ電極取り出し部分の側面シリコン酸
化膜も除去しているが、マスクを用いて残しても良い。

全面に多結晶シリコン層を堆積し、パターンニングして
、エピタキシャル層の凸部側面のみ多結晶シリコン層２
００と接するようにし、シリコン酸化膜３０３を除去す
る。全面にシリコン窒化膜３０６を形成し、パターンニ
ングする。

第３１ｆｆｌ（Ｑ）：パターンニングしたシリコン窒化
膜３０６をマスクとして熱酸化により多結晶シリコンの
一部を酸化膜３２０にする。その後、コレクタ電極取り
出し半導体層３１にｎ十型高濃度不純物を添加する。次
いで、シリコン窒化膜３０６を除去し、多結晶シリコン
層２００にｐ中型不純物を拡散し、ｐ十型拡散層２４を
形成する。ここで、高速トランジスタＡではｐ十型拡散
層２４は凸型シリコンλグの周辺側面部に位置し、エミ
ッタ領域形成予定部面下にはｐ十型拡散層がないが、低
雑音トランジスタＢではｐ十型拡散層２４が凸型シリコ
ン層の全域を占めている。

その後、熱酸化を行ない多結晶シリコン層表面に酸化膜
を形成する。次いで、通常の方法によりトランジスタの
ベース領域４．エミッタ領域５を形成し、酸化膜にコン
タクト穴を開け、電極を蒸着・パターンニングすること
により、第１図に示した素子が形成できる。なお、低雑
音トランジスタＢにもベース領域４と同じｐ型拡散層を
形成しても、ｐ十型拡散層２４の濃度が高いためほとん
ど不純物分布には影響しない。

上述の実施例において、半導体としてＧａＡｓ等の他の
半導体を用いても本発明の装置を実現でき、またＰ型、
ｎ型の導電型を逆に用いることができるのは勿論である
。

〔発明の効果〕

本発明によれば、高速動作のトランジスタと低雑音動作
のトランジスタを共存させることができる。

【図面の簡単な説明】

第１図は本発明の半導体装置の一実施例であるバイポー
ラトランジスタの構造を示す断面図、第２図は従来のバ
イポーラトランジスタの構造を示す断面図、第３図（ａ
）〜（ｃ）は本発明によるバイポーラトランジスタの製
造工程を示す断面図である。 １・・・ｐ型Ｓｉ基板、２・・・ｎ十型埋込層、３・・
・ｎ型Ｓｉエピタキシャル層、４．１４・・・ｐ型拡散
層、５．３１・・・ｎ中型拡散層、２０，２１，２２゜
２５．２６，２７・・・電極、２４・・・ｐ十型拡散層
、１００．１０１，１１０，１１１，３０１，３０３゜
３０４．３１０，３２０・・・酸化膜、２００・・・多
結晶Ｓｉ層、３０２，３０５，３０６・・・シリコン窒
化膜。 ′入 代理人　弁理士　小川勝男　・。 茅　）　図

Claims (1)

1. 【特許請求の範囲】 １、凸部を有する第１導電型の半導体基板と、該基板の
   凸部以外の領域に設けられた絶縁体層と、該絶縁体層と
   凸部側面に隣接して設けられた導電体層と、該導電体層
   内に設けられた第１導電型と反対導電型の第２導電型の
   第１領域と、該第１領域と電気的に接続した前記半導体
   基板の凸部内に設けられた第２導電型の第２領域と、前
   記半導体基板の凸部表面に設けられた第１導電型の第３
   領域とを有し、該第３領域直下の全域に前記第２領域が
   あることを特徴とする半導体装置。 ２、上記半導体基板を第２導電型とし、上記半導体基板
   の凸部を第１導電型の単結晶半導体層とし、上記半導体
   基板の表面上に第１導電型の第４領域を有し、上記単結
   晶半導体層の凸部が前記第４領域上に位置することを特
   徴とする特許請求の範囲第１項記載の半導体装置。 ３、上記第３領域直下の一部に上記第２領域がなく、上
   記第２領域と電気的に接続した第２導電型の第５領域と
   を有し、上記第３領域が該第５領域内に位置する半導体
   装置と、特許請求の範囲第２項記載の半導体装置とを共
   存させたことを特徴とする半導体装置。 ４、上記導電体層が単結晶半導体層もしくは多結晶半導
   体層もしくは金属化合物のいずれか、またはそれらの組
   合せによりなることを特徴とする特許請求の範囲第１項
   乃至第３項記載の半導体装置。