JPS58110074A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置およびその製造方法に関するもの
である。

従来、半導体集積回路（以ＦＩＣと呼ぶ）におイテエミ
ッタ・ベース接合が平坦なトランジスタを得るのに、第
１図（Ａｌ−（Ｑに示す製造方法が提案されている。

この製造方−の工程手順は次のとおりである。

（１）ｐ形Ｓｉ基板１にｎ＋形埋込領域２を形成し、ｎ
形エピタキシャル層３を形成する。そして、ｐ形分離領
域４ｅｎ＋形コレクタウオール領域５．約０、９烏のＳ
　！０２膜６を形成したあと、ベース形成領域のＳｉＯ
２膜６を除去して拡散窓７を形成する。ついで、約０．
２ＩＭＬの多結晶５ｉ嗅８會彬成する。そして、Ａｓシ
リカフィルムによる拡散法あるいはイオン注入法によシ
、拡散室７の領域に多結晶Ｓ１１嘆８中のＡＩを拡散源
にして一散深さ約０．２μｍのｎ”ｋ領域９を形成する
（第１図（Ａｔ）。

（２）次に、約０．０６蝉の８１３Ｎ４嘆１０全形成し
、ホトエッチ技術によりエミッタ形成領域上に５１３Ｎ
４膜１０を残し、このＳ’３Ｎ４嗅１０をマスクにして
多結晶ＳＮ膜８およびｒ影領域９の一部をエツチング除
去し、残るｎ＋形領領域９エミッタ領域９′とする。そ
して、拡散窓７に鎮出しだエピタキシャル層３を酸化し
て、約０．１５μｍの５Ｉ０２嘆１１を形成する。さら
に約１６０　ＫｅＶで約Ｉ　Ｘ　１０　　＋ｏｎｓ／ｍ
　（７）ボロンをイオン注入して、エミッタ領域９′直
下に厚さ約０．１．ｃａｎのｐ形活性ペース領域１２を
、またＳｉＯ２膜１１膜下１直下、３μｍのｐ影領域１
３をそれぞれ形成する。ツイテ、約６０　ＫｅＶ　ｅ　
ｌＸｌ０１５ｉｏｎｓ／−のポロンをイオン注入し、５
ｉ０２膜１１！下にｐ＋形領領域１４形成する（同図β
））。

（３）　　ついで１０００℃でアニールして、前記ｐ＋
形領領域４にシート抵抗値約１８０Ｑ／口のｐ＋形ベー
スコンタクト領域１５を形成する。そして、Ｓｉ３Ｎ４
嗅１ｏｔ除去、し、ベースコンタクト窓、コレクタコン
タクト窓を形成し、ペースｆｉｔ配線１６．エミッタＭ
配［１７，コレクタＡｔ配置１８をそれぞれ形ｈｌする
（同図（０）。

しかしながら、このような方法では、Ａｌ配線１６と１
７のショートを防ぐために、Ａｔ配線間距１４１ｘを２
〜３μｍにしなければならない。またペースＭ配線１６
は、幅２〜３μｍのベースコンタクト窓に対してこれよ
り２〜３μｍ大きくしなければならないので、ベースＡ
ｔ配惺１６の幅は４〜６μｍになる。

またエミッタＡｔ配線１７は、エミッタ領域９′の端よ
りも約１／＃ＦＬ外側にくるようにしなければならない
。

そのため、第２図に平面図で示すようにベースコンタク
ト領域１５の幅ｙが７〜１０ｔｎｎ以上となって、ベー
スコンタクト領域１５の面積が大きくなシ、全体として
ペース・コレクタ４量が大きくなり高周波特性が劣化す
る。

また従来の方法で、エミッタ領域の両側にベースコンタ
クトを有するダブルベース構造のトランジスタを構成し
た場合も、摘３図に平面図で示すヨウニ、エミッタ、コ
レクタＡｔ配置１９．２０間距ＪｌｌｄＨ、ベースコン
タクト窓２１を２〜３μｒｒＬｌペースＡｔ配＠２３の
余裕ｆ　２〜３μｒｎｓ各Ｍ配線闇距離として２〜３Ｉ
ＲｒＬを確保する必要上、合計８〜１２ｔｍｒとなる。

またベースコンタク）領域２３の幅ハ、シングルベース
構造の約２倍で１４〜２０膚似上となる。

したがって、この場合にもペース・コレクタ４量がさら
に大きくなり、高周波特性が劣化する。

なお、第３図に示すダブルペース構造のトランジスタ平
面図において、２４はコレクタ領域、２５はコレクタコ
ンタクト窓である。

さらに従来の方法では、第１図（ＣＩに示すようにｋｌ
配１ｌＡ１７がベース形成領域エツジの５ｉ０２膜６の
段差部上で形成されるため、ＣＣｌ４ガス等を用いたド
ライエッチの場合、段差部でｋｌが残りやすく、Ｍ配線
のショート率が高くなりＩＣの歩留シが低下する。

したがって、この発明の目的は、高周波特性のすぐれた
トランジスタを素子として含み、トランジスタサイズが
小さいにもかかわらず各電極配線間の余裕を保ち、各電
極配線間のショートを防止（、カつペース電極とベース
コンタクト領域のペース抵抗を十分に低減化した製造が
容易で歩留りの向上をはかることのできる半導体装置お
よびそのクメ凸方法を提供することである。

この発明の一実施例を第４図ｆＧ１および第５図に示す
。すなわち、この半導体装置は、エミッタ・ペース接合
が平坦なトランジスタを素子として含む半導体集積回路
装置であって、ｐ形Ｓｉ基板２６上に被覆形成したｓ　
ｉｏ２膜３０と、前記ＳｉＯ２膜３０の一部に開口した
ベース拡散窓３２領域に順次積層形成したｎ形エピタキ
シャル層２８と♂形コレクタウオール領域３１からなる
コレクタ領域、ｐ形ベース領域３９訃よびｎ形エミッタ
卸域３６′と、前記ＳｉＯ２膜３０のペース拡散窓３２
開口縁Ｉｆ″Ｆ部から前記ペース領域３９にかけて形成
したり形ベースコンタクト領域４２と、前記ペースコン
タクト領域４２表面の前記ＳｉＯ２＠３０との境界から
この境界に近い所定位置にかけて接合する第１水平部、
前記５ｉ０２膜３０のペース拡散窓３２開口縁側面に接
合する垂直部および前記５１０２模３０表面に接合する
第２水平部からなるｐ影身結晶Ｓｉ膜３３ａで形成した
ベース引呂腺と、ボロン全不純物として含み前記ペース
引出線を被覆した５Ｉ０２膜（以ドＢＳＧ　膜と呼ぶ）
３４と、前記ベースコンタクト領域４２の表面から前記
エミッタ領域３６′の側面にかけて被覆したＳｉＯ２膜
４０と、前記ＢＳＧ　［３４の前記ペース引出線第２水
平部相当位置に形成した開口よシ前記ペース引出嫉に接
合させたベース拡散窓４７と、前記エミッタ領域３６′
の上面側にｎ影身結晶５ｉ膜３３ｂを介して接合させた
エミッタＡｔ配線４６と、前記コレクタ領域に接合させ
たコレクタＡｔ配＠４８とを備えたものである。

この半導体集積回路装置は、第４図（４）ないしくＧ）
に示す手順によって製造される。

（１）ｐ形１０〜２０Ω・ｃＷＬＳｉ基板２６に一形埋
込領域２７を形成する。そしてコレクタ領域となるｎ形
約０．６０・備のエピタキシャル層２８　を約１．５μ
ｍ形成する。そしてｐｎ接合分離技術を用いてｐ＋形分
離領域２９を形成する。そして加際識化法により約０．
９／＃ＦＬの５ｉ０２膜３０を形成する。

次に選択拡散技術を用いてｎ＋形コレクタウオール領域
３１を形成する。そしてペース形成領域の５ｉｎ２膜３
０を除去してベース拡散窓３２を形成する（＠４図（Ａ
Ｉ）。

（２）ついで約０．２Ｒの多結晶３ｉ膜３３を形成する
。そして、さらにその上に約０．４ｔｎｎのボロンを不
純物として含んだ５ｉ０２膜（ＢＳＧ膜）３４を形成し
、ホトエッチ技術によシベース拡散窓３２の一部（幅畠
が約２７！＃１ｌｌＬの領域）とＳ　ｔＯ２Ｏ２膜上０
上ＳＧ膜３膜管４す（同図（Ｂ））。

（３）　　次ＫＡＳシリカフィルムによる拡散法あるい
は＾＄のイオン注入法により、ＢＳＧ　［３４のｕｉ″
Ｔ部を除く多結晶Ｓ１膜３３にＡｓをドーピングする。

ついで、Ｎ２ガス雰囲気中１０００℃でアニール処理し
て、ＢＳＧＩＩ３４直下部の多結晶Ｓｉ嗅３３ｔ−ｐ＋
形の多結晶Ｓｉ膜３３１に＃それ以外の領域の多結晶Ｓ
ｉ膜３３をｎ＋形の多結晶５ｉ膜３３ｂに代える。そし
て、ＢＳＧ膜３膜管４ロン濃度とＡＳフィルムによるド
ーピングの場合にはＡ３濃度および拡散温度・時間を、
またＡＩイオン注入によるドーピングの場合にはドープ
量および注入エネルギを適当に選ぶことで、ベース拡散
窓３２領域のｐ＋形多結晶５ｉ膜３３ａ直下にシート抵
抗値約１５０Ｑ／口、悴散深さ約０．５　ｔｓｎのり影
領域３５を、また♂影身結晶５ｉ膜３３ｂ　ｃぼＦにｙ
　　）抵抗値約４０１．拡散深さ約０．２μ乳のｎ“影
領域３６をそれぞれ形成する。このとき、ＢＳＧ膜３膜
管４辺直下の多結晶５ｉ膜３３はボロンおよびＡｓの両
方がドーピングされる高濃度領域３３Ｃにな９、ベース
拡散窓３２領域にも同様に高濃度領域３７が形成される
。また、このときｎ＋形コレクタウオール３１はｒ形埋
込領域２７と接する。

次に、約０．０６μｍの５１３Ｎ４膜３８を形成する。

そしてホトエッチ技術により、エミッタ形成領域上にこ
のＳｉ３Ｎ４膜３８を外す。このときのＢＳＧ膜３４と
Ｓｉ３Ｎ４膜３８間距＠ｂを約１／＃ＦＦＬとする（同
図（Ｃ））。

＋４１　　次にＢＳＧ嗅３４とＳｉ３Ｎ、膜３８をマス
クと１、テ、ＨＮＯ３，ＨＦ　（Ｄ　混合液テｎ”　影
身結晶Ｓ　Ｉ　ＩＩ　３３　ｂ　オよびｎ＋形領領域３
６一部をエツチング除去する。

このようにしてＳｉ３Ｎ４膜３８直下に一影身結晶Ｓｉ
膜３３ｂを、またその下にｎ＋形エミッタ領域３６′を
それぞれ残し、またＢＳＧＳｉ３Ｎ４膜＋形多結晶５ｉ
１ｉ１３３ａを、その下のベース拡散窓３２領域にはｐ
＋形領領域３５それぞれ残す。この場合の処理は、ウェ
ットエツチング方法によシ行い、高濃度多結晶５ｉ嘆３
３Ｃおよび高濃度領域３７のエツチング速度を速めると
ともにサイドエツチングを大きくして、♂影身結晶５ｉ
膜３３ｂとり影身結晶５ｉ膜３３ａとの間および♂形エ
ミッタ領域３６とｐ＋形領領域３５の間を明確に分離す
る。

なお、前記処理において、ｎ＋形影身晶Ｓｉ膜３３ｂお
よびｎ影領域３６はｎ形エピタキシャル層２８に比ベエ
ッチング速癒が大きいので、少々オーバーエツチングし
てもｎ形エピタキシャル層２８のエツチングは進みにく
く、そのだめ深さ方向のエツチングを精度よく行うこと
ができる。

次に９００〜１０００℃の酸化雰囲気中でアニールして
、露出したｎ形エピタキシャル層２８の表面に約０．１
５ｓａの膜厚で、またｐ＋形およびｔ影身結晶５ｉ膜３
３Ｍ　、　３３ｂと？形エミッタ佃域３６′の側面に約
０．２Ｊ＃Ｒの膜厚でＳｉＯ２膜４０全４０する（同図
（Ｄ））。

（５）　　ついで約１６０　ＫｅＶ　ｅ　Ｉ　Ｘ　３０
１３ａｔｏｍｓ／７．７）　ホロンをＳｉ基板表面から
イオン注入する。そしてＮ２ガス雰囲気中８００℃でア
ニールして、１形エミッタ領域３６′直下にベース幅約
０．１踊のｐ形ベース領域３９を形成し、また５ｉ０２
膜４０　ｌｋ　’Ｆのｎ形エピタキシャル層２８には約
ｏ、５ＩＲのｐ影領域３９′を形成する。この処理にお
いて、厚い５ｉ０２膜３０直下のエピタキシャル層２８
の表面は、その５ｉ０２膜３０の膜厚によってｐ形に反
転するのを防止される。

逆にいえば、この５ｉ０２膜３０の膜厚は、前記のｐ形
反転が生じないように予め大きく設定されている（同図
■））。

（６）　　次に約６０　ＫｅＶ　、　Ｉ　Ｘ　１０１５
ａｔｏｍｓ／ｃｓｉのボロンをイオン注入して、ＳｉＯ
２膜４０膜下０直下形領領域４１形成する（同図（Ｆ）
）。

（７）　　欠にＮ２ガス雰囲気中１０００℃でアニール
して、ＳｉＯ２嘆４０直下にシート抵抗値約１５００ん
。

拡散、：さ約０．３μｍのり影領域を形成する。そして
、この夕形頓域とＢＳＧ膜３４ｒｆｊ（下のり影領域３
５との組合わせにより、ベース拡散窓３２領域のエミッ
タ形成領域を除く♂形エピタキシャル層２８にｐ形ベー
スコンタクト頒域４２を形成する。

次にＳｉ３Ｎ、膜３８を除去して、セルファラインでエ
ミッタコンタクト窓４３（第５図に示す）を形成する。

次にホトエッチ技術により、５Ｉｏ２膜３ｏ上のｐ＋形
影身晶Ｓｉ膜３３Ｍに対し後に形成されるＭ配線が接す
るようにＢＳＧ膜３４の一部を除去しベースコンタクト
電４４（第５図に示す）を形成し、またｎ＋形コレクタ
ウオール領域３１上の５ｉｏ２膜３０を除去してコレク
タコンタクト窓４５（第５図に示す）を形成する。そし
て、エミッタＡｔ配′＠４６゜ベースＭ配線４７．コレ
クタＭ配線４８をＭＪ記各コンタクト嫁４３．４４．４
５に形成する（同図（Ｇ））。

このようにしたため、ｎ形エピタ、キシャル層２８がコ
レクタ領域、ｐ形ベース領域３９が活性ペース、−形エ
ミ５夕領域３６′がエミッタとしてトランジスタ動作す
る半導体集積回路装ｆ！ｉを構成することができる。

そして、二゛ミッタ・ペース接合は平坦でかつその接合
の側面は５１０２膜４０でおおわれ、ペース・コレクタ
接合容量およびコレクタ・基板接合容量を小さくできす
ぐれた高周波特性を得ることができる。

６ｔた第５図に平面図で示すように、ペースコンタクト
領域４２の幅Ｃは、１４図（Ｂ）に示す幅ａと第４図（
Ｑに示す幅すの寸法の和となシ約３綿の幅寸法に抑える
ことができ、ベース・コレクタ面積を小さくすることが
できる。

またベースコンタクト窓４４が５ｉｏ２膜３０上のｐ１
形多結晶５ｉ膜３３ａ上に形成されているため、Ａｔイ
極影形成おいて、ベースＡｔ配線４７とエミッタＭ配線
４６の間隔も暢Ｃと同様に約３μｍに抑えることができ
、またベース拡敏窓３２領域の周辺段差部に配設される
Ｍ配線はエミッタＡ／、配線４６だけであり、各Ａｌｔ
＆配線間のショートが生じることはない。

さらに、ｐ＋形多結晶５ｉ膜３３ａ　ｔ　ｐ＋形領領域
３５４１ｅｐ形領域３９’、ｎ＋形多結晶５ｉ膜３３ｂ
　ｅ　ｎ＋形コレクタウオール領域３１．ｎ＋形エミッ
タ領域３６′は抵抗体としても使えるので、所定シート
抵抗値のものを選んで抵抗体として使うことができる。

また、前記製造方法によるときは、第４図（Ｃ１に示す
ようにｐ＋形影身晶Ｓｉ膜３３ａとｎ＋形影身晶Ｓｉ膜
３３ｂは、同一の多結晶Ｓｉ膜３３から同時に形成でき
るので、工程数がふえずに簡単である。そして、このｐ
影身結晶５ｉ膜３３ａはＢＳＧ　１１１３４からのポロ
ン拡散とボロンイオン注入とにより高濃度にドーピング
されるので、抵抗値は十分小さくなシ、ペース引出線が
多結晶Ｓｉ膜３３ａで形成されているにもかかわらず、
トランジスタのベース抵抗を十分小さくでき、高周波特
性の一層の同上をはかることができる。

またエミッタＭ配線４６はｔ影身結晶Ｓｉ膜３３ｂ上に
形成されているので、シンター等における四接合の破壊
を防止でき前記半導体集積回路装置を歩留シ高く製造す
ることができる。

この発明の第２の実施例を第６図（３）ないしくＣ）に
示す。すなわち、この半導体装置は、前記第１の実施例
にかける第４図（Ｂ）の工程において、ＢＳＧ嘆３４の
かわりＫ　Ｓ　ｔｏ２膜３膜上０上結晶５ｉ膜３３上に
約０．１５１！ｒｒＬの不純物を含まない５Ｉ０２模３
４′ヲ形成したものであり、以下にその製造工程を詳述
する。

（１）　　前記第１の実施例と同様にして、ｐ形５ｉ基
板２６に♂形埋込領緘２７．ｎ形エピタキシャル層２８
．ｐ＋形分喝領域２９　、５ｉｏ２膜３０を形成する。

そして、を形コレクタウオール領域３１．ベース拡散窓
３２領域を形成する（ここまでの工程は前記第１の実施
例の第４開開までの工程と同一である）。

（２）次に約０．２ｔｎｎの多結晶Ｓｉ膜３３′を形成
する。

そして、さらにその上に約０．１５μｍの不純物を含ま
ない５ｉ０２膜３４′を形成し、ホトエッチ技術によシ
ベース拡散窓３２の一部と５１０２膜３０上に５ｉ０２
！、４　ａ　４’の一部を残す。

以下、第１の実施例と同様にＡ８Ｖ！Ｊカフィルムによ
る拡散法あるいはＡ８のイオン注入によシ、５ｉ０２膜
３４′直−Ｆ部を除く多結晶５ｉ膜３３′に八３をドー
ピングする。この場合、約０．１５μｍのＳｉＯ２膜３
４′でもＡｓドーピングの選択マスクとしての機能を十
分に果たすことができる（たとえば、Ａ８の注入エネル
ギを小さく設定することにょシ）。

そしてＮ２ガス雰囲気中１０００　’ｅでアニールして
、５ｉｏ２嗅３４′直下部を除く多結晶５ｉ膜３３′を
ｎ＋形の多結晶５ｉ膜３３′ｂにかえ、またｎ＋形多結
晶５ｉ膜３３′ｂ直下に約０．２．ｕｎのｎ＋形領領域
３６′ヲ形成る。

次にＳ　ｉ　３Ｎ、膜３８′を形成し、ホトエッチ技術
によシュミッタ形成領域上に前記ｓ　ｉ　３Ｎ４膜３８
′の一部を残す。そして、５ｉ０２膜３４′とＳ　ｉ　
３Ｎ、膜３８′をマスクとしてπ影身結晶Ｓｉ膜３３′
ｂおよびｎ＋形領領域３６′エツチングし、ＳｉＯ２膜
３４′直下に不純物を含まない多結晶Ｓｉ膜３３′を、
そしてＳ　ｊ　３Ｎ４膜３８′直下にｎ＋形影身晶Ｓ＋
膜３３’ｂ　Ｉその下にｎ＋形エミ・ツタ３６＃をそれ
ぞれ残す。

次に酸化雰囲気中でアニールして、露出したｎ形エピタ
キシャル層２８の表面に約０．１５　ｔｒｍの膜厚で、
そしてノンドープ、ｎ＋形多結晶３ｉ膜３３′。

３３′ｂおよびｔ形エミッタ領域３６＃の四面に約０．
２崗の膜厚でそれｉれ５ｉｏ２膜４０′を形成する。

次に：６０　ＫｅＶ　ｅ　Ｉ　Ｘ　１０　　ａ　ｔｏｍ
ｓ／ｃｒ！のポロンを５ｉ基板２６表面からイオン注入
し、Ｎ２ガス雰ｄｓＫ中８００℃でアニールして、♂形
エミッタ′碩域３６′直下にペース幅約０．１朗のｐ形
ベース領賊３９’ｉ　。

そして５ｔＯ２膜４０′Ｆと多結晶５ｉ膜３３′トの一
部にｐ形軸域３９＃を形成する（第６図（Ａ））。

（３１次に約６０　ＫｅＶ　ｅ　Ｉ　Ｘ　１０　　ａ　
ｔ　０ｒｒＬｂ／７　Ｏボロンをイオン注入して、５Ｉ
０２膜４０’ｌ［下にｐ＋形領領域４１′形成する。こ
のとき、同時に５ｉｏ２膜３４′直下の多結晶５ｉ膜３
３′にもボロンがイオン注入されて、ｐ影身結晶５ｉ膜
３３’ａになる（第６図［Ｆ］））。

（４）　　次にＮ２ガス雰囲気中１０００℃でアニール
し、り影領域４１′およびｐ＋形多結晶５ｉ膜３３ｔを
拡散源としてエミッタ形成領域を除くベース拡散室３２
領域にり形ベース　ンタクト領域４２′を形成する。

次にＳＩ３Ｎ４膜３８′全３８′ヲ除去エッチ技術によ
りエミッタ、ベース、コレクタの各コンタクト窓を形成
する。そしてこれらのコンタクト窓にエミッタＡｔ配線
４６′、ペースＭ配線４７’、コレクタＡ＆線４８′を
それぞれ形成する（第６図（Ｃ））。

このようにしたため、エミッタベース接合は平坦でベー
ス・コレクタ面積を小さくでき、前記第１の実施例と同
様の高ｆ、の得られる構、造とすることができる。

また各ｋｌ電極配線間のショートが生じることもない。

なか、ＳｉＯ２膜３４′に替えて第１の実施例と同様に
約０．１５ＩＮｒｆ）ＢＳＧ膜３４で構成してもよく、
この場合にはＢＳＧ膜３４からのポロン拡散とボロンイ
オン注入により多結晶Ｓｉ膜３３′はさらに高濃度のり
影身結晶５ｉ膜３３’ｌとなり、ｐ＋形影身晶ＳＬ膜３
３’１の抵抗値およびベースコンタクト領域４２′のシ
ート抵抗値をさらに小さくすることができる。したがっ
て、トランジスタのベース抵抗が小さくなり、さらにト
ランジスタの高周波特性を改善できる。

なお、第１．第２の実施例において、多結晶シリコンの
かわりに無定形（アモルファス）シリコンを用いても同
様の効果を上げることができる。

この発明の第３の実施刻を第７図に示す。すなわち、こ
の半導体装置は、前記第１および第２の実施例をダブル
ベース構造のトランジスタに適用したものであシ、同図
に基づいて以下に詳述する。

４９はコレクタ領域、３２／はベース拡散窓領域。

３３−はり影身結晶５ｉ膜領域（ベース引出Ｎ）、５０
はエミッタコンタクト領域、５１はベースコンタクト領
域、５２はコレクタコンタクト領域、４６′はエミッタ
Ａｔ配線、４７′はベース引出線ｔｌＡ、　４８’はコ
レクタＭ配線である。

このときもベースコンタクト領域５１の幅は、シングル
ベース−造と比べ約２倍になるので、約６ＩＲＩＬとな
り、従来の方法と比べ大幅に小さくなる。

またエミッタ・コレクタｋｌ配線間距離ｅもエミッタコ
ンタクト領域５０とｐ＋形影身晶５ｉ領域３３′ａ間は
約１綿、ベース拡散窓領域３２′上のり影身結晶Ｓ１領
Ｍ　３３’ａの幅は約２μｍ、ペース拡散窓領域３２′
とコレクタＡｔ配線４８′間妊約２μｍにすればよいの
で合計５ＮＬになる。

このようにダブルベース構造のトランジスタにおいても
、ベース・コレクタ面積が大幅に小さくなるだけでなく
、エミッタ・コレクタＭ配Ｍ１１［離も短くなるので、
コレクタ・Ｓｉ基板間の接合容量やトランジスタ面積を
小さくすることができる。

以上のように、この発明の半導体装置は、半導体基板上
に被接形成した第１絶縁膜と、前記第１絶縁膜の一部に
開口したベース拡散室領域に順次積層形成したコレクタ
、ベースおよびエミッタと、前記第１絶縁嘆のペース拡
散窓開口縁ＩＫ下部から前記ベースにかけて形成したベ
ースコンタクト領域ト、前記ベースコンタクト軸域表面
の前記第１絶縁膜との境界からこの境界に近い所定位置
にかけて接合する第１水平部。前記第１絶縁膜のベース
拡散窓開口縁側面に接合する垂直部および前記第１絶縁
膜表面に接合する第２水平部からなる多結晶５ｉ膜で形
成したベース引出線と、前記ベース引出線を被覆した＠
２絶縁膜と、前記ベースコンタクト領域表面から前記エ
ミッタ側面にかけて被覆した第３絶縁膜と、前記第２絶
縁膜の前記ベース引出線第２水平部相当位置に形成した
開口より前記ペース引゛出線に接合させたベース電極と
、前記エミッタの上面側に接合させたエミッタ電極と、
前記コレクタに接合させたコレクタ電極とを備えたもの
であるため、高周波特性に優れ峨極配機間に余裕を保っ
てサイズの小形化を可能とした電極間シ箇−トのない半
導体装置とすることができ、またこの発明の半導体装置
の製造方法は、第１導電形半導体基板五に形成した第１
絶縁膜の一部領域にベース拡散窓を開口する拡散窓形成
工程と、前記半導体基板上に多結晶Ｓｉ膜を形成する多
結晶５ｉｌｌ形成工程と、前記ベース拡散窓領域の開口
縁近傍から前記第１絶ｌＲ膜表面にわたる前記多結晶５
ｉ嗅上に第２ｅ轍嗅を形成する第２絶縁膜形成工程と、
前記ベース拡散窓領域の前記第２絶縁膜下部に第２導電
形領域を、目ｒＪ記第２絶縁膜下部を除く部分に第１導
電形領域をそれぞれ形成する拡散工程と、前記ベース拡
散窓領域に露出する前記多結晶Ｓ１噂のうちのエミッタ
形成領域に耐酸化性膜を形成しこの耐酸化性膜と前記第
２絶縁膜とをマスクとして前記多結晶５ｉ膜および前記
第１導電形領域の一部をエツチング除去し残る第１導電
形領域をエミッタとするエミッタ形・成工程と、前記エ
ツチング処理面を酸化して第３絶縁＠を形成しこ・の第
３絶縁膜を介してイオン注入し前記第２絶縁嘆の下部か
ら前記第３絶縁膜のＦ部にかけて第２導電形のベースコ
ンタクト領域ヲ、前記エミッタの１区下部に第２導者形
のベースをそれぞれ形成するベースｅベースコンタクト
職域形成工程と、前記第２絶縁嘆の前記第１絶縁膜と直
なる一部領域に開口を形成しこの開口よυ前記多結晶Ｓ
ｉ隣にベース電極を接合形成するベース電極形成工程と
、前記耐酸化性膜を除去し前記多結晶ＳＬ膜を介してエ
ミッタにエミッタ電極を接合形成するエミッタ電極形成
工程と、コレクタに；レクタ電極ｆｔ接合形成するコレ
クタ電極形成工程とを含むものであるため、前記の半導
体装ｉｔを容易にかつ歩留りよく製造することができる
などの効果を有する。

【図面の簡単な説明】

第１開開ないしくＣ）は従来例を示す製造工程説明・ 図、第２図は従来例の平面図、第３図は従来例の他の例
を示す平面図、第４図（ＡｌないしくＧｌはこの発明の
第１の実施例を示す製造工程説明図、第５図はその平面
図、第６囚人ないしくＣ１はこの発明の第２の実施例を
示す製造工程説明図、第７図はこの発明の第３の実施例
を示す平面図である。 ２６−ｐ形Ｓｉ基板（半導体基板）、２７−　ｎ”ｆｂ
埋込領域、２８・・・ｎ形エピタキシャル層（コレクタ
領域）、２９・・・ｐ＋形分離領域、３０・・・ＳｉＯ
２膜（第１絶Ｍ＠）、３１・・・を形コレクタウオール
領域（コレクタ領域）、３２　、３２’・・・ベース拡
散窓、３３゜３３’・・・多結晶Ｓｉ膜、３３ａ　ｅ　
３３’ａ　Ｉ　３３へ・・・り影身結晶５ｉ嘆（ベース
引出線）、３３ｂ　ｅ　３３’ｂ・・・を影身結晶Ｓｉ
＠、３４・・・ＢＳＧ嗅（第２絶縁膜）、３４′・・・
５Ｉ０２嘆（第２絶に嘆）、３５・・・〆影領域、３６
゜３６′・・・ｎ″″形領域、３６’、３６“・・・ｎ
＋形エミッタ領域、３８　、３８’・・・Ｓｉ３Ｎ４膜
（耐酸化性膜）、３９．３９’・・・ｐ形ベース領域、
３９’、３９”・・・ｐ影領域、４０゜４０’・・・Ｓ
ｉＯ２膜（第３絶縁膜）、４１　、４１’・・・〆影領
域、４２・・・ｐ＋形ベースコンタクト領域、４３・・
・エミッタコンタクト窓、４４・・・ベースコンタクト
窓、４５・・・コレクタコンタクト窓、４６．４６’。 ４６′・・・エミッタｋｔ配線（エミッタ電極）、４７
゜４７’、４７’・・・ベースＡｔ配線（ベース電極）
、４８゜４８　、４８’・・・コレクタＡｔ配Ｎ（コレ
クタ１［＆）、４９・・・コレクタ４ＵＭ、５０　・・
・エミッタコンタクト３　　　　　　　　　　　２　　
　　　　　　　　１第１図 第３図 ７ 第４図 第４図 ２８２７　　　　　　　　　　　　　’２６第６図 」 第６図 第７図

Claims (3)

【特許請求の範囲】
1. （１）　　半導体基板上に被覆形成した第１絶縁膜と、
   前記第１絶縁膜の一部に開口したベース拡散窓領域に順
   次積層形成したコレクタ、ベースおよびエミッタと、前
   記第１絶縁膜のベース拡散窓開口縁直下部から前記ベー
   スにかけて形成したベースコンタクト頓域と、前記ベー
   スコンタクト領域表面の前記第１絶ｌ＃膜との境界から
   この境界に近い所定位１撹にかけて接合する第１水平部
   、前記第１絶縁嘆のベース拡散室開口縁側面に接合する
   垂直部および前記第１絶縁膜表面に接合する第２水平部
   からなる多結ＡＳＩ膜で形成したベース引出線と、］宙
   記ベース引出線を被接した第２絶縁膜と、前記ベースコ
   ンタクト領域表面から前記エミッタ側面にかけて被接し
   た第３絶Ｍ模と、前記第２絶縁膜の前記ベース引出線第
   ２水平部相当位置に形成した開口より前記ベース引出槻
   に接合させたベース電極と、前記立ミッタの上面側に接
   合させ比エミッタ電極と、前記コレクタに接合させたコ
   レクタ電極とを備えた半導体装置。
2. （２）１１１１導電形半尋休基板上に形成した第１絶縁
   膜の一部類坂にベース拡散窓を開口する拡紋窓形成工程
   と、前記半尋体−板上に多結晶Ｓｉ＠を形成する多結晶
   Ｓ１膜形成工程と、前記ベース拡散窓１［＊の開口縁近
   傍から前記第１絶縁膜表面にわ之る前記多結晶Ｓ１膜上
   に第２絶縁膜を形成する第２絶縁膜形成工程と、前記ペ
   ース拡散窓領域の前記第２絶縁膜下部に第２導電形嬢域
   をｅ　ｍｔＪ記第２絶縁膜下部を除く部分く第１導電形
   領域をそれぞれ形成する拡散工程と、前記ペース拡欽窓
   ＠戚に露出する前記多結晶Ｓｔ膜のうちのエミッタ形成
   工程に耐酸化性膜を形成しこの耐酸化性膜と前記＄２絶
   縁膜とをマスクとして前記多結晶Ｓｉ換および前記第１
   導電形ｆＲ域の一部をエツチング除去し残る第１導電形
   ＠域をエミッタとするエミッタ形成工程と、前記エツチ
   ング処理面を酸化して第３絶縁膜を形成しこの第３絶縁
   暎を介してイオン注入し前記第２絶縁喚のＦ部から＋１
   ｉＪ記第３絶縁膜の下部にかけて第２導電形のベースコ
   ンタクト領域を。 ＭｉＪ記エミッタの１σ下部に第２導″イ形のペースを
   それぞれ形成するペース・ベースコンタクト領域形成工
   程と、前記第２絶縁膜の前記第１絶縁膜と重なる一部領
   域に開口を形成しこの開口より前記多結晶５ｓ膜にペー
   ス１を極を接合形成するベース電極形成工程と、前記耐
   酸化性膜を除去し前記多結晶５ｉｌｌｌｌを介してエミ
   ッタにエミッタを極を接合形成するエミッタ電極形成工
   程と、コレクタにコレクタ電極を接合形成するコレクタ
   １を離形成工程とを含む半導体装置の製造方法。
3. （３）　　前記第２絶縁膜は第２導ば影形成用不純物を
   含むものである特許請求の範囲第（２）項記載の半導体
   装置の製造方法。