JPS5832455A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、パイボーｔｍの半導体集積回路装置の製造
方法に関する。

バイポーラ屋半導体集積回路の製造において。

素子面積を縮小させることは、集積密度の向上のみなら
ず、寄生讐量の低減化により低消費電力化および高速動
作を可能にする。

上記の目的のため、通常電極金属の微細加工限度と１７
２合せ余裕とによって規定されるトランジスタのベース
面積を多結晶シリコンを用いて電極を取り出すことによ
ってさらに著しく縮小させる技術が近年相次いで提案さ
れておｐ、その−例を第１図に示す。

第１図は前述のように、多結晶シリコンを使用した自己
整合技術によって電極を＊、ｂ出し、さらに多結晶シリ
コンを抵抗として使用して寄生容量を低減させているも
のであ夛、その製造工程を以下順を追って説明する。

まず、公知の技術によって、Ｐ−型基板にＮ”ｌｌ込拡
散を施し、Ｎ）エピタキクヤル層育成、酸化膜分離工程
を経て、コレクタ抵抗低減用のだディージコレクタ領域
を、上記Ｎ”ＪＩ込層に到達するまで拡散した後の状態
を第１図囚に示す。

すなわち、第１図（４）において、１はＰ−型シリコン
基板、２はｆ型堀込拡散層、３はコレクタとなるＮ−型
エピタキシャル層、４は素子分離シリコン酸化膜、５は
Ｎ′″ディープコレクタ領域である。

次に、第１図（ト）に示すように、コレクタ層３０表面
にイオン注入などの方法により、選択的にＰ型不純物、
たとえば、硼素を導入し、メインベース層６を形成する
。

続いて、メインベース層６、ディープコレクタ５の表面
を露出し、第１図０に示すように、全面に多結晶シリコ
ン層７を育成し、さらに、その多結晶シリコン７上の所
定部分、すなわち、サイドベースおよびペース電極引出
し部、エミッタ・コレクタ電極ならびに抵抗などの形成
予定領域に選択酸化の九めのマスク層８に＋８１１　８
ｓ　１８４　を形成する。このマスク層８１＊　　８１
＊　ａｓｓ　　８４は薄いシリコン酸化膜上にシリコン
窒化膜を積層した２層膜よりなる。

次に、選択酸化処理によシ、第１図（６）のように、マ
スク層ｓ、　ｅ　８！　ｓ　　８３　＊　ｓ４直下の多
結晶シリコン層７をそれぞれ７１＋　　７＊＊　　７ｍ
＋　　７４として残し、表面にマスク層を有し表い多結
晶シリコンをシリコン酸化膜９に変える。

続いて、サイドベースおよびペース電極引出し部ならび
に抵抗を形成する部分のマスク層８１５８ｍをそれぞれ
除去し、その部分の多結晶シリコン層７、．７．にイオ
ン注入などによって高□濃度のＰ型不純物、たとえば、
硼素を導入し、熱酸化処理を施す、このとき、第１図（
ト）に示すように、多結晶シリコン７、中のｐｍ不純物
の一部がメインベース６中に拡散し、サイドベースｌＯ
となる。

引き続き、残ったマスク層８ｔ、８．を除去し、この部
分の多結晶シリコン層７ｔｓ７ｍＫ高濃度のＮ型不純物
、′ｆｉ−とえば、砒素を導入し、熱酸化処理を施し、
メインベース６中に工よツタ１１を形成する（第１図（
９））、同時に、サイドベース１０はさらに深く拡散さ
れる。

その後、第１ｒＩＡＤのように、コンタクトホールを開
窓し、金属配線１２１　ｇ　　１２１　、１２ｍ　ｍ　
１２４　＋１２、を施して、半導体集積回路装置が完成
する。

コンタクトホールは周囲の厚いシリコン酸化ｊ［９によ
り、自己整合的に開窓され、また、ベース電極は多結晶
シリ；ン７ｍによって素子領域の外部に引き出され、そ
の上に金属配線１２．が接続される。

なお、エミッタ１１の紙面に垂直方向の両端は分離酸化
膜４に接触したいわゆるウオールドエ建ツタ構造を成し
ている。

上記の製造方法は耐熱の高いウォールドエミッタ構造ト
ランジスタを容易に形成することと、多結晶シリコンに
よるペース電極引出しにより、素子面積を着しく縮小す
ることを可能にした才人した方法であるが、以下に列挙
するごとき短所を合わせもっている。

（リメインペースの形成（第１　ｆｆ０ＣＢ）　）から
エミッタ形成（第１図Ｖ））までの間の熱処理が多いた
め、メインペースが深くなる。

（２）ニオツタ上の１スフ層８８の除去において、十分
にオーバエッチできないため、多結晶シリコン７、とマ
スク層８．の関にくさび状に張シ出し九シリコン酸化Ｉ
Ｉ（いわゆるバーズビーク：　ｂｌｒｄ富ｂｅａｋ　）
が残シ、多結晶シリコン７、の中に十分なＮ型不純物を
供給することが困難である。

（３）多結晶シリコン中の不純物拡散係数は単結晶シリ
コン中に比べて著しく速いため、エミッタ上の多結晶シ
リコン４中に導入されたＮ型不純物は多結晶シリコン８
１中に一様になった後、メインベース６に拡散し、エミ
ッタ１１を形成するが、多結晶シリコン８！の膜厚が厚
いため、高いエミッタ表面濃度が得られない、。

（４）高不純物濃度での多結晶シリコンの層抵抗は膜厚
に強く依存し、膜厚が薄いほど高くなる。したがって、
２度の酸化処理によって膜厚が減少したベース電極引出
し用多結晶シリコン７１の低抵抗化が困難である。

（５）同様に、抵抗用多結晶シリコン７４の膜厚変化量
が大きいため、抵抗値の再現性が乏しい。

以上のうち、（１１、（２）　、　（３）項によシ、ト
ランジスタのペース幅が広くなり、エミッタ濃度が低い
ため、注入効率も低く、高い工建ツタ接地電流増幅率ｈ
ｆ・を得ることが困難であり、ひいては、遮断周波数ｆ
Ｔも高くできない。

また、（４）項によって、ペース直列抵抗ｒｂが高くな
シ、以上の２点はともにトランジスタの高周波特性を悪
化させるものである。

ナなおち、素子の微細化と多結晶シリコン抵抗の採、用
により、寄生容量を低減し、低消費電力性＠（低電流領
域）での遅延時間消費電力損は改善されるが−さらに電
流を増しても、遅延時間は通常の多結晶シリコンを用い
ない構造のものほど減少せず、また上記（５）項の理由
によって、集積回路装置の特性が処理条件の変動に敏感
に依存し、安定な性能を得ることが困難であると云う欠
点を有していた。

さらに、（１）項の改善には、低温処理が必要であるが
、多結晶シリコｙ　７ｓ　＊　７４へのＰ型不純物（硼
素導入稜の酸化処理を低温化すると、多結晶シリコンか
ら成長するシリコン酸化膜への不純物の偏析が増し、ペ
ース直列抵抗ｒ、を増大させ、抵抗値の変動も太きく力
る。

また、（２）項、（３）項を改善するためには、多結晶
シリコン７１４４上の酸化膜（厚くしなければならず、
（４）項、（５）項の悪化を招く０以上のように、（１
）項〜（３）項と、（４）項、（５）項とは互いに相反
する要求をもっていた。

この発明は、上にの点にかんがみなされたもので、高い
エミッタ接地電流増幅率（以下、ｈｆｅと云う）、高い
遮断周波数（以下ｆ、と云う）および低いペース直列抵
抗（以下、ｒｂと云う）をもつトランジスタと安定した
多結晶クリコン抵抗とを有し、低消費電力性と高速性を
兼備した高密度のパイボーｔｍ半導体集積回路装置の製
造方法を提供することを目的とする。

以下、この発明の半導体集積回路装量の製造方法の実施
例について図面に基−づき説明する。第２図（ト）〜第
２図（Ｑはその一実施例の製造工程を説明するための図
である。図示の実施例において＾、多結晶シリコンの選
択酸化までの工程を示す図は第１図囚〜第１図（６）と
同一であるため割愛した。

また、第２図（ト）〜第２因りにおいて、第１図囚〜第
１図（Ｑと同一部分には同一符号を付してその説廟を省
−する。

まず、第１図囚〜第１図０に示される工程のうち、特記
すべき点を説明する。第１図（２）、第１図（靭の工程
は従来と全く同一でＴｏシ、メインベース（第２領域）
６はコレクタ層（第１領域）３中にＰ型不純物、たとえ
ば、硼素を１０”ｃｓ−”　　９度イオン注入などによ
って導入し、９００℃以下程度の不活性雰囲気中でアニ
ールして浅く形成する。

次に、第１図（Ｑのように、多結晶シリコン層７を２０
００〜５ｏｏｏＸ程度成長させ、薄いシリコン酸化膜と
シリコン窒化膜よシなるマスク層８゜〜８４を低温で形
成する。たとえば、多結晶シリコン層７を８５０℃で１
０分間ウェット酸化することによ）、約３００にの薄い
酸化膜を形成し、シリコン窒化膜は気相成長によシ８０
０℃程度で育成できる。なお、多結晶シリコンの成長温
度は６００℃程度である。

第１図■に示される多結晶シリコン層７の選択酸化は高
圧酸化を用いることによｊｊ）、９００℃以下程度の低
温でも比較的短時間で形成可能である。

以下、第２図（ト）〜第２図（Ｑを参照して説明を続け
る。第１図０に続いて、エミッタおよびコレクタ電極を
形成する部分のマスク層８１ｓ８ａをそれぞれ除去し、
多結晶シリコン７□７．中にイオン注入などの手段によ
ってＮ型不純物、九とえば、砒素を１０”ｍ″″ｓ８ｉ
度の高濃度に導入し、９００℃〜１０００℃１１！ＩＬ
の温度で熱酸化することによシ。

この部分の多結晶シリコン上に厚いシリコン酸化膜を成
長させる。これにより、多結晶シリコン層７３，７−の
膜厚を減じる。このとき、多結晶シリコン７、中のＮ型
不純物の一部がメインベース６中に拡散し、エミッタ（
第３領域）１１を形成する。

なお、マスク層８．．８．の下層のシリコン酸化膜の除
去に際して、周囲が非常に厚い多結晶シリコン酸化膜９
およびマスク層８１　＃　ｓ４で覆われているので、バ
ーズビークを除去するために十分オーバエッチすること
ができる（第２図（ト）参照）。

次に、第２図（３）に示すように、残存したマスク層８
１１８４を除去し、多結晶シリコン７、．７．中にＰ屋
不純物たとえば硼素をＩＱｌｌ　Ｍ＋　１　、　ｏｆ・
ｃａｔ−”程度の高濃度に導入し、熱酸化処理を施して
、メインベース６中にサイドベース（第４領域）１０を
形成するとともに、エミッタ１１をさらに深く拡散し、
適当なｈｆｅが得られるようにコントロールする。

続いて、従来例と同様に、第２図ゆに示すように、コン
タクトホールを開窓し、金属配線を施して、半導体集積
回路装置が完成する。

以上のような実施例によれば、以下に列挙するような効
果が得られる。

（ａ）メインベースの形成からエミッタ形成までの間の
熱処理は多結晶シリコン成長、マスク層形成および選択
酸化のみ７ｃＴｏｒ、すべてｇｏｏ℃程度以下の低温処
理が可能なので、メインベースが深くなることはない。

（ｂ）工きツタ上のマスク層８．の除去において、十分
なオーバエッチが可能なので、パー／ｅ−一りは除去さ
れ、多結晶シリコン７、中に十分’ＡＮ型不純物が供給
できる。

（ｃ）砒素などのＮｌｌ不純物の偏析係数は約１０程度
と大きいため、多結晶シリコン７雪の表面に厚い酸化膜
を形成した後にも大部分のＮｍ不純物は膜厚が減少し九
多結晶シリコン７１中に残留するので、高い表面温度を
もつエミッタを形成できる。

（ｄ）ペース電極引出し用多結晶シリコン７、の酸化量
が少なく、多結晶シリコン膜厚を多く保持できるため、
ｒｂが小さい。

（・）同様に、抵抗用多結晶シリコン７４の膜厚変化が
小さいので、抵抗値の再現性がよい。

以上のように、従来の製造方法による半導体集積回路の
もっていた欠点はすべて解決され、高いｈｆ＠＃　ｆＴ
　　および低いｒｂ　ｔ−もつ高速動作に適し九トラン
ジスタ、抵抗値の再８１！性のよいポリシリコン抵抗を
もつ低消費電力−高速動作を兼備し、性能の安定した半
導体集積回路装置を製造することができる。

なお、上記実施例では、第１図に示した構造の半導体集
積回路装置を例にとって説明したが、多結晶シリコンを
用いて電極を取）出す類似した他の半導体集積回路装置
にもこの発明の方法を適用することができる。

また、上記の実施例において、第１１切の構造を形成し
た後、選択酸化のためのマスク層８１〜８４をマスクと
して、イオン注入などの方法でＰｆＪ不純物、たとえば
、硼素を１ｏ口〜１０”傷−１程度の濃度で多結晶シリ
コンγ中に選択的に、導入し喪後、選択酸化以降の工程
を実施してもよい。

以上のようにすれば、第２図（Ｑにおいて、サイドベー
ス層１０をエミッタ１１の間に介在する比較的抵抗の高
いメインベース領域６１の抵抗を著しく減じ、上記実施
例よシもさらにｒｂを減少させることができ、高電流領
域での動作速度が一層向上する。

以上詳述したように、この発明の半導体集積回路装置の
製造方法によれば、エミッタ領域を形成した後にサイド
ベース領域を形成するようにしたので、高速動作に適し
たトランジスタと安定した多結晶シリコンを形成するこ
とができ、かつ寄生容量もきわめて小さいので、いわゆ
るＥＣＬ、５ＴＴＬなどを含む低消費電力−高速動作の
バイポー２型高密度半導体集積回路装置の製造に広く利
用することができる。

【図面の簡単な説明】

第１図囚ないし第１図（２）はそれぞれ従来の半導体集
積回路装置の製造方法の工程説明図、第２図（ト）ない
°し第２図（Ｑはそれぞれこの発明の半導体装置の製造
方法の一実施例を説明するための工程説明図である。 ｌ・・・Ｐ−型シリコン基板、２・・・Ｎ”ｆｆｉ埋込
層、３・・・Ｎ′″型エピタキシャル層、４・・・分離
シリコン酸化膜、５・・・ディーゾ；レクタ、６　、６
１・・メインベース、７゜７１〜７．・・・多結晶シリ
コン層、８．〜８４・・・マスク層、９・・・多結晶シ
リコン酸化層、１０・・・サイドペース、１１・・・エ
ミッタ、１２．〜１２．・・ン金属配線。 第１図 第１図 第２図 手続補正書 昭和５６年成力１６日 特許庁長官　島田春樹殿 １、事件の表示 昭和６６年　善　許　願第　１１＠４０４　　号２．１
１１＠０４称 ７．　　　牟導体集積ｇｉ＊＊＊ｅｇ造方法３、補正を
する者 事件との関係　　　畳　　許　出願人 （０１！Ｉ）沖電気工業株式会社 ４、代理人 ５、補正命令の日付　　昭和　　年　　月　　日（−発
）６、補正の対象 ＠細書ｏｗｅ請求Ｏ範■お１び発明の詳細な説明Ｏ欄 ７、　補正の内容 １）明細書の「２、特許請求の範囲」を別紙の通シ訂正
する。 ２）明細書６頁１３行「耐熱」を「耐圧」と訂正する。 ３）　同６頁１６行「香水し」を「秀れ」と訂正する。 ４）　同７頁５行ｒ　ｂｉｒｄｓＪをｒ　ｂｉｒｄ’ｓ
　Ｊと訂正するわ ５）同７頁１０行、１１行、お工び１３行「８．」を「
７１」とそれぞれ訂正する。 ６）　同８貞５行ｒ　ｈｆｅ　Ｊをｒ　ｈ（ｅＪ　ト訂
正する。 ７）同９頁１行「素導入後」を「素）導入後」と訂正す
る。 ８）同９頁１１行ｒ　ｈｆｅ　Ｊをｒｌｌｆｅ’Ｊと訂
正する、 ９）同１２頁９行ｒ　ｈｆｅ　Ｊをｒ　ｈｆ６　Ｊと訂
正する、 １０）同１３頁１０行「多く」を「厚く」と訂正する。 １１）同１３頁１６行ｒ　ｈｆｅ　Ｊをｒ　ｋｆｅ　Ｊ
と訂正する。 １２）同１３頁１６行ｒ　ｒｂ　Ｊ　’ｔ’　ｒ　ｒ、
　Ｊと訂正する、１３）同１４頁１３行ｒｌＯｔ−Ｊを
ｒｌＯと」と訂正する。 １４）　　同１４頁１５行ｒ　ｒｂ　Ｊを「ｒｂ」と訂
正する。 ２、特許請求の範囲 （１）多結晶シリコンによシミ極取出し部を形成したバ
イポーラ型半導体集積回路装置の製造方法において、エ
ミッタ領域を形成した後サイドペース領域金形成するこ
とを特徴とする半導体集積回路装置の製造方法、 （２）エミッタ領域を形成する際に半導体基板面に育成
された多結晶シリコン層の工之ツタ領域を形成する予定
の領域上の表面を厚いシリコン酸化膜に変換して上記多
結晶シリコン膜厚を減じる工程を會むと々を特徴とする
特許請求の範囲第１項記載の半導体集積回路装置の製造
方法。 （３）エミッタを形成した後サイドベース領Ｍを形成す
る方法として、表面に一導電型の第１領域を有する逆導
電型の半導体基板を準備する工程と、この第１領域同に
逆導電型の第２領域を形成する工程と、前記第１領域お
工び第２領域表面を露出した後前記基板全面に多結晶シ
リコン層を育成する工程と、前記多結晶シリコン層の選
択された表面に選択酸化のためのマスク層を形成する工
程と、選択酸化に１シ表面にマスク層を有しない前記多
結晶シリコン層をシリコン酸化膜に変換する工程と、前
記マスク層の一部を除去する工程と、マスク層の除去さ
れた部分の前記多結晶シリコン層に高濃度の一導電型不
純物を導入する工程と、熱酸化処理に１多前記多結晶シ
リコン膜厚を減じる工程と、残存した前記マスク層を除
去する工程と、表面に厚い酸化膜を有しない前記多結晶
シリコン層に逆導電型の不純物を導入する工程と、前記
第２領域内に一導電型の第３領域と逆導電型の第４領域
を形成する工程とを有することを特徴とする特許請求の
範囲第１項記載の半導体集積回路装置の製造方法。 （４）前記多結晶シリコン層の選択された表面に選択酸
化の九めのマスク層を形成した後、選択酸化を行う前に
前記多結晶シリコン層に逆導電型不純物を選択的に導入
する工程を有することを特徴とする特許請求の範囲館３
項記載の半導体集積回路装置の製造方法。

Claims (4)

【特許請求の範囲】
1. （１）多結晶シリコンによシミ極取出し部を形成し九パ
   イボー２Ｎ半導体集積回路装置の製造方法において、二
   ンツタ領域を形成し次後サイドベース領域を形成するこ
   とを特徴とする半導体集積回路装置の製造方法。
2. （２）工にツタ領域を形成する際に半導体基板面に育成
   された多結晶シリコン層の二ンツタ領域を形成する予定
   の領域上の表面を厚いシリコン酸化膜に変換して上記多
   結晶シリコン膜厚を減じる工程を含むことを特徴とする
   特許請求の範囲第１項記載の半導体集積回路装置の製造
   方法。
3. （３）エイツタを形成した後サイドベース領域を形成す
   る方法として、表面に一導電型の第１領域を有すゐ逆導
   電型の半導体基板を準備する工程と、この第１領域内に
   逆導電型の第、２領域を形成する工程と、前記第１領域
   および第２領域表面を露出した後前記基板全面に多結晶
   シリコン層を育成する工程と、前記多結晶シリコン層の
   選択された表面に選択酸化のためのマスク層を形成する
   工程と、選択酸化により表面にマスク層を有しない前記
   多結晶シリコン層をシリコン酸化膜に変換する工程と、
   前記マスク層の一部を除去する工程と、マスク層の除去
   された部分の前記多結晶シリコン層に高濃度の一導電型
   不純物を導入する工程と、熱酸化処理によυ前記多結晶
   シリコン膜厚を減じる工程と、残存した前記マスク層を
   除去する工程と、表面に厚い酸化膜を有しない前記多結
   晶シリコン層に逆導電型の不純物を導入する工程と、前
   記第２領域内に一導電聾の第３領域と逆導電型の第４領
   域を形成する工程とを有することを特徴とする特許請求
   の範囲第１項記載の神体集積回路装置の製造方法。
4. （４）前記多結晶シリコン層の選択された表面に選択酸
   化のためのマスク層を形成する工程の前に前記多結晶シ
   リコン層に逆導電型不純物を選択的に導入する工程を有
   することを特徴とする特許請求の範囲第３項記載の半導
   体集積回路装置の製造方