JPS62123736A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62123736A JPS62123736A JP60264321A JP26432185A JPS62123736A JP S62123736 A JPS62123736 A JP S62123736A JP 60264321 A JP60264321 A JP 60264321A JP 26432185 A JP26432185 A JP 26432185A JP S62123736 A JPS62123736 A JP S62123736A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- oxide film
- field oxide
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置、特に、半導体基板に形成され九素
子間の分離構造に関する。
子間の分離構造に関する。
〈従来の技術〉
従来の相補型ＭＯ８半導体装置（以下ＣＭＯ８と称す）
の構造は、ＬＯＣＯ８法によるフィールド酸化膜を有す
る場合、第３図に示すようなものである。
の構造は、ＬＯＣＯ８法によるフィールド酸化膜を有す
る場合、第３図に示すようなものである。
第３図において、１１１はＮ型シリコン基板、１１２は
Ｐ型つェル領領、１１３はＮチャンネルＭＯ８側領域の
フィールド酸化膜下部に形成されたチャンネルストッパ
の為のＰ＋型拡散層領域、１１４は周知のＬＯＣＯ８法
で形成されたフィールド酸化膜、１２６，１２７は熱酸
化法で形成された薄いゲート酸化膜、１２８，１２９は
リンドープされた多結晶シリコンゲートａ極、１３３゜
１３４ＵＮチャンネルＭＯ８）ランジスタのソース・ド
レイン領域となる炉型拡散層領域、１３８゜１３９はＰ
チャンネルＭＯ８）ランジスタのソース・ドレイン領域
となるＰ型拡散層領域、１４゜は層間絶縁の為の気相成
長法によるシリコン酸化膜、１４１．１４２．１４３．
１４４はアルミ配線層である。
Ｐ型つェル領領、１１３はＮチャンネルＭＯ８側領域の
フィールド酸化膜下部に形成されたチャンネルストッパ
の為のＰ＋型拡散層領域、１１４は周知のＬＯＣＯ８法
で形成されたフィールド酸化膜、１２６，１２７は熱酸
化法で形成された薄いゲート酸化膜、１２８，１２９は
リンドープされた多結晶シリコンゲートａ極、１３３゜
１３４ＵＮチャンネルＭＯ８）ランジスタのソース・ド
レイン領域となる炉型拡散層領域、１３８゜１３９はＰ
チャンネルＭＯ８）ランジスタのソース・ドレイン領域
となるＰ型拡散層領域、１４゜は層間絶縁の為の気相成
長法によるシリコン酸化膜、１４１．１４２．１４３．
１４４はアルミ配線層である。
〈発明が解決しようとする問題点〉
上述した従来のＣＭＯ８構造の場合、放射線、例えばγ
線などを照射すると、ソース・ドレイン領域となる炉型
拡散層およびＰ＋型拡散層が、Ｐ型ウェルおよびＮ型シ
リコン基板との間で成されるＮ”ＰおよびＰ”Ｎ接合部
で逆方向リーク電流が増加することが見出され、特に、
フィールド酸化膜端部との接触部で著しく、素子の特性
を悪化させるという問題点がある。これら放射線照射に
よるリーク電流増加の原因は、現在までの解析の結果、
放射線照射によりフィールド酸化膜中にホール電荷がト
ラップされるとともに、酸化膜・シリコン界面には界面
準位が発生し、それらは熱酸化膜厚が厚いほど顕著であ
ることがわかっていることから、フィールド酸化膜近傍
での接合リークの増加も、界面準位の増加による空乏層
での再結合電流によるものである。
線などを照射すると、ソース・ドレイン領域となる炉型
拡散層およびＰ＋型拡散層が、Ｐ型ウェルおよびＮ型シ
リコン基板との間で成されるＮ”ＰおよびＰ”Ｎ接合部
で逆方向リーク電流が増加することが見出され、特に、
フィールド酸化膜端部との接触部で著しく、素子の特性
を悪化させるという問題点がある。これら放射線照射に
よるリーク電流増加の原因は、現在までの解析の結果、
放射線照射によりフィールド酸化膜中にホール電荷がト
ラップされるとともに、酸化膜・シリコン界面には界面
準位が発生し、それらは熱酸化膜厚が厚いほど顕著であ
ることがわかっていることから、フィールド酸化膜近傍
での接合リークの増加も、界面準位の増加による空乏層
での再結合電流によるものである。
く問題点を解決するための手段〉
本発明は、上記放射線に基因するリーク電流に鑑み、フ
ィールド酸化膜により画成される素子形成領域中の第２
導電型の不純物領域とフィールド酸化膜との間に、第１
導電型の基板領域と同−導を型の分離領域を介在させ、
不純物領域と分離領域あるいは基板領域との間で形成さ
れるＰＮ接合をフィールド酸化膜から離隔させたことを
要旨とする。
ィールド酸化膜により画成される素子形成領域中の第２
導電型の不純物領域とフィールド酸化膜との間に、第１
導電型の基板領域と同−導を型の分離領域を介在させ、
不純物領域と分離領域あるいは基板領域との間で形成さ
れるＰＮ接合をフィールド酸化膜から離隔させたことを
要旨とする。
〈実施例〉
以下、本発明の一実施例を図面に従って説明する。
第１図は本発明の一実施例を示す断面図であり、１１は
Ｎ型シリコン基板、１２はＰ型ウェル領域、１３はＮチ
ャンネルＭＯ８側領域の厚いフィールド酸化膜下部に形
成されたチャンネルストッパの為のＰ＋型不純物領域、
１４は周知のＬＯＣＯ８法で形成された厚いフィールド
酸化膜、２６．２７は熱酸化法で形成された薄いゲート
酸化膜、２８゜２９はリンドープされた多結晶シリコン
ゲート電極、３３．３４はＮチャンネルＭＯＳトランジ
スタのソース・ドレイン領域となるＮ型拡散層領域、３
８．３９はＰチャンネルＭＯＳトランジスタのソース・
ドレイン領域となるＰ型拡散層領域、１９゜２０は前記
フィールド酸化膜１４の端部と、前記Ｐ型拡散層領域３
８．３９との間に形成された前記Ｎ型シリコン基板１１
より高濃度のＮ型不純物領域、２４．２５は前記フィー
ルド酸化膜１４の端部と前記に型拡散層領域３３．３４
との間に形成された前記Ｐ型ウェル領域１２より高濃度
のＰ型不純物領域、４０は層間絶縁の為の気相成長法に
よるシリコン酸化膜、４１，４２，４３．４４はアルミ
配線層である。
Ｎ型シリコン基板、１２はＰ型ウェル領域、１３はＮチ
ャンネルＭＯ８側領域の厚いフィールド酸化膜下部に形
成されたチャンネルストッパの為のＰ＋型不純物領域、
１４は周知のＬＯＣＯ８法で形成された厚いフィールド
酸化膜、２６．２７は熱酸化法で形成された薄いゲート
酸化膜、２８゜２９はリンドープされた多結晶シリコン
ゲート電極、３３．３４はＮチャンネルＭＯＳトランジ
スタのソース・ドレイン領域となるＮ型拡散層領域、３
８．３９はＰチャンネルＭＯＳトランジスタのソース・
ドレイン領域となるＰ型拡散層領域、１９゜２０は前記
フィールド酸化膜１４の端部と、前記Ｐ型拡散層領域３
８．３９との間に形成された前記Ｎ型シリコン基板１１
より高濃度のＮ型不純物領域、２４．２５は前記フィー
ルド酸化膜１４の端部と前記に型拡散層領域３３．３４
との間に形成された前記Ｐ型ウェル領域１２より高濃度
のＰ型不純物領域、４０は層間絶縁の為の気相成長法に
よるシリコン酸化膜、４１，４２，４３．４４はアルミ
配線層である。
本構造において重要なことは、Ｐチャンネル間Ｏ８）ラ
ンジスタのソース・ドレイン領域となるＰ＋型拡散層領
域３８．３９およびＮチャンネルＭＯＳトランジスタの
ソース・ドレイン領域となるＮ型拡散層領域３３．３４
のいずれもが、ＬＯＣＯ８法で形成された厚いフィール
ド酸化膜１４の端部から隔てられていることであり、こ
れにより放射線照射によって生じるフィールド酸化膜端
部でのＮ＋ＰおよびＰ”Ｎ接合リークの増加を防止でき
る。また、前記Ｎ＋およびＰ＋型拡散層領域と、厚いフ
ィールド酸化膜端部との間には、それぞれＰ型ウェル領
域およびＮ型シリコン力２板より高濃度のＰ型不純物領
域２４．２５およびＮ型不純物領域１９．２０が形成さ
れており、これによりソース・ドレイン領域間の寄生Ｍ
Ｏ８によるリーク電流を防止できるのである。
ンジスタのソース・ドレイン領域となるＰ＋型拡散層領
域３８．３９およびＮチャンネルＭＯＳトランジスタの
ソース・ドレイン領域となるＮ型拡散層領域３３．３４
のいずれもが、ＬＯＣＯ８法で形成された厚いフィール
ド酸化膜１４の端部から隔てられていることであり、こ
れにより放射線照射によって生じるフィールド酸化膜端
部でのＮ＋ＰおよびＰ”Ｎ接合リークの増加を防止でき
る。また、前記Ｎ＋およびＰ＋型拡散層領域と、厚いフ
ィールド酸化膜端部との間には、それぞれＰ型ウェル領
域およびＮ型シリコン力２板より高濃度のＰ型不純物領
域２４．２５およびＮ型不純物領域１９．２０が形成さ
れており、これによりソース・ドレイン領域間の寄生Ｍ
Ｏ８によるリーク電流を防止できるのである。
次に、本発明における構造の作製方法を第２（Ａ）図〜
（ト）図を用いて説明する。
（ト）図を用いて説明する。
まず、第２（Ａ）図に示すように周知のＣＭＯ８の製造
方法を用いて、Ｎ型シリコン基板ｌｌ上にＰ型ウェル領
域１２を形成し、ＬＯＣＯ８法で厚いフィールド酸化膜
１４を形成するとともに、ＮチャンネルＭＯ８側領域の
厚いフィールド酸化膜下部には、チャンネルストッパの
為のＰ型拡散層領域を形成し、さらに素子形成領域に薄
い熱酸化膜１５を形成し、周知の光食刻法によりフォト
レジスト１６をバターニングして、ＮチャンネルＭ Ｏ
Ｓ 側領域の全てと、ＰチャンネルＭＯ８側領域のトラ
ンジスタ形成領域を前記フォトレジスト１６でマスクし
て、前記薄い熱酸化膜１５を通してリンのイオン注入を
行ない、Ｎ型シリコン基板中にリン注入領域１７．１８
を形成する。
方法を用いて、Ｎ型シリコン基板ｌｌ上にＰ型ウェル領
域１２を形成し、ＬＯＣＯ８法で厚いフィールド酸化膜
１４を形成するとともに、ＮチャンネルＭＯ８側領域の
厚いフィールド酸化膜下部には、チャンネルストッパの
為のＰ型拡散層領域を形成し、さらに素子形成領域に薄
い熱酸化膜１５を形成し、周知の光食刻法によりフォト
レジスト１６をバターニングして、ＮチャンネルＭ Ｏ
Ｓ 側領域の全てと、ＰチャンネルＭＯ８側領域のトラ
ンジスタ形成領域を前記フォトレジスト１６でマスクし
て、前記薄い熱酸化膜１５を通してリンのイオン注入を
行ない、Ｎ型シリコン基板中にリン注入領域１７．１８
を形成する。
次に、第１１）図に示すように、前記フォトレジスト１
６を除去した後、熱処理を行なって前記υノの注入領域
をアニールして、前記基板より高濃度のＮ型不純物領域
１９．２０を形成した後、光食刻法によりフォトレジス
ト２３をパターニングして、ＰチャンネルＭＯ８側領域
の全てとＮチャンネルＭＯ８側領域のうちトランジスタ
形成領域を前記フォトレジスト２３でマスクして、前記
薄い熱酸化膜１５を通してボロンのイオン注入を行ない
、Ｐ型つェル領域中にボロン注入領域２１゜２２を形成
する。
６を除去した後、熱処理を行なって前記υノの注入領域
をアニールして、前記基板より高濃度のＮ型不純物領域
１９．２０を形成した後、光食刻法によりフォトレジス
ト２３をパターニングして、ＰチャンネルＭＯ８側領域
の全てとＮチャンネルＭＯ８側領域のうちトランジスタ
形成領域を前記フォトレジスト２３でマスクして、前記
薄い熱酸化膜１５を通してボロンのイオン注入を行ない
、Ｐ型つェル領域中にボロン注入領域２１゜２２を形成
する。
次に、第２（Ｃ１図に示すように、前記フォトレジスト
２３を除去した後、熱処理を行なって前記ボロンの注入
領域をアニールして、前記ウェル領域より高凝度のＰ型
不純物領域２４．２５を形成し、前記薄い熱酸化膜１５
をエツチング除去して新たに熱酸化法によるゲート酸化
膜を形成し、リンドープされた多結晶シリコンを被着形
成した後、フォトレジストを塗布し、周知のフォトエツ
チング法によりパターニングして、ゲート酸化膜２６゜
２７および多結晶シリコンゲート電極２８．２９を形成
する。
２３を除去した後、熱処理を行なって前記ボロンの注入
領域をアニールして、前記ウェル領域より高凝度のＰ型
不純物領域２４．２５を形成し、前記薄い熱酸化膜１５
をエツチング除去して新たに熱酸化法によるゲート酸化
膜を形成し、リンドープされた多結晶シリコンを被着形
成した後、フォトレジストを塗布し、周知のフォトエツ
チング法によりパターニングして、ゲート酸化膜２６゜
２７および多結晶シリコンゲート電極２８．２９を形成
する。
次に第２の）図に示すように、光食刻法によりフォトレ
ジスト３２をパターニングして、Ｎチャンネル側ＭＯＳ
トランジスタ形成領域を開口して、該フォトレジスト３
２をマスクとして砒素のイオン注入を行ない、Ｐ型つェ
ル領域中に砒素注入領域３０．３１を形成する。
ジスト３２をパターニングして、Ｎチャンネル側ＭＯＳ
トランジスタ形成領域を開口して、該フォトレジスト３
２をマスクとして砒素のイオン注入を行ない、Ｐ型つェ
ル領域中に砒素注入領域３０．３１を形成する。
次に第２に）図に示すように、前記フォトレジスト３２
を除去した後、熱処理を行なって前記砒素の注入領域を
アニールして、ＮチャンネルＭＯＳトランジスタのソー
ス・ドレイン領域となるＮ＋型型数散層領域３３３４を
形成した後、光食刻法によりフォトレジスト３７をパタ
ーニングしてＰチャンネル側ＭＯ８）ランジスタ形成領
域を開口して、該フォトレジスト３７をマスクとしてボ
ロンのイオン注入を行ない、Ｎ型シリコン基板中にボロ
ン注入領域３５．３６を形成する。
を除去した後、熱処理を行なって前記砒素の注入領域を
アニールして、ＮチャンネルＭＯＳトランジスタのソー
ス・ドレイン領域となるＮ＋型型数散層領域３３３４を
形成した後、光食刻法によりフォトレジスト３７をパタ
ーニングしてＰチャンネル側ＭＯ８）ランジスタ形成領
域を開口して、該フォトレジスト３７をマスクとしてボ
ロンのイオン注入を行ない、Ｎ型シリコン基板中にボロ
ン注入領域３５．３６を形成する。
次に第２（Ｆ）図に示すように、前記フォトレジスト３
７を除去した後、熱処理を行なって前記ボロンの注入領
域をアニールして、ＰチャンネルＭＯＳトランジスタの
ソース・ドレイン領域となるＰ＋型拡散層領域３８．３
９を形成した後、全面に気相成長法によりシリコン酸化
膜４０を形成し１周知のフォトエツチング法によりコン
タクト開口部を形成し、その後アルミ配線層４１，４２
，４３゜４４を形成した。
７を除去した後、熱処理を行なって前記ボロンの注入領
域をアニールして、ＰチャンネルＭＯＳトランジスタの
ソース・ドレイン領域となるＰ＋型拡散層領域３８．３
９を形成した後、全面に気相成長法によりシリコン酸化
膜４０を形成し１周知のフォトエツチング法によりコン
タクト開口部を形成し、その後アルミ配線層４１，４２
，４３゜４４を形成した。
なお、上記実施例では、Ｎ型半導体基板を用いた場合を
示したが、Ｐ型半導体基板に対しても適用可能である。
示したが、Ｐ型半導体基板に対しても適用可能である。
またＮ型基板より高濃度のＮ型拡散層領域１９．２０を
形成後、Ｐ型ウェル領域より高濃度のＰ型拡散層領域２
４．２５を形成した場合を示したが、逆の場合も適用可
能である。またＮチャンネルＭＯＳトランジスタのソー
ス・ドレイン領域を形成後、ＰチャンネルＭＯＳトラン
ジスタのソース・ドレイン領域を形成したが逆も可能で
ある。
形成後、Ｐ型ウェル領域より高濃度のＰ型拡散層領域２
４．２５を形成した場合を示したが、逆の場合も適用可
能である。またＮチャンネルＭＯＳトランジスタのソー
ス・ドレイン領域を形成後、ＰチャンネルＭＯＳトラン
ジスタのソース・ドレイン領域を形成したが逆も可能で
ある。
く効 果〉
以上説明してきたように、本発明によれば、第２導電型
の不純物領域がフィールド酸化膜から第１導電型の分離
領域で隔てられているので、放射線照射により生じるフ
ィールド酸化膜端部でのＮ＋ＰおよびＰＮ接合のリーク
の増加を防止できるとともに、前記実施例では、Ｎ＋お
よびＰ＋型拡散層領域と厚いフィールド酸化膜端部との
間には、それぞれＰ型ウェル領域およびＮ型シリコン基
板より高濃度の拡散層領域が形成てれてソース・ドレイ
ン領域間の寄生ＭＯ８によるリーク電流を防止できる効
果がある。
の不純物領域がフィールド酸化膜から第１導電型の分離
領域で隔てられているので、放射線照射により生じるフ
ィールド酸化膜端部でのＮ＋ＰおよびＰＮ接合のリーク
の増加を防止できるとともに、前記実施例では、Ｎ＋お
よびＰ＋型拡散層領域と厚いフィールド酸化膜端部との
間には、それぞれＰ型ウェル領域およびＮ型シリコン基
板より高濃度の拡散層領域が形成てれてソース・ドレイ
ン領域間の寄生ＭＯ８によるリーク電流を防止できる効
果がある。
第１図は本発明の一実施例を示す断面図、第２１１．１
２・・・・・・基板領域、１４・・・・・・フィールド
酸化膜、３３，３４，３８．３９・・・・・・不純物領
域、１９．２０．２４．２５・・・・・・分離領域。
２・・・・・・基板領域、１４・・・・・・フィールド
酸化膜、３３，３４，３８．３９・・・・・・不純物領
域、１９．２０．２４．２５・・・・・・分離領域。
Claims (3)
- （１）第１導伝型の基板領域の表面部に素子形成領域を
画成するフィールド酸化膜と、前記素子形成領域の表面
部に形成された第２導電型の不純物領域とを有する半導
体装置において、前記第２導電型の不純物領域とフィー
ルド酸化膜との間に前記基板領域と同一導電型の分離領
域を介在させたことを特徴とした半導体装置。 - （２）前記分離領域の不純物濃度を基板領域より高めた
特許請求の範囲第１項記載の半導体装置。 - （３）前記第１導伝型の基板を第２導伝型の基板表面に
形成されたウェルとした特許請求の範囲第１項または第
２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264321A JPS62123736A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264321A JPS62123736A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62123736A true JPS62123736A (ja) | 1987-06-05 |
Family
ID=17401554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60264321A Pending JPS62123736A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62123736A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399895A (en) * | 1993-03-23 | 1995-03-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing thereof |
| US6281533B1 (en) | 1996-09-19 | 2001-08-28 | Kabushiki Kaisha Toshiba | Solid state imaging apparatus, and video system using such solid state imaging apparatus |
| EP1542289A1 (fr) * | 2003-12-11 | 2005-06-15 | STMicroelectronics S.A. | Structure MOS résistante aux radiations |
| US7202538B1 (en) * | 2003-08-25 | 2007-04-10 | National Semiconductor Corporation | Ultra low leakage MOSFET transistor |
-
1985
- 1985-11-22 JP JP60264321A patent/JPS62123736A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399895A (en) * | 1993-03-23 | 1995-03-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing thereof |
| US6281533B1 (en) | 1996-09-19 | 2001-08-28 | Kabushiki Kaisha Toshiba | Solid state imaging apparatus, and video system using such solid state imaging apparatus |
| US6528342B2 (en) | 1996-09-19 | 2003-03-04 | Kabushiki Kaisha Toshiba | Solid state imaging apparatus, method of manufacturing the same and video system using such solid state imaging apparatus |
| US7202538B1 (en) * | 2003-08-25 | 2007-04-10 | National Semiconductor Corporation | Ultra low leakage MOSFET transistor |
| EP1542289A1 (fr) * | 2003-12-11 | 2005-06-15 | STMicroelectronics S.A. | Structure MOS résistante aux radiations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| JPH02166762A (ja) | コンパクトｃｍｏｓデバイス及びその製造方法 | |
| JP3954140B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JPH01264262A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| US5559045A (en) | Method of fabricating vertical-type double diffused mosfet having a self-aligned field oxide film | |
| JPS62123736A (ja) | 半導体装置 | |
| JPH0555593A (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| JPH04291952A (ja) | 半導体装置 | |
| KR970053502A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS61274366A (ja) | 高耐圧半導体装置 | |
| JPH0738095A (ja) | 半導体装置及びその製造方法 | |
| JPH023270A (ja) | Ｈｃｔ半導体装置の製造方法 | |
| JPH0955496A (ja) | 高耐圧ｍｏｓトランジスタ及びその製造方法 | |
| JP2560218B2 (ja) | 半導体装置の製造方法 | |
| JPH01138745A (ja) | 半導体装置の製造方法 | |
| JPH07221300A (ja) | 半導体装置の製造方法 | |
| JP2970376B2 (ja) | 相補型半導体装置の製造方法 | |
| JPH0221648A (ja) | 半導体装置の製造方法 | |
| JPH0758330A (ja) | 電力用ｍｏｓ型半導体装置 | |
| JPS61125165A (ja) | 半導体装置の製造方法 | |
| JPH0736441B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH01308067A (ja) | 半導体装置 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JPH06120497A (ja) | Ｍｏｓトランジスタおよびその製造方法 |