JPS63234561A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） この発明は、半導体装置に関するもので、特に高耐圧Ｉ
Ｃに使用されるものである。

（従来の技術） 従来、この種の半導体装置においては、各拡散層間の降
伏電圧を向上させるためにＰＮ接合上における空乏層（
もしくは反転層と空乏層）が伸びる側の半導体領域上に
沿って、絶縁層を介してポリシリコン層等の導電層から
成るフィールドプレートを設け、半導体基板表面におけ
る電界の集中を緩和している。しかし、集積回路におい
ては内部電極の配線が必ず外部電極の不純物層上を横切
り、低不純物濃度領域には上記内部電極の配線下に反転
のチャネルが形成される。このようなチャネルを阻止し
て降伏電圧を向上させるために、低不純物濃度領域と高
不純物濃度領域との境界に低不純物濃度領域と同一導電
型の高濃度の不純物層を設けている。

第３図は、このようなフィールドプレートおよび反転チ
ャネルを阻止するための高濃度不純物層を設けた半導体
装置の一部を抽出した構成例を示すもので、埋込みエピ
タキシャル基板を利用して形成したＮＰＮトランジスタ
のコレクタ、基板間、及びベース、コレクタ間の耐圧を
向上させたちのである。第３図において、１１はＰ−型
のシリコン基板、１２はＮ＋型のコレクタ埋込み層、１
３はＮ−型のエピタキシャル層（コレクタ）、１４はベ
ース拡散層、１５はフィールド酸化膜（Ｓ　ｉ　０２膜
）、１６はＣＶＤ層間絶縁膜（Ｓ　ｉ　０２膜）、１７
はベース電極引出し用のアルミ配線、１８はコレクタフ
ィールドプレート（ポリシリコン層）、１９はベースフ
ィールドプレート（ポリシリコン層）、２０はコレクタ
空乏層、２１はベース空乏層で、上記コレクタフィール
ドプレート１８には高電位が、ベースフィールドプレー
ト１９には低電位がそれぞれ印加される。そして、上記
コレクタ空乏層２０及びベース空乏層２１によるシリコ
ン基板１１及びエピタキシャル層１３の表面の電界集中
を緩和するとともに、コレクタ埋込み層１２によって反
転チャネルを阻止して高耐圧化を図っている。

しかし、上記第３図に示したようなコレクタ埋込み層（
高濃度不純物層）１２を設けると、反転チャネルの上記
高濃度不純物層１２へのリーチスルーによりトランジス
タの耐圧が決定されてしまう。

そこで、更に耐圧を高めるためには各ＰＮ接合間の距離
を大きく設定する必要があり、パターン面積が増大がす
る欠点がある。

（発明が解決しようとする問題点） 上述したように従来の半導体装置は、素子の高耐圧化を
図ろうとするとパターン面積が増大する欠点がある。

この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、パターン面積の増大を招くこ
となく２つのＰＮ接合間の耐圧を向上できる半導体装置
を提供することである。

［発明の構成コ （問題点を解決するための手段と作用）すなわち、この
発明においては、上記の目的を達成するために、半導体
基板表面に少なくとも２つのＰＮ接合を有し、これらの
ＰＮ接合上に絶縁層を介して配線層が形成される半導体
装置において、第１のＰＮ接合上と上記配線層との間に
上記配線層と同じ電位が印加されることによりこのＰＮ
接合に生成される空乏層もしくは反転層と空芝屑によっ
て発生する電界の集中を緩和する第１のフィールドプレ
ートを設けるとともに、第２のＰＮ接合上及び第１．第
２のＰＮ接合間の半導体領域上と上記配線層との間に上
記配線層と異なる電位が印加されることによりこのＭ２
のＰＮ接合に生成される空乏層もしくは反転層と空乏層
によって発生する電界の集中を緩和し、且つ上記第１の
ＰＮ接合から第２のＰＮ接合への空乏層もしくは空乏層
と反転層の到達を阻止する第２のフィールドプレートを
設けている。

このように構成することにより、上記第２のフィールド
プレートに電界集中の緩和と第１．第２のＰＮ接合間の
配線層下の半導体領域に生ずる空乏層や反転層によるパ
ンチスルーまたはリーチスルーによる降伏を防止すると
いう２つの作用を持たせることができるのでパターン面
積を増大させることなく耐圧を向上できる。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。第１図（ａ）、（ｂ）は、埋込みエピタキシャル
基板を利用して形成したＮＰＮトランジスタのコレクタ
、基板間、及びベース。

コレクタ間の耐圧を向上させたもので、（ａ）図はパタ
ーン平面図、（ｂ）図は（ａ）図のＸ−Ｘ′線に沿った
断面構成図である。図において前記第３図と同一部分に
は同じ符号を付している。

Ｐ−型のシリコン基板１１には、Ｎ＋型のコレクタ埋込
み層１２が形成される。このコレクタ埋込み層１２内に
はコレクタとなるＮ−型のエピタキシャル層１３が埋込
み形成され、このエピタキシャル層１３の表面領域にＰ
型のベース領域１４が形成される。

このベース領域１４内の表面領域には、Ｎ＋型のエミッ
タ領域２２が形成される。上記シリコン基板１１上には
フィールド酸化膜１５が形成され、このフィールド酸化
膜１５上の上記ベース拡散層１４とエピタキシャル層１
３との接合部におけるエピタキシャル層１３上にはベー
スフィールドプレート１９が、上記エピタキシャル層１
３．コレクタ埋込み層１２及びシリコン基板１１上には
、これらの領域にまたがってコレクタフィールドプレー
ト２３がそれぞれ設けられる。また、上記フィールド酸
化膜１５上及び上記フィールドプレー）１９．２３上の
全面には、ＣＶＤ層間絶縁膜１６が形成され、この層間
絶縁膜１６及び上記フィールド酸化膜１５の上記コレク
タ埋込み層１２上、ベース拡散層１４上、及びエミッタ
拡散層２２上にはそれぞれコンタクトホール２４〜２６
が形成される。そして、上記コンタクトホール２４を介
してコレクタ電極２７と上記埋込み層１２が接続され、
上記コンタクトホール２５を介してベース電極配線１７
とベース領域１４が接続され、上記コンタクトホール２
６を介して上記エミッタ領域２２とエミッタ電極２８が
それぞれ接続された構成となっている。なお、ベースフ
ィールドプレート１９はコンタクトホール２９を介して
エミッタ電極２８に接続されることにより低電位が印加
される。一方、コレクタフィールドプレート２３にはコ
ンタクトホール３０を介してコレクタ電極２１が接続さ
れることにより高電位が印加されており、ベース電極１
７には低電位が印加される。

上記のような構成において、ベースフィールドプレート
１９はベース拡散層１４に印加される低電位によってエ
ピタキシャル層１３側に発生するベース空乏層２１によ
るエピタキシャル層１３表面の電界集中を緩和する働き
をしている。また、上記コレクタフィールドプレート２
３は、シリコン基板１１上の領域がコレクタ空乏層２０
による基板１１表面の電界を緩和する作用を有し、上記
エピタキシャル層１３上の領域は上記ベース空乏層（も
しくは空乏層と反転層）２１がコレクタ埋込み層１２に
達するのを阻止する働きを有している。これはフィール
ドプレート２３にベース電極配線１７とは逆の電位（高
電位）が印加されていることによるものである。これに
よって、コレクタ、ベース間及びベース、コレクタ間の
接合耐圧を向上できるとともに、ベース。

コレクタ間の距離を大きく設定することなく空乏層２１
のコレクタ埋込み層１２への到達を阻止してベース、コ
レクタ間の耐圧を向上できる。具体的には、前記第３図
に示した構成ではたとえベース拡散層１４とコレクタ埋
込み層１２の距離を充分大きく設定したとしても降伏電
圧は２００〜２２０Ｖ程９一 度にしかならないが、第１図に示したような構成のフィ
ールドプレート２３を設けることにより降伏電圧を２８
０Ｖ程度にまで向上できる（フィールド酸化ＩＩ！１５
の厚さが約１μｍの場合、他の膜厚でもほぼ同様）。

第２図（ａ）、（ｂ）はこの発明の他の実施例を示すも
ので、二重拡散型ＭＯＳＦＥＴにこの発明を適応したも
のである。（ａ）［ｇはパターン平面図、（ｂ）図は（
ａ）図のＹ−Ｙ−線に沿った断面図で、第２図（ａ）、
（ｂ）において前記第１図（ａ＞、（ｂ）に対応する部
分には同じ符号を付している。Ｎ−型のエピタキシャル
層１３の表面領域には、チャネルペルス領域としての低
濃度Ｐ型不純物層３１．　、３１２　、及びソース領域
としての高濃度Ｎ型不純物層３２１　、３２２域が形成
されており、これらソース領域３２１　、３２２間のエ
ピタキシャル層１３上には、絶縁膜を介してゲート電極
３３が形成される。このゲート電極３３にはゲート電極
配線３４が、上記チャネル部ベース領域３１１゜３１２
及びソース領域３２．　、３２２上にはソース電極３５
がそれぞれ接続される。また、上記コレクタ埋込み層１
２にはドレイン電極３６が接続される。なお、３７〜４
０はコンタクトホールで、上記コンタクトホール３９を
介してフィールドプレート１９とソース電極３５とが接
続され、このフィールドプレート１９に低電位が印加さ
れる。また、上記コンタクトホール４０を介して上記フ
ィールドプレート２３とドレイン電極３６が接続され、
このフィールドプレート２３に高電位が印加される。

このような構成においても、チャネル部ベース領域３１
．　、３１２とエピタキシャル層１３間、及びエピタキ
シャル層１３とシリコン基板１１間に形成される２つの
ＰＮ接合は前記第１図の場合と同様であり、チャネル部
ベース領域３１１　、３１２側から発生する空乏層２１
が高濃度不純物領域１２に到達するのをフィールドプレ
ート２３で阻止して耐圧を向上できる。

［発明の効果］ 以上説明したようにこの発明によれば、パターン面積の
増大を招くことなく２つのＰＮ接合間の耐圧を向上でき
る半導体装置が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わる半導体装置につい
て説明するための図、第２図はこの発明の他の実施例に
ついて説明するための図、第３図は従来の半導体装置に
ついて説明するための図である。 １１・・・Ｐ−型シリコン基板、１２・・・Ｎ＋＋コレ
クタ埋込み層、１３・・・Ｎ−型エピタキシャル層、１
４・・・Ｐ型ベース領域、１５・・・フィールド酸化膜
、１６・・・ＣＶＤ層間絶縁膜、１１・・・ベース電極
配線、１９・・・ベースフィールドプレート、２０・・
・コレクタ空乏層、２１・・・ベース空乏層、２２・・
・Ｎ＋型型板ミッタ領域２３・・・コレクタフィールド
プレート、２４〜２６．２９．３０・・・コンタクトホ
ール、２７・・・コレクタ電極、２８・・・エミッタ電
極。

Claims (3)

【特許請求の範囲】
1. （１）半導体基板表面に少なくとも２つの ＰＮ接合を有し、これらのＰＮ接合上に絶縁層を介して
   配線層が形成される半導体装置において、第１のＰＮ接
   合上と上記配線層との間にそれぞれ絶縁層を介して形成
   され、上記配線層と同じ電位が印加されることによりこ
   のＰＮ接合に生成される空乏層もしくは反転層と空乏層
   によつて発生する電界の集中を緩和する第１のフィール
   ドプレートと、第２のＰＮ接合上及び第１、第２のＰＮ
   接合間の半導体領域上と上記配線層との間にそれぞれ絶
   縁層を介して形成され、上記配線層と異なる電位が印加
   されることによりこの第２のＰＮ接合に生成される空乏
   層もしくは反転層と空乏層によって発生する電界の集中
   を緩和するとともに、上記第１のＰＮ接合から第２のＰ
   Ｎ接合への空乏層もしくは空乏層と反転層の到達を阻止
   する第２のフィールドプレートとを具備することを特徴
   とする半導体装置。
2. （２）前記第１、第２のＰＮ接合はそれぞれ、埋込みエ
   ピタキシャル基板に形成されたＮＰＮトランジスタのベ
   ースとコレクタ間、及びコレクタと半導体基板間に形成
   されたものであることを特徴とする特許請求の範囲第１
   項記載の半導体装置。
3. （３）前記第１、第２のＰＮ接合はそれぞれ、埋込みエ
   ピタキシャル基板に形成された二重拡散型ＭＯＳＦＥＴ
   のチャネル部ベース領域と埋込みエピタキシャル層間、
   及び埋込みエピタキシャル層と半導体基板間に形成され
   たものであることを特徴とする特許請求の範囲第１項記
   載の半導体装置。