JP2816985B2 - 縦型ｍｏｓ電界効果トランジスタ - Google Patents

縦型ｍｏｓ電界効果トランジスタ

Info

Publication number
JP2816985B2
JP2816985B2 JP1094322A JP9432289A JP2816985B2 JP 2816985 B2 JP2816985 B2 JP 2816985B2 JP 1094322 A JP1094322 A JP 1094322A JP 9432289 A JP9432289 A JP 9432289A JP 2816985 B2 JP2816985 B2 JP 2816985B2
Authority
JP
Japan
Prior art keywords
region
diffusion region
source
drain
breakdown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1094322A
Other languages
English (en)
Other versions
JPH02273972A (ja
Inventor
昭宏 栢原
勇 川島
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP1094322A priority Critical patent/JP2816985B2/ja
Publication of JPH02273972A publication Critical patent/JPH02273972A/ja
Application granted granted Critical
Publication of JP2816985B2 publication Critical patent/JP2816985B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、スイッチング機器や各種リレーに使用され
る電力用縦型MOS電界効果トランジスタ（以下、パワーM
OSFETという）のドレイン・ソース間にツェナーダイオ
ードを備えた構造に関する。
（従来の技術） パワーMOSFETは高速でしかも広い安全動作領域を有
し、理想的なスイッチング素子としてスイッチング電源
を始めとして幅広い分野で利用されている。
第３図は従来のパワーMOSFETのチップ周辺部の断面構
造を示している。第３図において、１はドレイン領域、
２はドレイン領域１とは逆導電型のチャンネル形成領
域、３はソース領域、４はゲート酸化膜、５は多結晶シ
リコン、６は層間絶縁膜、７はソース領域３とチャンネ
ル形成領域２にまたがって形成されたアルミニウム電極
〔以後、ソースアルミ（Al）電極という〕、８はチップ
周辺酸化膜、９はドレイン電極である。
次に上記従来のパワーMOSFETの構造について説明す
る。パワーMOSFETはドレイン領域１となる低濃度ｎ型シ
リコン半導体基板中に、チャンネル形成領域２となるｐ
型拡散領域が形成され、更にチャンネル形成領域２の中
にｎ型のソース領域３が形成されるとともに、チャンネ
ル形成領域２の表面にゲート酸化膜４が形成され、さら
にゲート酸化膜４の上にゲート電極（多結晶シリコン）
５が、さらにその上に層間絶縁膜６が形成され、ソース
領域３およびチャンネル形成領域（ｐ型拡散領域）２に
またがってソースアルミ電極７が形成され、さらにチッ
プ周辺部のドレイン領域１上にチップ周辺部酸化膜８、
そしてシリコン半導体基板の裏面にドレイン電極９が形
成された構造である。
上記構造の従来のパワーMOSFETでは、ゲート電圧が印
加されたとき、チャンネル形成領域（ｐ型拡散領域）２
とゲート酸化膜４との界面にチャンネルが形成され、電
子はソース領域３からのこのチャンネルを通ってドレイ
ン領域の表面部に達し、ここから裏面側に設けたドレイ
ン電極９に向って流れる。また、ゲート電圧が零のとき
は、チャンネルは形成されないため、ドレイン・ソース
間に印加された電圧はｎ型ドレイン領域１とチャンネル
形成領域（ｐ型拡散領域）２で構成されるpnダイオード
の逆方向電圧として印加される。
（発明が解決しようとする課題） しかしながら、上記従来の構造では、ドレイン・ソー
ス間に耐圧以上の逆方向電圧が印加された場合、ドレイ
ン領域１とチャンネル形成領域２で構成されたpn接合面
全域で降伏現象が生じて降伏電流が流れる。そしてこの
降伏電流がソース領域３の下部のチャンネル形成領域
（ｐ型拡散領域）２を流れることにより、ソース領域3,
チャンネル形成領域２およびドレイン領域１で構成され
るnpnバイポーラトランジスタのベース電流となり、こ
の寄生npnバイポーラトランジスタが動作し、素子が非
常に低い降伏電流で破壊するという問題があった。この
ため素子の使用においてはドレイン・ソース間の耐圧以
上の電圧を保証できなかった。
本発明は上記従来の問題を解決するものであり、破壊
耐量が大幅に向上するパワーMOSFETを提供することを目
的とするものである。
（課題を解決するための手段） 本発明は上記目的を達成するために、低濃度ドレイン
領域を形成する一導電型の半導体基板中のゲート電極の
外周側に、前記半導体基板とは逆導電型でありソースと
接続された第１の拡散領域を設けた縦型トランジスタが
構成されるとともに、前記縦型トランジスタの周辺領域
の前記第１の拡散領域に接してその外側に、前記低濃度
ドレイン領域より高濃度の一導電型の第２の拡散領域を
設けて、前記第１の拡散領域と前記第２の拡散領域とに
よるダイオード耐圧を、前記第１の拡散領域と前記低濃
度ドレイン領域とによるダイオード耐圧より低くした構
成とするものである。
（作 用） したがって、本発明の構造によれば、チャンネル形成
領域（ｐ型拡散領域）と低濃度ｎ型のドレイン領域で形
成されたダイオードの耐圧より、高濃度でｎ型の第２の
拡散領域とチャンネル形成領域（ｐ型拡散領域）で形成
されるダイオードの耐圧の方が低くなるため、素子の耐
圧は後者の低い耐圧で決まり、その時の降伏電流もこの
ダイオードのみに流れることになる。しかもこの降伏電
流はソース領域下部のｐ型拡散領域（チャンネル形成領
域）を流れることなくソース電極にすみやかに達するた
め寄生npnバイポーラトランジスタが動作することがな
く破壊レベルが向上する。
（実施例） 第１図は本発明の一実施例におけるパワーMOSFETのチ
ップ周辺部の断面構造を示しているものである。第１図
において、数字１ないし９の名称は従来のパワーMOSFET
の対応する数字の名称と同じである。また、10は高濃度
ドレイン領域である。
次に実施例のパワーMOSFETの構造について説明する。
本発明によるパワーMOSFETは、従来のパワーMOSFETにお
いて、チャンネル形成領域（ｐ型拡散領域）２の内部に
ｎ型のソース領域３が形成される際に、これとともにチ
ップ周辺部に位置するチャンネル形成領域２の周囲に接
してドレイン領域１より高濃度なドレイン領域10（ｎ型
拡散領域）が形成されたものであり、その他は従来と同
じように形成された構造である。
この構造の縦型パワーMOSFETでは、ゲート電圧が印加
されたとき、チャンネル形成領域（ｐ型拡散領域）２と
ゲート酸化膜４との界面にチャンネルができ、電子はソ
ース領域３からこのチャンネルを通ってドレイン領域１
の表面に達し、ここから裏面側に設けたドレイン電極９
に向って流れる。また、ゲート電圧が零のときはチャン
ネルは形成されないため、ドレイン・ソース間に印加さ
れた電圧はｎ型ドレイン領域１および高濃度ドレイン領
域（ｎ型拡散領域）10とチャンネル形成領域（ｐ型拡散
領域）２で構成されるpnダイオードの逆方向電圧として
印加される。さらにドレイン・ソース間に耐圧以上の逆
方向電圧が印加された場合、高濃度ドレイン領域（ｎ型
拡散領域）10とチャンネル形成領域（ｐ型拡散領域）２
で構成されるpn接合面で降伏現象が生じ、その降伏電流
はｎ型ソース領域３下部のｐ型拡散領域２を通ることな
くすみやかにソースアルミ電極７に達する。
第２図は降伏電流による破壊レベルを、本実施例と従
来例とについて示したものである。第２図において破壊
耐量は本実施例は従来例の約10倍に向上している。
（発明の効果） 本発明は上記実施例から明らかなように、従来のパワ
ーMOSFETが素子の耐圧以上の電圧を保証できなかったの
に対し、降伏電流による破壊レベルも従来のものより約
10倍も大きくなり、破壊耐量が大幅に向上するととも
に、またツェナーダイオードとしての使用も可能となる
効果を有する。
【図面の簡単な説明】
第１図は本発明の一実施例のパワーMOSFETの断面構造
図、第２図は降伏電流による破壊レベルを示す図、第３
図は従来のパワーMOSFETの断面構造図である。 １……ドレイン領域、２……チャンネル形成領域、３…
…ソース領域、４……ゲート酸化膜、５……多結晶シリ
コン、６……層間絶縁膜、７……ソースアルミ電極、８
……チップ周辺酸化膜、９……ドレイン電極、10……高
濃度ドレイン領域。
フロントページの続き (56)参考文献 特開 昭57−206073（ＪＰ，Ａ) 特開 昭59−65483（ＪＰ，Ａ) 特開 昭62−299085（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】低濃度ドレイン領域を形成する一導電型の
    半導体基板中のゲート電極の外周側に、前記半導体基板
    とは逆導電型でありソースと接続された第１の拡散領域
    を設けた縦型トランジスタが構成されるとともに、前記
    縦型トランジスタの周辺領域の前記第１の拡散領域に接
    してその外側に、前記低濃度ドレイン領域より高濃度の
    一導電型の第２の拡散領域を設けて、前記第１の拡散領
    域と前記第２の拡散領域とによるダイオード耐圧を、前
    記第１の拡散領域と前記低濃度ドレイン領域とによるダ
    イオード耐圧より低くしたことを特徴とする縦型MOS電
    界効果トランジスタ。
  2. 【請求項２】第２の拡散領域が第１の拡散領域より浅い
    ことを特徴とする請求項１記載の縦型MOS電界効果トラ
    ンジスタ。
JP1094322A 1989-04-15 1989-04-15 縦型ｍｏｓ電界効果トランジスタ Expired - Lifetime JP2816985B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1094322A JP2816985B2 (ja) 1989-04-15 1989-04-15 縦型ｍｏｓ電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1094322A JP2816985B2 (ja) 1989-04-15 1989-04-15 縦型ｍｏｓ電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPH02273972A JPH02273972A (ja) 1990-11-08
JP2816985B2 true JP2816985B2 (ja) 1998-10-27

Family

ID=14107046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1094322A Expired - Lifetime JP2816985B2 (ja) 1989-04-15 1989-04-15 縦型ｍｏｓ電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JP2816985B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2672694B2 (ja) * 1990-07-13 1997-11-05 松下電子工業株式会社 Ｍｏｓｆｅｔ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206073A (en) * 1981-06-12 1982-12-17 Hitachi Ltd Mis semiconductor device
JPS62299085A (ja) * 1986-06-18 1987-12-26 Nec Corp 縦形電界効果トランジスタ

Also Published As

Publication number Publication date
JPH02273972A (ja) 1990-11-08

Similar Documents

Publication Publication Date Title
JP3158738B2 (ja) 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
US6713794B2 (en) Lateral semiconductor device
JP2692350B2 (ja) Ｍｏｓ型半導体素子
JPH0575110A (ja) 半導体装置
JPH02275675A (ja) Ｍｏｓ型半導体装置
JPH04251983A (ja) 半導体装置
JPS6180858A (ja) パワ−ｍｏｓｆｅｔ
JP2816985B2 (ja) 縦型ｍｏｓ電界効果トランジスタ
JP3211529B2 (ja) 縦型ｍｉｓトランジスタ
JPH04125972A (ja) Ｍｏｓ型半導体素子の製造方法
JPH03203377A (ja) 半導体装置
JPH01215067A (ja) 縦型絶縁ゲート電解効果トランジスタ
JPH08130312A (ja) 横型半導体装置およびその使用方法
JP3217484B2 (ja) 高耐圧半導体装置
JP2870450B2 (ja) 半導体集積回路装置
JPH01290265A (ja) Ｍｏｓ型半導体装置
JPH0244776A (ja) 絶縁ゲートバイポーラトランジスタ
JP2689719B2 (ja) 半導体装置
JPH03229469A (ja) 縦型ｍｏｓ電界効果トランジスタ
JP2890725B2 (ja) 半導体装置
JPH04107871A (ja) 半導体装置およびそれを用いたイグナイタ装置
JPH04186776A (ja) 縦型ｍｏｓ電界効果トランジスタ
JPH03145163A (ja) サイリスタ
JPS628571A (ja) 半導体装置
JPH01134974A (ja) 縦型ｍｏｓｆｅｔ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070821

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11