JPH03229469A - 縦型ｍｏｓ電界効果トランジスタ - Google Patents
縦型ｍｏｓ電界効果トランジスタInfo
- Publication number
- JPH03229469A JPH03229469A JP2543490A JP2543490A JPH03229469A JP H03229469 A JPH03229469 A JP H03229469A JP 2543490 A JP2543490 A JP 2543490A JP 2543490 A JP2543490 A JP 2543490A JP H03229469 A JPH03229469 A JP H03229469A
- Authority
- JP
- Japan
- Prior art keywords
- region
- bipolar transistor
- diffusion region
- type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims description 39
- 230000015556 catabolic process Effects 0.000 abstract description 19
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、スイッチング機器やその他の電子機器にリレ
ーとして主に使用される縦型ＭＯＳ電界効果トランジス
タ（以下縦型ＭＯＳＦＥＴと記す）に関する。
ーとして主に使用される縦型ＭＯＳ電界効果トランジス
タ（以下縦型ＭＯＳＦＥＴと記す）に関する。
従来の技術
縦型Ｍ ＯＳ Ｆ Ｅ Ｔは、高速でしかも広い安全動
作領域を持ち、理想的なスイッチング素子として幅広い
分野で利用されている。
作領域を持ち、理想的なスイッチング素子として幅広い
分野で利用されている。
以下に従来の縦型ＭＯＳＦＥＴについて説明する。
第３図は従来の縦型ＭＯＳＦＥＴの断面図である。図示
する縦型ＭＯＳＦＥＴがＮチャンネル型であるものとし
て以下に詳しく説明する。
する縦型ＭＯＳＦＥＴがＮチャンネル型であるものとし
て以下に詳しく説明する。
この縦型ＭＯ５ＦＥＴは、ドレイン領域１を形成する低
濃度Ｎ型シリコン半導体基板中に、チャンネル領域形成
用のＰ型拡散領域２とこれにより高濃度でしかも深いＰ
型拡散領域１１が形成され、これらのＰ型拡散領域２お
よび１１の中にＮ型ソース領域３か形成されるとともに
、チャンネル領域形成用Ｐ型拡散領域２０表面にゲート
酸化膜４か形成され、さらにゲート酸化膜４上にゲート
電極５が形成され、ソース領域３および高濃度Ｐ型拡散
領域１１にまたがってソース電極６が形成され、ソース
電極６とゲート電極５は絶縁膜７で絶縁され、シリコン
半導体基板の裏面にドレイン電極８か形成された構造で
ある。
濃度Ｎ型シリコン半導体基板中に、チャンネル領域形成
用のＰ型拡散領域２とこれにより高濃度でしかも深いＰ
型拡散領域１１が形成され、これらのＰ型拡散領域２お
よび１１の中にＮ型ソース領域３か形成されるとともに
、チャンネル領域形成用Ｐ型拡散領域２０表面にゲート
酸化膜４か形成され、さらにゲート酸化膜４上にゲート
電極５が形成され、ソース領域３および高濃度Ｐ型拡散
領域１１にまたがってソース電極６が形成され、ソース
電極６とゲート電極５は絶縁膜７で絶縁され、シリコン
半導体基板の裏面にドレイン電極８か形成された構造で
ある。
この構造の縦型ＭＯＳＦＥＴでは、Ｐ型拡散領域２とゲ
ート酸化膜４との界面にチャンネルができ、電子はソー
ス領域３からこのチャンネルを通ってドレイン領域１の
表面部に達し、ここからシリコン半導体基板の裏面側に
設けたドレイン電極８に向って流れる。なお、ドレイン
領域１が低濃度なのはドレイン耐圧を高くするためであ
る。
ート酸化膜４との界面にチャンネルができ、電子はソー
ス領域３からこのチャンネルを通ってドレイン領域１の
表面部に達し、ここからシリコン半導体基板の裏面側に
設けたドレイン電極８に向って流れる。なお、ドレイン
領域１が低濃度なのはドレイン耐圧を高くするためであ
る。
また高濃度Ｐ型拡散領域１１の目的は、ソース領域３．
チャンネル形成用の低濃度Ｐ型拡散領域２および低濃度
Ｎ型ドレイン領域１によって形成される寄生バイポーラ
トランジスタにおいて、このバイポーラトランジスタの
ベースにあたるチャンネル形成用の低濃度Ｐ型拡散領域
２の抵抗を下げることであり、このことによりチャンネ
ル形成用の低濃度Ｐ型拡散領域２と低濃度Ｎ型ドレイン
領域１によって形成されるＰＮダイオードに逆電圧か印
加され、逆降伏電流かチャンネル形成用の低濃度Ｐ型拡
散領域２に流れても前記の寄生バイポーラトランジスタ
か動作しにくくなり、素子の破壊耐量を向上させること
を目的としている。
チャンネル形成用の低濃度Ｐ型拡散領域２および低濃度
Ｎ型ドレイン領域１によって形成される寄生バイポーラ
トランジスタにおいて、このバイポーラトランジスタの
ベースにあたるチャンネル形成用の低濃度Ｐ型拡散領域
２の抵抗を下げることであり、このことによりチャンネ
ル形成用の低濃度Ｐ型拡散領域２と低濃度Ｎ型ドレイン
領域１によって形成されるＰＮダイオードに逆電圧か印
加され、逆降伏電流かチャンネル形成用の低濃度Ｐ型拡
散領域２に流れても前記の寄生バイポーラトランジスタ
か動作しにくくなり、素子の破壊耐量を向上させること
を目的としている。
発明が解決しようとする課題
しかしながら上記従来の構成では、縦型ＭＯＳ Ｆ Ｅ
Ｔのドレイン・ソース間に逆電圧が印加された場合、
その電圧がチャンネル形成用の低濃度Ｐ型拡散領域２と
低濃度Ｎ型ドレイン領域１によって形成されるＰＮダイ
オードの耐圧より大きい場合、低濃度Ｎ型ドレイン領域
１から低濃度Ｐ型拡散領域２を通して降伏電流が流れる
。低濃度Ｐ型拡散領域２には抵抗成分が存在するためこ
の降伏電流か大きくなると、ソース領域３の端部下のＰ
型拡散領域２の電位が高くなり、ソース領域３からＰ型
拡散領域２に電子の注入が起こり、この部分の寄生バイ
ポーラトランジスタが動作し、ドレイン・ソース間かほ
ぼ短絡状態となり、非常に大きな電流か流れる。この結
果素子か破壊する。
Ｔのドレイン・ソース間に逆電圧が印加された場合、
その電圧がチャンネル形成用の低濃度Ｐ型拡散領域２と
低濃度Ｎ型ドレイン領域１によって形成されるＰＮダイ
オードの耐圧より大きい場合、低濃度Ｎ型ドレイン領域
１から低濃度Ｐ型拡散領域２を通して降伏電流が流れる
。低濃度Ｐ型拡散領域２には抵抗成分が存在するためこ
の降伏電流か大きくなると、ソース領域３の端部下のＰ
型拡散領域２の電位が高くなり、ソース領域３からＰ型
拡散領域２に電子の注入が起こり、この部分の寄生バイ
ポーラトランジスタが動作し、ドレイン・ソース間かほ
ぼ短絡状態となり、非常に大きな電流か流れる。この結
果素子か破壊する。
従来の構造では、この破壊現象を防ぐために、先に説明
した高濃度Ｐ型拡散領域１１を設け、Ｐ型拡散領域２の
抵抗成分を低減し、寄生バイポーラトランジスタの動作
を制御している。しかし基本的に素子の降伏はこの部分
で生し、降伏電流はこの寄生バイポーラトランジスタの
ベースとなるＰ型拡散領域２を流れるため、降伏電流か
大きい場合には寄生バイポーラトランジスタが動作し、
素子の破壊は回避できなかった。本発明は上記従来の問
題点を解決するもので、寄生バイポーラトランジスタの
動作を規制できる縦型ＭＯ８ＦＥＴを提供することを目
的とする。
した高濃度Ｐ型拡散領域１１を設け、Ｐ型拡散領域２の
抵抗成分を低減し、寄生バイポーラトランジスタの動作
を制御している。しかし基本的に素子の降伏はこの部分
で生し、降伏電流はこの寄生バイポーラトランジスタの
ベースとなるＰ型拡散領域２を流れるため、降伏電流か
大きい場合には寄生バイポーラトランジスタが動作し、
素子の破壊は回避できなかった。本発明は上記従来の問
題点を解決するもので、寄生バイポーラトランジスタの
動作を規制できる縦型ＭＯ８ＦＥＴを提供することを目
的とする。
課題を解決するための手段
この目的を達成するために本発明の縦型ＭＯ８ＦＥＴは
、同一半導体チップ内の縦型ＭＯ５ＦＥＴとは別に、ド
レイン領域を形成する一導電型の半導体基板中に反対導
電型の第一拡散領域を形成し、その第一拡散領域の内部
に一導電型の第二拡散領域を形成し、その第二拡散領域
を半導体基板中に形成されたソース電極に短絡し、第一
拡散領域は外部の電極に接続しないでバイポーラトラン
ジスタを形成したものである。
、同一半導体チップ内の縦型ＭＯ５ＦＥＴとは別に、ド
レイン領域を形成する一導電型の半導体基板中に反対導
電型の第一拡散領域を形成し、その第一拡散領域の内部
に一導電型の第二拡散領域を形成し、その第二拡散領域
を半導体基板中に形成されたソース電極に短絡し、第一
拡散領域は外部の電極に接続しないでバイポーラトラン
ジスタを形成したものである。
作用
この構成によれば、縦型ＭＯＳＦＥＴのドレイン・ソー
ス間に逆電圧を印加した場合、新たに形成されたバイポ
ーラトランジスタのドレイン・エミッタ間にも同し電圧
が印加されるが、この新たに形成されたバイポーラトラ
ンジスタはベースが開放された構造であるため、その耐
圧（ＶＣＥＯ）と縦型ＭＯＳＦＥＴの耐圧（Ｖｏｓｓ）
との関係は次の式で表される。
ス間に逆電圧を印加した場合、新たに形成されたバイポ
ーラトランジスタのドレイン・エミッタ間にも同し電圧
が印加されるが、この新たに形成されたバイポーラトラ
ンジスタはベースが開放された構造であるため、その耐
圧（ＶＣＥＯ）と縦型ＭＯＳＦＥＴの耐圧（Ｖｏｓｓ）
との関係は次の式で表される。
ここでｈＦＥは、バイポーラトランジスタの電流増幅率
である。すなわち新たに形成されたバイポーラトランジ
スタの耐圧は、縦型ＭＯ８ＦＥＴの耐圧に比へ少くなり
、素子の降伏はこのバイポーラトランジスタの部分で生
じ、降伏電流もこのバイポーラトランジスタの部分にの
み流れ、縦型ＭＯＳＦＥＴには流れない。この結果縦型
ＭＯＳＦＥＴの寄生バイポーラトランジスタか動作せず
、この部分での素子の破壊を防止できる。
である。すなわち新たに形成されたバイポーラトランジ
スタの耐圧は、縦型ＭＯ８ＦＥＴの耐圧に比へ少くなり
、素子の降伏はこのバイポーラトランジスタの部分で生
じ、降伏電流もこのバイポーラトランジスタの部分にの
み流れ、縦型ＭＯＳＦＥＴには流れない。この結果縦型
ＭＯＳＦＥＴの寄生バイポーラトランジスタか動作せず
、この部分での素子の破壊を防止できる。
実施例
以下本発明の縦型ＭＯ５ＦＥＴの一実施例について、第
１図に示したＮチャンネル型ＭＯＳＦＥＴの断面図を参
照しながら説明する。
１図に示したＮチャンネル型ＭＯＳＦＥＴの断面図を参
照しながら説明する。
本発明の縦型ＭＯ５ＦＥＴにおいては、ＭＯＳＦＥＴの
部分は第３図に示す従来のものとほぼ同一であり、同一
箇所には同一符号を付した。ＭＯＳＦＥＴ部分はドレイ
ン領域１を形成する低濃度Ｎ型シリコン半導体基板中に
、チャンネル領域形成用の第一のＰ型拡散領域２が形成
され、さらにチャンネル領域形成用のＰ型拡散領域２の
内側にＮ型ソース領域３が形成されるとともに、Ｐ型拡
散領域２の表面にゲート酸化膜４が形成され、ゲート酸
化膜４の上にゲート電極５が形成され、ソース領域３お
よびＰ型拡散領域２にまたがってソース電極６が形成さ
れ、ソース電極６とゲート電極５は絶縁膜７で絶縁され
、シリコン半導体基板の裏面にドレイン電極８が形成さ
れた構造である。
部分は第３図に示す従来のものとほぼ同一であり、同一
箇所には同一符号を付した。ＭＯＳＦＥＴ部分はドレイ
ン領域１を形成する低濃度Ｎ型シリコン半導体基板中に
、チャンネル領域形成用の第一のＰ型拡散領域２が形成
され、さらにチャンネル領域形成用のＰ型拡散領域２の
内側にＮ型ソース領域３が形成されるとともに、Ｐ型拡
散領域２の表面にゲート酸化膜４が形成され、ゲート酸
化膜４の上にゲート電極５が形成され、ソース領域３お
よびＰ型拡散領域２にまたがってソース電極６が形成さ
れ、ソース電極６とゲート電極５は絶縁膜７で絶縁され
、シリコン半導体基板の裏面にドレイン電極８が形成さ
れた構造である。
また前記のＭＯＳＦＥＴとは別の領域に、本発明の降伏
電流吸収用のバイポーラトランジスタを形成した。この
バイポーラトランジスタは縦型ＭＯ８ＦＥＴのドレイン
領域１を形成する低濃度Ｎ型シリコン半導体基板中に反
対導電型のＰ型ベース領域９が形成され、そのベース領
域９の内部にＮ型エミッタ領域１０が形成され、そのエ
ミッタ領域１０が縦型ＭＯ８ＦＥＴのソース電極６と短
絡され、Ｐ型ベース領域９０表面は絶縁膜７で被覆され
、外部の電極には接続されず、このＰ型ベース領域９が
電気的に開放されたバイポーラトランジスタ構造となっ
ている。
電流吸収用のバイポーラトランジスタを形成した。この
バイポーラトランジスタは縦型ＭＯ８ＦＥＴのドレイン
領域１を形成する低濃度Ｎ型シリコン半導体基板中に反
対導電型のＰ型ベース領域９が形成され、そのベース領
域９の内部にＮ型エミッタ領域１０が形成され、そのエ
ミッタ領域１０が縦型ＭＯ８ＦＥＴのソース電極６と短
絡され、Ｐ型ベース領域９０表面は絶縁膜７で被覆され
、外部の電極には接続されず、このＰ型ベース領域９が
電気的に開放されたバイポーラトランジスタ構造となっ
ている。
また第２図には本発明の縦型ＭＯＳＦＥＴの等価回路を
示す。図中点線で囲んだＡの部分が従来同様の縦型ＭＯ
ＳＦＥＴ部の等価回路であり、その中に含まれるＢの部
分が破壊を引き起こす寄生バイポーラトランジスタ部の
等価回路を示している。
示す。図中点線で囲んだＡの部分が従来同様の縦型ＭＯ
ＳＦＥＴ部の等価回路であり、その中に含まれるＢの部
分が破壊を引き起こす寄生バイポーラトランジスタ部の
等価回路を示している。
またＣが本発明のベース開放型バイポーラトランジスタ
部の等価回路であり、従来の縦型ＭＯ８ＦＥＴと並列に
接続された構成となっている。
部の等価回路であり、従来の縦型ＭＯ８ＦＥＴと並列に
接続された構成となっている。
発明の効果
本発明の縦型ＭＯ５ＦＥＴによると、ドレイン・ソース
間に過電圧が印加されても本発明によるベース開放型バ
イポーラトランジスタの耐圧かＭＯＳＦＥＴのドレイン
・ソース間の耐圧より３０〜６０％低いため降伏電流は
全てバイポーラトランジスタに流れ、ＭＯＳＦＥＴの寄
生バイポーラトランジスタには降伏電流が流れず、素子
は過電圧から保護される。この結果本発明の縦型ＭＯＳ
ＦＥＴの破壊電流は従来構造のものに比べ約２〜３倍に
、破壊電力は５〜１０倍にできる。
間に過電圧が印加されても本発明によるベース開放型バ
イポーラトランジスタの耐圧かＭＯＳＦＥＴのドレイン
・ソース間の耐圧より３０〜６０％低いため降伏電流は
全てバイポーラトランジスタに流れ、ＭＯＳＦＥＴの寄
生バイポーラトランジスタには降伏電流が流れず、素子
は過電圧から保護される。この結果本発明の縦型ＭＯＳ
ＦＥＴの破壊電流は従来構造のものに比べ約２〜３倍に
、破壊電力は５〜１０倍にできる。
また本発明の縦型ＭＯＳＦＥＴでは、従来の縦型ＭＯＳ
ＦＥＴにおいて破壊防止のために形成していた高濃度Ｐ
型拡散領域が不用になるため、製造工程の大幅な簡略化
が実現できるとともにＦＥＴセルの縮小が図れるため、
より高集積化が可能となり、オン抵抗の低減、電流増幅
率の増大など電気特性の大幅な改良か得られるなとその
効果は非常に大なるものがある。
ＦＥＴにおいて破壊防止のために形成していた高濃度Ｐ
型拡散領域が不用になるため、製造工程の大幅な簡略化
が実現できるとともにＦＥＴセルの縮小が図れるため、
より高集積化が可能となり、オン抵抗の低減、電流増幅
率の増大など電気特性の大幅な改良か得られるなとその
効果は非常に大なるものがある。
第１図は本発明の一実施例における縦型ＭＯＳＦＥＴの
断面図、第２図はその等価回路図、第３図は従来の縦型
ＭＯ５ＦＥＴの断面図である。 １・・・・・・ドレイン領域、６・・・・・・ソース電
極、７・・・・・絶縁膜（非導電性膜）、９・・・・・
・ベース領域（第一拡散領域）、 ０・・・・・・エ ツタ領域 （第二拡散 領域）。
断面図、第２図はその等価回路図、第３図は従来の縦型
ＭＯ５ＦＥＴの断面図である。 １・・・・・・ドレイン領域、６・・・・・・ソース電
極、７・・・・・絶縁膜（非導電性膜）、９・・・・・
・ベース領域（第一拡散領域）、 ０・・・・・・エ ツタ領域 （第二拡散 領域）。
Claims (1)
- ドレイン領域を形成する一導電型の半導体基板中に反対
導電型の第一拡散領域を形成し、その第一拡散領域の内
部に一導電型の第二拡散領域を形成し、その第二拡散領
域を前記半導体基板中に形成されたソース電極に短絡し
、前記第一拡散領域の表面を非導電性膜で被覆して、外
部の電極に接続しない構造を部分的に有する縦型ＭＯＳ
電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2543490A JPH03229469A (ja) | 1990-02-05 | 1990-02-05 | 縦型ｍｏｓ電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2543490A JPH03229469A (ja) | 1990-02-05 | 1990-02-05 | 縦型ｍｏｓ電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03229469A true JPH03229469A (ja) | 1991-10-11 |
Family
ID=12165878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2543490A Pending JPH03229469A (ja) | 1990-02-05 | 1990-02-05 | 縦型ｍｏｓ電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03229469A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563436A (en) * | 1992-11-24 | 1996-10-08 | Sgs-Thomson Microelectronics S.A. | Forward overvoltage protection circuit for a vertical semiconductor component |
| JP2006140372A (ja) * | 2004-11-15 | 2006-06-01 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US10991822B2 (en) | 2017-02-24 | 2021-04-27 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device having a conductive layer formed above a bottom surface of a well region so as not to be in ohmic connection with the well region and power converter including the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091675A (ja) * | 1983-10-25 | 1985-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1990
- 1990-02-05 JP JP2543490A patent/JPH03229469A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091675A (ja) * | 1983-10-25 | 1985-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563436A (en) * | 1992-11-24 | 1996-10-08 | Sgs-Thomson Microelectronics S.A. | Forward overvoltage protection circuit for a vertical semiconductor component |
| JP2006140372A (ja) * | 2004-11-15 | 2006-06-01 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US10991822B2 (en) | 2017-02-24 | 2021-04-27 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device having a conductive layer formed above a bottom surface of a well region so as not to be in ohmic connection with the well region and power converter including the same |
| US11646369B2 (en) | 2017-02-24 | 2023-05-09 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device having a conductive layer formed above a bottom surface of a well region so as not to be in ohmic connection with the well region and power converter including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713794B2 (en) | Lateral semiconductor device | |
| JP3158738B2 (ja) | 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路 | |
| JP3262579B2 (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
| EP1331672B1 (en) | Double diffusion MOSFET | |
| JP2574267B2 (ja) | 絶縁ゲートトランジスタアレイ | |
| JP2689703B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH06224426A (ja) | 半導体装置 | |
| JP2002016485A (ja) | 過電流制限型半導体素子 | |
| JPH04261065A (ja) | 半導体装置 | |
| JP3186405B2 (ja) | 横型ｍｏｓｆｅｔ | |
| EP0253353B1 (en) | Composite semiconductor device | |
| JPH03229469A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| US5532502A (en) | Conductivity-modulated-type MOSFET | |
| JPH11330451A (ja) | 半導体装置 | |
| JPH04196360A (ja) | 半導体装置 | |
| JP2728453B2 (ja) | 出力回路 | |
| JP2870450B2 (ja) | 半導体集積回路装置 | |
| JPH0810764B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2816985B2 (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP2890725B2 (ja) | 半導体装置 | |
| JPH04107871A (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
| JP2713496B2 (ja) | 半導体装置 | |
| JP2001007327A (ja) | 高耐圧半導体装置 | |
| JPH0441501B2 (ja) | ||
| JPH0661478A (ja) | 半導体装置 |