JPS58213443A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58213443A JPS58213443A JP9590982A JP9590982A JPS58213443A JP S58213443 A JPS58213443 A JP S58213443A JP 9590982 A JP9590982 A JP 9590982A JP 9590982 A JP9590982 A JP 9590982A JP S58213443 A JPS58213443 A JP S58213443A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- oxide film
- type
- semiconductor element
- element region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に絶縁物分離構造を有す
る半導体装置の信頼性を向上する構造に関する。
る半導体装置の信頼性を向上する構造に関する。
一般に、半導体装置は、半導体素子領域を電気的に分離
する必要があり、分離方法として絶縁物分離構造がある
。絶縁物分離構造は半導体素子領域の底面はＰＮ接合で
電気的に分離し、側面は絶縁物によって、第一の半導体
素子領域と隣接する第二の半導体素子領域を電気的に分
離する。
する必要があり、分離方法として絶縁物分離構造がある
。絶縁物分離構造は半導体素子領域の底面はＰＮ接合で
電気的に分離し、側面は絶縁物によって、第一の半導体
素子領域と隣接する第二の半導体素子領域を電気的に分
離する。
従来の半導体装置では、上記絶縁物と該絶縁物の上に形
成された配線と該絶縁物の下の半導体との三者が寄生Ｍ
Ｕ８）ジンジスタを形成し、該寄生ＭＯ８ト９ンジスタ
のゲートしきい値電圧が該半導体装置内部の電圧より小
さい時に該絶縁物の下の該半導体にチャネルが誘起され
第一の半導体素子領域と第二の半導体素子領域がチャネ
ルにより導通し、電気的に分離できないという欠点があ
る。
成された配線と該絶縁物の下の半導体との三者が寄生Ｍ
Ｕ８）ジンジスタを形成し、該寄生ＭＯ８ト９ンジスタ
のゲートしきい値電圧が該半導体装置内部の電圧より小
さい時に該絶縁物の下の該半導体にチャネルが誘起され
第一の半導体素子領域と第二の半導体素子領域がチャネ
ルにより導通し、電気的に分離できないという欠点があ
る。
第１図は従来の半導体装置の一例の断面図である。Ｐ形
半導体基板１００にエピタキシャル法でＮ形半導体を形
成し、しかる後全表面を酸化膜で覆う。この酸化膜の所
望部分を選択エツチングし。
半導体基板１００にエピタキシャル法でＮ形半導体を形
成し、しかる後全表面を酸化膜で覆う。この酸化膜の所
望部分を選択エツチングし。
しかる後選択酸化法により所望部分に酸化膜１３１゜１
３３．１３６を得る。該酸化膜によ、り該Ｎ形半導体は
分離され、Ｎ形半導体１１３，１１４を得る。次に該Ｎ
形半導体の所望部分に、拡散法又はイオン注入法により
Ｐ形半導体１０１．ｌ０ＳＩ形成する。
３３．１３６を得る。該酸化膜によ、り該Ｎ形半導体は
分離され、Ｎ形半導体１１３，１１４を得る。次に該Ｎ
形半導体の所望部分に、拡散法又はイオン注入法により
Ｐ形半導体１０１．ｌ０ＳＩ形成する。
更に該Ｐ形半導体の所望部分に、拡散法又はイオン注入
法によシＮ形半導体１１１，１１２’を形成し、しかる
後全表面を酸化膜で覆う。
法によシＮ形半導体１１１，１１２’を形成し、しかる
後全表面を酸化膜で覆う。
該酸化膜の所望部分を選択エツチングし酸化膜１３２．
１３４，１３５を得、しかる後全表面全アルミニウム又
は多結晶シリコン等の導体で覆い、所望部分を残す選択
エツチングを行って所望の配線１２１，１２２，１２３
，１２４を得る。
１３４，１３５を得、しかる後全表面全アルミニウム又
は多結晶シリコン等の導体で覆い、所望部分を残す選択
エツチングを行って所望の配線１２１，１２２，１２３
，１２４を得る。
Ｎ形半導体１１２，１１４とＰ形半導体１０２とで構成
される第一の半導体素子領域と、Ｎ形半導体１１１，１
１３とＰ形半導体１０１とで構成される第二の半導体素
子領域とは酸化膜１３３により電気的に分離されている
。
される第一の半導体素子領域と、Ｎ形半導体１１１，１
１３とＰ形半導体１０１とで構成される第二の半導体素
子領域とは酸化膜１３３により電気的に分離されている
。
配線１２２と酸化膜１３３とＰ形半導体基板１（Ｘ）と
は寄生ＭＯ８）ランジスタを形成し、該寄生ＭＯｆ９ト
ランジスタのゲートしきい値電圧が、該配線に印加され
るＭ１圧よシ小さい時に該酸化膜の下の咳半導体基板に
Ｎ形チャンネルが誘起され％Ｎ形半導体１１３及び１１
４が電気的に接続され、第一の半導体素子領域と第二の
半導体素子領域とが電気的に分離できないという欠点が
あった。
は寄生ＭＯ８）ランジスタを形成し、該寄生ＭＯｆ９ト
ランジスタのゲートしきい値電圧が、該配線に印加され
るＭ１圧よシ小さい時に該酸化膜の下の咳半導体基板に
Ｎ形チャンネルが誘起され％Ｎ形半導体１１３及び１１
４が電気的に接続され、第一の半導体素子領域と第二の
半導体素子領域とが電気的に分離できないという欠点が
あった。
本発明は上記欠点を除き、第一の半導体素子領域と第二
の半導体素子領域との電気的導通が起こりにくい構造を
有し、信頼性を向上させた半導体装置を提供するもので
ある。
の半導体素子領域との電気的導通が起こりにくい構造を
有し、信頼性を向上させた半導体装置を提供するもので
ある。
本４？３明の半導体装置は、半導体基板に設けられた絶
縁体と該絶縁体上の一部に設けられた導体と該導体ｒ榎
う絶縁体とで構成される半導体素子分離領域を翁し、半
導体基板に設けられた第一の半導体素子領域と該半導体
素子領域に隣接する第二の半導体素子領域とを電気的に
分離する該半導体素子分離領域を含むこと全特徴とする
半導体装置である。
縁体と該絶縁体上の一部に設けられた導体と該導体ｒ榎
う絶縁体とで構成される半導体素子分離領域を翁し、半
導体基板に設けられた第一の半導体素子領域と該半導体
素子領域に隣接する第二の半導体素子領域とを電気的に
分離する該半導体素子分離領域を含むこと全特徴とする
半導体装置である。
本発明の実施例について図面音用いて説明する。
第２図は本発明の一実施例の断面図である。Ｐ形半導体
基板２００にエピタキシャル法でＮ形半導体を形成し、
しかる後金表面ｔｌ−酸化膜で覆う。
基板２００にエピタキシャル法でＮ形半導体を形成し、
しかる後金表面ｔｌ−酸化膜で覆う。
この酸化膜の所望部分を・１択工、チン゛グし、更に選
択酸化法により酸化膜を得る。
択酸化法により酸化膜を得る。
しかる後全表面を導体で覆い、選択エツチング法により
該酸化膜の所望部分に導体２４１，２４２゜２４３ｔ−
得る。更に該導体を覆う酸化膜を形成し、選択エツチン
グにより所望部分に酸化膜２３１，３３３゜２３６ を
得る。
該酸化膜の所望部分に導体２４１，２４２゜２４３ｔ−
得る。更に該導体を覆う酸化膜を形成し、選択エツチン
グにより所望部分に酸化膜２３１，３３３゜２３６ を
得る。
該酸化膜によす該Ｎ形半導体は分離され、Ｎ形半導体２
１３，２１４Ｔｈ得る０次に該Ｎ形半導体の所望部分に
、拡散法又はイオン注入法によ、９Ｐ形半導体２０１，
２０２ｅ形成する。更に煕Ｐ形半導体の所望部分に、拡
散法又はイオン注入法によＪ）Ｎ形半導体２１１，２１
２ｔ−形成し、しかる後全表面を酸化膜で覆う。
１３，２１４Ｔｈ得る０次に該Ｎ形半導体の所望部分に
、拡散法又はイオン注入法によ、９Ｐ形半導体２０１，
２０２ｅ形成する。更に煕Ｐ形半導体の所望部分に、拡
散法又はイオン注入法によＪ）Ｎ形半導体２１１，２１
２ｔ−形成し、しかる後全表面を酸化膜で覆う。
該酸化膜の所望部分を選択エツチングし、酸化膜２３２
，２３４．２３５を得る。しかる後、全表面をアルミニ
ウム又は多結晶シリコン等の導体で覆い、所望部分を残
す選択エツチングを行りて所望の配線２２１，２２２，
２２３，２２４を得る。
，２３４．２３５を得る。しかる後、全表面をアルミニ
ウム又は多結晶シリコン等の導体で覆い、所望部分を残
す選択エツチングを行りて所望の配線２２１，２２２，
２２３，２２４を得る。
本発明による半導体装置はＮ形半導体２１２゜２１４と
Ｐ形半導体２０２とで構成される第一の半導体素子領域
と、Ｎ形半導体２１１，２１３とＰ形半導体２０１とで
構成される第二の半導体素子領域と酸化膜２３３と導体
２４２で構成される半導体素子分離領域とを含み、該導
体は最低電位ＶＣ！気的に接続されて居り、第一の半導
体素子領域と該半導体素子領域に隣接する第二の半導体
素子領域とは該半導体素子分離領域によって電気的に分
離されることを特徴とする半導体装置である。
Ｐ形半導体２０２とで構成される第一の半導体素子領域
と、Ｎ形半導体２１１，２１３とＰ形半導体２０１とで
構成される第二の半導体素子領域と酸化膜２３３と導体
２４２で構成される半導体素子分離領域とを含み、該導
体は最低電位ＶＣ！気的に接続されて居り、第一の半導
体素子領域と該半導体素子領域に隣接する第二の半導体
素子領域とは該半導体素子分離領域によって電気的に分
離されることを特徴とする半導体装置である。
以上詳細に説明したように、本発明によれば、半導体素
子分離領域の内部に最低電位に接続された導体？有する
ため該半導体素子分離領域に隣接する半導体基板にチャ
ネルが誘起されず、第一の半導体素子領域と該半導体素
子領域に隣接する第二の半導体素子領域とが完全に電気
的に分離され、信頼性の高い半導体装置が得られるとい
う効果が得られる。
子分離領域の内部に最低電位に接続された導体？有する
ため該半導体素子分離領域に隣接する半導体基板にチャ
ネルが誘起されず、第一の半導体素子領域と該半導体素
子領域に隣接する第二の半導体素子領域とが完全に電気
的に分離され、信頼性の高い半導体装置が得られるとい
う効果が得られる。
上記実施例では絶縁体分離構造を有するＮＰＮ形バイポ
ーラ半導体装置を例としたが、ＮＰＮ形バイポーラ半導
体装置に限定されず、他の牛導体装置にも適用可能であ
る。
ーラ半導体装置を例としたが、ＮＰＮ形バイポーラ半導
体装置に限定されず、他の牛導体装置にも適用可能であ
る。
第１図は従来の半導体装置の一例の断面図、第２図は本
発明の一実施例の断面図である。 尚、図において、 １００・・・・・・Ｐ形半導体基板、１０１，１０２・
・・・・・Ｐ形半導体、１１１，１１２，１１３，１１
４・・・・・・Ｎ形半導体、１２１，１２２，１２３．
’１２４・・・・・・配線、１３１，１３２，１３３，
１３４゜１３５．１３６・・・・・・酸化膜、２００°
゛・・・Ｐ形半導体基板、２０１，２０２・・・・・・
Ｐ形半導体、２１１゜’２１２，２１３，２１４・・・
・・・Ｎ形半導体、２２１゜２２２．２２３，２２４・
・・・・・配線、２３１． ２３２゜２３３．２３４，
２３５，２３６・・・・・・酸化膜、２４１．２４２，
２４３・・・・・・導体である。
発明の一実施例の断面図である。 尚、図において、 １００・・・・・・Ｐ形半導体基板、１０１，１０２・
・・・・・Ｐ形半導体、１１１，１１２，１１３，１１
４・・・・・・Ｎ形半導体、１２１，１２２，１２３．
’１２４・・・・・・配線、１３１，１３２，１３３，
１３４゜１３５．１３６・・・・・・酸化膜、２００°
゛・・・Ｐ形半導体基板、２０１，２０２・・・・・・
Ｐ形半導体、２１１゜’２１２，２１３，２１４・・・
・・・Ｎ形半導体、２２１゜２２２．２２３，２２４・
・・・・・配線、２３１． ２３２゜２３３．２３４，
２３５，２３６・・・・・・酸化膜、２４１．２４２，
２４３・・・・・・導体である。
Claims (1)
- 半導体基板に設けられ六絶縁体と、−該絶縁体上の一部
に設けられた導体と、該導体を覆う絶縁体とで構成され
る半導体素子分離領域によって、半導体基板に設けられ
た第一の半導体素子領域と該半導体素子領域に隣接する
第二の半導体素子領域とを電気的に分離することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9590982A JPS58213443A (ja) | 1982-06-04 | 1982-06-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9590982A JPS58213443A (ja) | 1982-06-04 | 1982-06-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213443A true JPS58213443A (ja) | 1983-12-12 |
Family
ID=14150415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9590982A Pending JPS58213443A (ja) | 1982-06-04 | 1982-06-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026874A (ja) * | 2007-07-18 | 2009-02-05 | Seiko Instruments Inc | 半導体装置 |
-
1982
- 1982-06-04 JP JP9590982A patent/JPS58213443A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026874A (ja) * | 2007-07-18 | 2009-02-05 | Seiko Instruments Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819052A (en) | Merged bipolar/CMOS technology using electrically active trench | |
| US4980747A (en) | Deep trench isolation with surface contact to substrate | |
| JPS6410105B2 (ja) | ||
| JPH04233764A (ja) | 縦形トランジスタ | |
| KR850003068A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| US3836998A (en) | High voltage bipolar semiconductor device and integrated circuit using the same and method | |
| JP3413050B2 (ja) | 半導体装置及びその製造方法 | |
| JPS58213443A (ja) | 半導体装置 | |
| JPS63194367A (ja) | 半導体装置 | |
| JPH06151728A (ja) | 半導体集積回路装置 | |
| JPS6146062A (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
| JPS5898969A (ja) | 半導体装置 | |
| JPS632143B2 (ja) | ||
| JP2953061B2 (ja) | 高耐圧ｍｏｓトランジスタとその製造方法 | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JPH1154520A (ja) | 半導体装置およびその製造方法 | |
| JP2536616B2 (ja) | 半導体装置 | |
| JPS61269377A (ja) | 半導体装置 | |
| JP2968640B2 (ja) | 半導体装置 | |
| JPS60245248A (ja) | 半導体集積回路 | |
| JPS61172347A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6018931A (ja) | 半導体装置とその使用方法 | |
| JPS63143865A (ja) | 半導体集積回路装置 |