JPS61164260A - バイポ―ラトランジスタ - Google Patents

バイポ―ラトランジスタ

Info

Publication number
JPS61164260A
JPS61164260A JP541285A JP541285A JPS61164260A JP S61164260 A JPS61164260 A JP S61164260A JP 541285 A JP541285 A JP 541285A JP 541285 A JP541285 A JP 541285A JP S61164260 A JPS61164260 A JP S61164260A
Authority
JP
Japan
Prior art keywords
polycrystalline semiconductor
oxide film
transistor
added
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP541285A
Other languages
English (en)
Other versions
JPH0466101B2 (ja
Inventor
Shoichi Sasaki
正一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP541285A priority Critical patent/JPS61164260A/ja
Publication of JPS61164260A publication Critical patent/JPS61164260A/ja
Publication of JPH0466101B2 publication Critical patent/JPH0466101B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明に、多結晶半導体層を用いて電極及び配線層を形
成している半導体装置に係わる。
(従来技術) 従来の多結晶半導体層を用いた多くの半導体装置に於い
てその多結晶半導体層は、1:拡散ソース、2:配線引
き出し電極、3:配線層としての3機能を果していた。
例えば多結晶半導体層音用いたバイポーラ型半導体装置
の場合を第1図VCボす。第1図は以下に述べる如くし
て形成される。半導体基板IVC埋込み層2、n型エピ
タギシャル層3、絶縁領域4を形成する。次に選択酸化
してコレクタとなる第1の領域、ベース及びエミッタと
なる第2の領域を形成し、該第2の領域にp型不純物を
拡散又はイオン注入する。次に、全曲に多結晶半導体層
を設け、選択酸化しベース、エミッタ、コレクタの引き
出し配線を形成し、多結晶半導体層全通゛してベースの
一部[p型不純物を、エミッタ、コレクタにn型不純物
全拡散して各電極部を形成し、多結晶半導体層全拡散リ
ース、配線引出し電極、及び配線層として用いている。
第2図、第3図は第1図で示した多結晶半導体層を用い
たバイポーラ型半導体装置の平面図である。第2図は回
路構成に使用している第1のトランジスタ・バタンであ
り、多結晶半導体層7通してベースの一部Vcp型不純
物、エミッタ及びコレフタの一部vCn型不純物を選択
的に添加して込る(図中に於いて12はコレクタ窓、1
3ばp型領域である)。
ところで良好なトランジスタ特性を得る為にはエミッタ
形成の際トランジスタの特性をモニタしつつエミッタ全
形成する必要がある。第3図にその為のトランジスタ特
性モニタ用の第2のトランジスタである。該バタンの引
き出し配線層の終端ぼ50μmX50μm程度のチェッ
ク端子を設けており、該チェック端子にチェック探針を
直−で特性をチェックする為ベース、エミッタ及びコレ
クタ引き出し配線層全面Kp型及びn型の不純物を添加
する必要がある。
結果的に、第1のトランジスタと第2のトランジスタで
は多結晶半導体層上より不純物全添加している領域に差
が生じ、第1のトランジスタでは不純物を雄刃1してい
ない多結晶半導体層内に不純物の一部が拡散して浅いコ
レクタ接合が形成される。一方第2のトランジスタでは
多結晶半導体層全面に不純物全添加している為、前述の
事がなく深いコレクター接合が形成される。その結果、
第2のトランジスタの特性は第1のトランジスタの特性
と一致せず、特性チェック用モニタとしての機能を充分
に発揮できず半導体装置内のトランジスタ諸特性をコン
トロールする事が困難であった。
史に1歩留りのjIU上にも支障をきたしていた。
(発明の目的) 本発明の目的ぼ、前記問題点[鑑みてなされたもので回
路構成に反出している第1のトランジスタがトランジス
タ特性モニタ用の第2のトランジスタと同一の特性を得
る事のできる半導体装置を提供する事にある。
(発明の構成) 本発明の半導体装置の第1の特′f1.ば、第4図に示
す如く多結晶半導体層で形成している電極、及び配線層
が各々分離し、少くとも電極を形成している多結晶半導
体層全面にI%譲度の不純物を添加している事にある。
ンu2の特徴は、第5図に示す如く多結晶半導体層で゛
電極及び配線層を形成し、ベース引き出しの電極及び配
線1曽全而に高濃度不純物を添加している事にある。
(発明の作用) 本発明によれば多結晶半導体□層で形成している配置層
全面エリ不純物を拡散している為、第1のトランジスタ
及び第2のトランジスタ共にベースの接合の深さが同一
となり特性も一致する。
(発明の効果) 前記理由にエリ第2のトランジスタ特性を良好に形成出
来、回路構成に使用している第1のトランジスタ特性f
:m2のモニター用トランジスターを介してa度良く特
性全コントロールする事が可・ 能になり、半導体装置
の歩留りも向上させる事ができる。
(実施例) 本発明の実施例を、図面を参照して説明する。
第6図は、第1の発明及び第2の発明に係わる共通構造
金示すバイポーラ型半導体装の断面図であり、拡散、イ
オン注入1違択酸化等従来技術を用いて半導体基板1の
上層に多結晶半導体層7゜薄い酸化膜2()、窒化シリ
コンl雛2I全形成した状態である。
以下、第1の発明、第2の発明の順に説明する。
まず第1の発明であるが、第6図に示す半導体基板上に
フォトリゾグラフィ技術を用いて、第4図の平面図に示
す如く電極及び配線層を分離するように窒化シリコン膜
2讐全選択エッチする。その後、該窒化シリコン膜全マ
スクとして多結晶半導体層を選択酸化し、ぺ□−ス電極
上の窒化シリコン膜21.薄い酸化膜20を除去し、p
型の高濃度不純物全添加し、次に酸化してベース電極上
に2000A程度の酸化膜全形成する。次にエミッタ、
コレクタ電極上の窒化シリコン膜21及び薄込酸化膜茄
を除去し、n型の高1[不純物を添加し、他の多結晶半
導体層上の窒化シリコン膜21及び薄い酸化膜20.ペ
ース電極上の酸化膜を除去し第7図に示す断面構造を得
る。ベース、エミッタ、コレクタ上の多結晶半導体層に
よる電極にtri第4図で示した如く全面に高濃度不純
物が添加されており、第3図に示すトランジスタ特性モ
ニタ・バタンと−6= 同−の接合を形成できる為同−の特性を得る事ができる
次に第2の発明を説明する。第6図の状態工りフォトリ
ゾブライ技術にエリ第5図にボす如く電極及び配線層を
連結して選択的に窒化シリコン膜21を除去し、多結晶
半導体層を選択酸化する。
次にベース電極及び配線層を形成している多結晶半導体
層上の窒化シリコン膜21.薄い酸化膜20を除去しp
型の不純物を拡散し、酸化してベース電極及び配線11
iVC酸化膜を形成する。次にコレクタ、エミッタ電極
部のみの窒化シリコン膜21゜薄い酸化膜20をフォ)
 IJゾグラフィ技術に工り選択的に除去し、n型窩#
度不純物を添加し、他の多結晶半導体層」二の窒化シリ
コン膜21.薄い酸化膜20.ベース’r4f +li
及び配線層上の酸化膜全除去して第8図に示した断面構
造を得る。その結果、ベース電極及びその配線層を形成
している多結晶半纏体層には全面に高濃度不純物が添加
されており、コレクター接合の深さは第3図に示すトラ
ンジスタ特性モニタ・トランジスタと同一で特性も一致
したものとなる。
本発明における第1の発明では電極及び引き出し配線全
分離して形成する事、第2の発明ではp型不純′吻全ベ
ース引き出し配線全面に添加する様に変更するのみで、
特に大きなプロセス変更上する事なく、モニター用トラ
ンジスタの特性と回路構成用トランジスターの特性を一
致させる事が可[正となる。
【図面の簡単な説明】
第1図ぼ従来の半導体装置の断面図、第2図は従来の回
路構成に便用している半導体装置の平面図、第3図はト
ランジスタ特性モニタ用パターン、第4図〜第8図は本
発明の実施レリの断面図と平面図である。 1・・・・・シリコン基板、2・・・・埋込み層、3・
・・・・エピタキシャル層、4・・・・・絶縁領域、5
・・・・絶縁酸化膜、6・・・・・ベース、7・・・・
・多結晶半導体層、8・・・・・多結晶半導体層の酸化
膜、9,10.11・・・多結晶半導体層上エリ拡散し
た高濃度不純物、12 ・・・コレクタ窓、13・・・
・・p型領域、14・・・・コレクタ電(&、15  
・ ・エミッタ電極、16・・・−ベース電極、17・
・・・コレクタ配線層、18・・−・ベース配線層、1
9・・・・・エミッタ配線層、20・・・・・・高濃度
不純物音添加したベース配線層、21・・・・薄い酸化
膜、22・・・・・・窒化シリコン膜、22゜23.2
4・・・・コレクタ、エミッタ、ベース電極となる領域
、25,26.27・・・・コレクタ、エミッタ、ベー
ス配線層となる領域。

Claims (1)

    【特許請求の範囲】
  1. (1)多結晶半導体層を用いて電極及び配線層を形成す
    る半導体装置に於いて、電極及び配線層が各々分離し、
    少くとも電極を形成している多結晶半導体層全面に高濃
    度の不純物を添加した事を特徴とする半導体装置。
JP541285A 1985-01-16 1985-01-16 バイポ―ラトランジスタ Granted JPS61164260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP541285A JPS61164260A (ja) 1985-01-16 1985-01-16 バイポ―ラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP541285A JPS61164260A (ja) 1985-01-16 1985-01-16 バイポ―ラトランジスタ

Publications (2)

Publication Number Publication Date
JPS61164260A true JPS61164260A (ja) 1986-07-24
JPH0466101B2 JPH0466101B2 (ja) 1992-10-22

Family

ID=11610429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP541285A Granted JPS61164260A (ja) 1985-01-16 1985-01-16 バイポ―ラトランジスタ

Country Status (1)

Country Link
JP (1) JPS61164260A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2352042B1 (en) 2010-01-29 2017-05-17 Dexerials Corporation Optical element and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134763A (en) * 1980-03-26 1981-10-21 Chiyou Lsi Gijutsu Kenkyu Kumiai Bipolar integrated circuit
JPS5858760A (ja) * 1981-10-05 1983-04-07 Nec Corp 半導体装置
JPS5871655A (ja) * 1981-10-23 1983-04-28 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134763A (en) * 1980-03-26 1981-10-21 Chiyou Lsi Gijutsu Kenkyu Kumiai Bipolar integrated circuit
JPS5858760A (ja) * 1981-10-05 1983-04-07 Nec Corp 半導体装置
JPS5871655A (ja) * 1981-10-23 1983-04-28 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JPH0466101B2 (ja) 1992-10-22

Similar Documents

Publication Publication Date Title
US4033797A (en) Method of manufacturing a complementary metal-insulation-semiconductor circuit
JPS6112382B2 (ja)
JPS58139468A (ja) 半導体装置およびその製造方法
JPS6336566A (ja) 半導体装置の製造方法
EP0030147A1 (en) Method for manufacturing a semiconductor integrated circuit
US5059547A (en) Method of manufacturing double diffused mosfet with potential biases
US5246877A (en) Method of manufacturing a semiconductor device having a polycrystalline electrode region
JPS61164260A (ja) バイポ―ラトランジスタ
JPS61172346A (ja) 半導体集積回路装置
JP2622721B2 (ja) 半導体装置およびその製造方法
JPS63199454A (ja) 半導体装置
JPS6158981B2 (ja)
JP2757872B2 (ja) 半導体装置及びその製造方法
JPS60144961A (ja) 半導体集積回路
JPS6120141B2 (ja)
JPS6124245A (ja) 半導体装置
JPH01205561A (ja) 半導体集積回路装置及びその製造方法
JPS5877240A (ja) 半導体装置とその製造方法
JPS6356956A (ja) 半導体装置の製造方法
JPH02328A (ja) 半導体装置
JPH05243502A (ja) 集積回路
JPS6211271A (ja) 半導体装置
JPS63249370A (ja) 半導体装置およびその製造方法
JPS5917282A (ja) 半導体装置
JPS5826178B2 (ja) 半導体装置