JPH02328A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造に関するものである。

［従来の技術］ 第１図に断面構造を示した半導体装置は、エミッタ・ベ
ース・コレクタの１部の電極を絶縁膜にはさまれた多結
晶半導体層により取り出したバイポーラ・トランジスタ
である。

第１図において（１）は横型トランジスタを示し、エミ
ッタ・コレクタ領域１４の電極を絶縁膜１７および１９
にはさまれた多結晶半導体層１８により取り出している
。（ＩＩ）は縦型トランジスタを示し、ベース領域１４
の電極を絶縁膜１７および１９にはさまれた多結晶半導
体層１８により取り出している。

なお、第１図において、１１はｐ型Ｓｉ基板、１２はｎ
◆型埋込層、１３，１４，１５はＳｉ工ピタキシャル層
で、１３はｎ型領域、１４はｐ型頭域、１５はｎ＋型領
領域、それぞれ不純物の添加で形成されている。

［発明が解決すべき課題］ 第１図に示したトランジスタの構造は、寄生容量が小さ
いため高速で、また構造上素子面積が小さくなる等の利
点を有している。しかしながら、多結晶半導体層１８を
パターニングし、その上に絶縁膜層１９を形成している
ため、金属電極１０と、金属電極１０′の間に１．５μ
ｍ程度の段差が生じ、多層配線を行なうには不向きな構
造となっている。

本発明は、従来の半導体装置の上述の欠点を改善し、金
属電極を同一高さに設は金属電極間の１部の領域に絶縁
膜を形成することにより半導体装置表面を平坦にし、多
層配線に好適な半導体装置およびその製造方法を提供す
ることにある。

［課題を解決するための手段］ 上記目的を達成するため、本発明は、複数の凸部をエツ
チングによって形成し、それぞれにトランジスタやコレ
クタ引出などに用いるものである。

［作用］ 本発明の装置構造は従来構造と比較して、より微細とな
り、また高速動作を行なうのにより適し、かつ半導体装
置表面を平坦にすることにより多層配線を行なうのによ
り適したものである。

［実施例］ 実施例１゜ 第２図に、本発明の半導体装置の第１の実施例の断面構
造を示す。

第１の実施例で示す本発明のバイポーラ型トランジスタ
は、縦型トランジスタのコレクタ電極２０′下の半導体
領域２１１をトランジスタの活性領域２３，２４．２５
と同一のＳｉエピタキシャル層で形成し、電極間に絶縁
膜２１０をベース電極２８と同一の多結晶半導体層を酸
化することにより形成し、上記の欠点を無くしている。

すなわち、第２図より明らかな様な金属電極２０と金属
電極２０’は同一高さになり、半導体装置の活性領域表
面を平坦にすることができる。

第３図は、本実施例による半導体装置の製造工程を示し
たもので、第２図の断面構造になる以前を示しである。

以下製造過程を図番にしたがって説明する。第３図（ａ
）：ｐ型Ｓｉ基板３１上にｎ＋＋埋込層拡散３２を行い
ｎ型Ｓｉエピタキシャル層３３を成長し、全面にシリコ
ン酸化膜３０１゜シリコン酸化膜以外の絶縁膜、たとえ
ばシリコンちっ化膜（Ｓｉ、Ｎ４）３０２．およびシリ
コン酸化膜３０３を堆積し、パターニングしてトランジ
スタの活性部分および縦型トランジスタのコレクタ取り
出し部分のみ３層３０１，３０２．および３０３を残す
。

第３図（ｂ）：３層絶縁膜３０１，３０２および３０３
をマスクとしてシリコンエピタキシャル層をエツチング
して、活性部分および縦型トランジスタのコレクタ取り
出し部分が凸型になる様にする。このとき、エツチング
により、マ入り３０１．３０２および３０３の端部より
内側にシリコン層が入り込む様にする。その後、熱酸化
の後シリコンちっ化膜（Ｓ１３Ｎ４）を全面に堆積し、
選択エツチングにより、凸型シリコン層の側面にのみシ
リコン酸化膜３０４．シリコンちっ化膜３０５を残す。

第３図（Ｃ）：熱酸化により、酸化膜３７を形成し、そ
の後シリコン酸化膜３ｏ４．シリコンちっ化膜３０５を
除去し、全面に多結晶シリコン層を形成し、パターニン
グして、エピタキシャル層の凸部の側面のみ多結晶シリ
コン層３８と接っするようにする。

第３図（ｄ）：全面にシリコン酸化膜３０４゜シリコン
ちっ化膜３０５を形成し、パターニングする。その後、
熱酸化により、多結晶シリコンの一部を酸化膜３１０に
する。その後、縦型トランジスタのコレクタ取り出し半
導体層３１１に高不純物を添加する。

その後、シリコン酸化膜３０４．シリコンちっ化膜３０
５を除去し、多結晶シリコン層にｐ型不純物を拡散し、
熱酸化を行い、通常の方法により縦型トランジスタのベ
ース・エミッタ領域を形成し、コンタクト穴を開け、電
極を蒸着することにより、第２図に示した素子が形成で
きる。

実施例２゜ 第４図は、本発明による装Ｗ橋造において、縦型トラン
ジスタのエミッタ上に多結晶シリコン層４２０を形成し
、電極４０中の金属原子のベース領域４４への侵入を防
止することにより、縦型トランジスタのエミッタ領域４
５を浅＜　（０，１〜０．３μｍ）することができる。

高速・微細なトランジスタが可能となった。

実施例３゜ 第５図は、多結晶シリコン層の上に、金属ないし、金属
化合物５２１　（ＭｏＳｉ２等）を形成し、配線抵抗を
減少させることにより、高速度・低消費電力のトランジ
スタを形成している。

実施例４゜ 第６図は縦型トランジスタのコレクタ取り出し用のＳｉ
エピタキシャル層６１１の側面にシリコンちっ化膜６２
３を残し、熱酸化による縦型トランジスタのコレクタ取
り出し用領域６１１の縮少を無くし、より微細なトラン
ジスタを形成している。

以上の各実施例１〜４においては、その任意のいくつか
、あるいはすべての組み合わせを用いることができる。

また、金属電極間の絶縁物は、多結晶シリコン層の熱酸
化による形成の他に、絶縁性樹脂を埋込むことにより実
現できる。また半導体としてＧａＡｓ等の他の半導体を
用いても本発明の装置を実現できる。また、各実施例で
のｐ型。

ｎ型の・導電型を逆に用いることができることは勿論で
ある。

［発明の効果コ 上記説明から明らかなように本発明によれば表面の段差
が著るしく減少されるので、断線などの事故は防止され
、集積回路の形成に極めて有利である。

【図面の簡単な説明】

第１図は、従来のバイポーラトランジスタの構造を示す
断面図、第２図は本発明の半導体装置の１実施例である
バイポーラトランジスタの構造を示す断面図、第３図は
第２図のトランジスタの製造工程を示す断面図、第４図
は本発明の半導体装置第２図において縦型トランジスタ
のエミッタ上に多結晶シリコン層を形成した構造を示す
断面図、第５図は本発明の半導体装置第２図において多
結晶シリコン層の上に金属ないし金属化合物を形成した
構造を示す断面図、第６図は本発明の半導体装置第２図
において縦型トランジスタのエミッタ取り出し用ＳＬエ
ピタキシャル層の側面にシリコンちっ化膜を形成した構
造を示す断面図である。 ２１．３１：ｐ型Ｓｉ基板 ２２．３２：ｎ＋型埋込層 ２３．３３：ｎ型Ｓｔエピタキシャル層２４：Ｐ型拡散
層 ２５：Ｎ型拡散層 ２７．３７：酸化膜 ２８．３８：多結晶Ｓｉ層 ２９：酸化膜 ２１０．３１０：酸化膜 ２１１．３１１：ｎ型３ｉｚピタキシャル層２０．２０
’　　：電極 第１　図 トー−（Ｚ〕　−（π）−一一一一一−−−−−」ス２
図 享Ｊ図 第 図 冨 図 Ｉ 第３ 第 図

Claims (1)

1. 【特許請求の範囲】 複数の凸部を有する第１導電形半導体本基 体と、上記凸部の側面に接し、上記半導体基体の凹部表
   面に沿って延伸する絶縁膜と、第１の上記凸部内に形成
   された上記第１導電形とは逆の第２導電形を有する第１
   の領域と、該第１の領域の上面および下面にそれぞれ接
   して形成された、上記第１導電形を有する第２および第
   ３の領域と、第２の上記凸部内の互いに対向する側面に
   沿って所定の間隔を介してそれぞれ形成された上記第２
   導電形を有する第４および第５の領域と、上記第１の領
   域および上記第５の領域と電気的に接続され、上記絶縁
   膜上に延伸する低抵抗の多結晶膜と、上記多結晶膜上に
   形成された第１の電極と、上記第２の領域上に形成され
   た第２の電極と、第３の上記凸部上に形成第３の電極を
   少なくともそなえ、上記第２の領域の表面と上記第３お
   よび第４の凸部の表面は実質的に平坦である半導体装置
   。