JPH0444363A - ゲートターンオフサイリスタ - Google Patents

ゲートターンオフサイリスタ

Info

Publication number
JPH0444363A
JPH0444363A JP15321790A JP15321790A JPH0444363A JP H0444363 A JPH0444363 A JP H0444363A JP 15321790 A JP15321790 A JP 15321790A JP 15321790 A JP15321790 A JP 15321790A JP H0444363 A JPH0444363 A JP H0444363A
Authority
JP
Japan
Prior art keywords
gate
type
layer
turn
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15321790A
Other languages
English (en)
Other versions
JP2822614B2 (ja
Inventor
Mitsuru Hanakura
満 花倉
Koichi Akiyama
秋山 広一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP15321790A priority Critical patent/JP2822614B2/ja
Publication of JPH0444363A publication Critical patent/JPH0444363A/ja
Application granted granted Critical
Publication of JP2822614B2 publication Critical patent/JP2822614B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は自己消弧型スイッチング素子であるゲートター
ンオフサイリスタに関する。
B0発明の概要 本発明は、ハイブリッド構造のゲートターンオフサイリ
スタにおいて、 拡散ゲート層表面に、熱緩衝板と接触しない程度に十分
薄い金属ゲート薄膜をさらに設けることにより、 大きなアノード電流を短時間でターンオフできるように
する。
C9従来の技術 ゲートターンオフサイリスタ(以下GTOと略記する)
は、電力用自己消弧素子として、大電流制御分野でます
ます特徴を発揮しつつあり、現在では4500Aのアノ
ード電流をターンオフできるものが開発されている。
第4図は従来のGTOの積層構造の一例を示すもので、
1はP型エミッタ層、2はN型エミツタ層、3はP型ベ
ース層、4はN型エミツタ層である。P型エミッタ層1
の表面にはアノード電極5が形成され、N型エミツタ層
4の表面にはカソード電極6が形成され、P型ベース層
3の表面にはN型エミツタ層4を囲むようにゲート電極
7が形成されている。
ゲート電極7の配置例を第5図と第6図に示す。
ゲート電極7に囲まれたスリット部にN型エミツタ層4
か形成される。また、ゲート電極7は外部端子へ取り出
す部分以外は絶縁物8で覆われている。これは、カソー
ド電極6に熱緩衝板を圧接することにより外部ヘカソー
ド端子が取り出されるので、熱緩衝板とゲート電極7と
の間に短絡が発生するのを防止するためである。第4図
のゲート構造は外部電極の取り出し部具外のゲート部に
も金属ケート電極が構成されているのが特徴である(以
下メタルゲート構造と称する)。
その他の代表的なゲート構造としては、第7図及び第8
図に示すものがある。第7図のものは、外部電極の取り
出し以外のゲート部がエピタキシャル成長技術によりP
型ベース層中に埋め込まれた高濃度P型拡散層からなる
P型ゲート拡散層9aとP型ゲート埋込み層9bが形成
されているのが特徴である(以下、埋込みゲート構造と
称する)。
第8図のものは、外部電極の取り出し以外のゲート部が
P型ベース層3の表面に形成され”た高濃度P型ゲート
拡散層9aにより構成されているのが特徴である(以下
、拡散ゲート構造と称する)。
なお、埋込みゲート構造及び拡散ゲート構造のGTOに
おけるゲート部の配置は第5図と第6図に示したメタル
ゲート構造のGTOとほぼ同様である。
D0発明が解決しようとする課題 GTOはゲートにオフゲート電流を流すことによりター
ンオフできる素子である。このターンオフ時において、
オフゲート電流によってP型ベース層のキャリアを徐々
にゲート電極に引き抜いて、導通状態の領域を狭くして
最後にターンオフさせる。このアノード電流をターンオ
フさせる時に、徐々に狭められた導通領域にアノード電
流の集中が起こる。それで徐々に狭められる導通領域が
局部的に発生すると、その領域の部分で熱破壊が生じや
すい。それ故に、GTOのゲートには、P型ベース層の
キャリアを均一にすばやく引き抜くことが要求される。
この観点から前記ゲート構造について以下に述べる。
メタルゲート構造では、ゲート部がすべて金属ゲートで
構成されていて引き出し抵抗が低いため外部電極の取り
出し部より遠い部分でもキャリアをすばやく引き抜くこ
とができる。ちなみに厚み10μmのAIで電極を形成
した場合、シート抵抗は約2.75X10−3Ω/口で
ある。このゲートの欠点はゲート部のP型ベース層表面
に形成される溝の深さや幅のばらつき、及び金属ゲート
の線幅のばらつきにより生ずる不均一である。
なお、メタルゲートにおいて形成される溝は、前述のよ
うにアノード電極に熱緩衝板を圧接したときに熱緩衝板
とゲート部との間で短絡しないように段差を設ける目的
で形成される。
埋め込みゲート構造及び拡散ゲート構造では、ゲート部
が精密な制御の可能な拡散層で構成されているため均一
性に優れている。このゲートの欠点はメタルゲート構造
とは逆に引き出し抵抗が高いことである。ちなみにボロ
ンをP型不純物としてSiに対する固溶度まで高濃度に
拡散すると、拡散深さ14μmでシート抵抗は約5X1
0−’Ω/口で、メタルゲート構造より2ケタも高いシ
ート抵抗となる。
なお、埋め込みゲート構造ではもちろんのこと、拡散ゲ
ート構造でもゲート部に絶縁性薄膜を形成することによ
り、前記のような熱緩衝板とゲート部との間の短絡を防
止することができるので、メタルゲート構造のようにP
型ベース層表面に溝を形成する必要はない。
以上のようなゲート構造の欠点を補うため、メタルゲー
ト構造と埋め込みゲート構造を組み合わせた構造、もし
くはメタルゲート構造と拡散ゲート構造を組み合わせた
構造(これらを以下ハイブリット・ゲート構造と称する
)が考案されている。
このハイブリット・ゲート構造をもつGTOの概略断面
図を第9図に、配置例を第10図と第11図に示す。こ
れらの図はメタルゲート構造と拡散ゲート構造を組み合
わせた例である。この構造は、N型エミツタ層を第10
図と第11図のように数十水つつ集めた単位GTO群に
分け、各単位GTO群の近くまで低抵抗の金属ゲートか
配され、単位GTO群内の各単位GTO(又は各N型エ
ミツタ層)の近傍には均一な拡散ゲートが配されている
ターンオフ時において、主にN型エミッタ付近のP型l
\−ス層のキャリアが拡散ゲートより均一に引き出され
、さらに低抵抗の金属ゲートを通して外部端子へすみや
かに引きぬかれる。
なお、熱緩衝板と金属ゲート部との間の短絡を防止する
ために、通常、金属ゲート部を形成するP型ベース層の
表面のみ溝を設けるが、又は熱緩衝板の金属ゲート部に
対応する部分に溝を設けている。
このゲート構造はより均一ですみやかなP型ベース層の
キャリアの引き出しが要求される大電流GTOつまり大
口径のGTOに適している。このように優れたハイブリ
ット・ゲート構造であるが、最大の欠点は、やはり拡散
ゲート部の引き出し抵抗が大きすぎることである。事実
ハイブリット・ゲート構造を有するGTOのターンオフ
破壊モードを調べると、単位GTO群の中で金属ゲート
部より最も遠い単位GTOのスリットで、さらに金属ゲ
ート部より最も遠いスリットの部分で、電流集中により
破壊するモードが最も多い。
本発明は上述の問題点に鑑みてなされたもので、その目
的は、ハイブリット構造のゲートターンオフサイリスタ
において拡散ゲート層表面に熱緩衝板と接触しない程度
に十分に薄い金属ゲート薄膜を設けることにより、ター
ンオフ特性に優れたゲートターンオフサイリスタを提供
することである。
E9課題を解決するための手段と作用 本発明は、上記目的を達成するために、P型エミッタ層
と、このP型エミッタ層に隣接するN型ベース層と、こ
のN型ベース層に隣接するP型ベース層と、このP型ベ
ース層の表面層へ部分的に細分化されて形成された複数
のN型エミッタ領域と、さらに前記P型ベース層の表面
層へ前記N型エミッタ領域を囲むように形成され前記P
型ベース層より低抵抗のP型ゲート領域を有し、前記P
型エミッタ層の表面にアノード金属電極を設け、前記複
数のN型エミッタ領域の各々の表面にカソード金属電極
を設け、前記P型ゲート領域の網状の主要な部分の表面
にゲート金属電極を設け、前記ゲート金属電極にゲート
信号を印加して前記アノード・カソード金属電極間の電
流をターンオンまたはターンオフするゲートターンオフ
サイリスタにおいて、前記P型ゲート領域の表面で前記
ゲート金属電極が形成されていない表面に金属薄膜を設
け、さらに前記ゲート金属電極の一部を除く前記P型ゲ
ート領域上の面に絶縁膜を設け、前記金属薄膜の厚みに
前記絶縁膜の厚みを加えた厚みが前記カソード金属電極
の厚みより薄くして、大きなアノード電流を短時間でタ
ーンオフできるようにする。
F、実施例 以下に本発明の実施例を第1図〜第3図を参照しながら
説明する。
第1図は本発明の実施例によるゲートターンオフサイリ
スタを示すもので、本実施例では、第9図〜第11図に
示すハイブリット・ゲート構造のケートターンオフサイ
リスタにおいて、拡散ゲート層9aの表面に、熱緩衝板
と接触しない程度に十分薄い金属ゲート薄膜10をさら
に設けるとともに、精密なパターン状に絶縁薄膜である
5i02膜11を設けたものである。
本実施例によるゲートターンオフサイリスタは次のよう
にして作られる。
ます、N型ベース層2となる低不純物濃度のSiウェハ
ーを用い、このSiウェハーの両面カラP型不純物(例
えばAI、Ga、B)を拡散し、P型ベース層3とP型
エミッタ層1を形成する。
次に、P型ベース層3の表面からP型不純物(例えばB
)をきわめて高濃度に選択的に拡散しP型ゲート拡散層
9aを形成する。さらに、P型ベース層3の表面からN
型不純物(例えばP、Sb)を高濃度に選択的に拡散し
N型エミツタ層4を形成する。次に、Siウェハー表面
に酸化ケイ素膜(SiO□)を形成し、フォトリソグラ
フィの技術を用いて精密なパターン状に5i02膜11
を残す。 次いで、AIl蒸着又はlスパッタリング)
によりアノード面に約15μm厚の電極5を形成する。
さらにカソード面に約1μm厚のl蒸着を行い、フォト
リソグラフィの技術により薄い金属ゲート10を形成す
る。このとき同時にカソード電極6及びゲート電極7の
外部端子への取り出し部を除くカソード側の面を絶縁物
8で覆う。
この単位GTO群内でのゲート引き出しシート抵抗はP
型ゲート拡散層9aと薄い金属ゲート10の抵抗を合わ
せて2,6X10−2Ω/口となり、従来のものの20
分の1と十分に低い。
第2図は本発明の他の実施例によるゲートターンオフサ
イリスタを示すもので、この実施例では、第8図に示す
ハイブリッド・ゲート構造のゲートターンオフサイリス
タにおいて、第1図のものと同様に構成したものである
前述した従来のハイブリッド構造の欠点である拡散ゲー
ト部の引き出し抵抗を補償するにはメタルゲート構造の
ような厚い金属ゲートは必要ない。
つまり、拡散ゲート部の引き出し抵抗を通常の金属ゲー
トと同程度まで下げる必要はない。拡散ゲートに比べて
シート抵抗でもう1桁も下げれば、特性の改善には十分
である。
また、ハイブリッド・ゲート構造の拡散ゲート層の上に
あまり厚い金属ゲートを設けると、熱緩衝板と短絡して
しまう。それ故に、拡散ゲート上に形成される金属ゲー
トの厚みと、さらにその上に形成される絶縁物の厚みの
和は、カソード電極の厚みより薄くなければならない。
なお、拡散ゲート表面に構成する金属ゲートは、第3図
の部分拡大断面図のように拡散ゲート層9aと金属ゲー
ト10とのコンタクトする面積を絶縁膜(例えば5in
2膜11)で制御すれば、拡散ゲートによる均一なキャ
リアの引き出し能力と金属ゲートの低抵抗能力を同時に
生かすことができる。
G1発明の効果 本発明は上述の如くであって、ハイブリット構造のゲー
トターンオフサイリスタの拡散ゲート層表面に金属ゲー
ト薄膜を付設したから、大きなアノード電流を短時間で
ターンオフできる高性能なゲートターンオフサイリスタ
が得られる。
【図面の簡単な説明】
第1図は本発明の実施例によるゲートターンオフサイリ
スタの概略断面図、第2図は本発明の他の実施例による
ゲートターンオフサイリスタの概略断面図、第3図は本
発明の実施例によるゲートターンオフサイリスタの部分
拡大断面図、第4図は従来のゲートターンオフサイリス
タの概略断面図、第5図は第4図のゲートターンオフサ
イリスタの平面図、第6図は第5図の部分拡大図、第7
図は従来のゲートターンオフサイリスタの他の例を示す
概略断面図、第8図は従来のゲートターンオフサイリス
タのさらに他の例を示す概略断面図、第9図は従来のゲ
ートターンオフサイリスタのさらに他の例を示す概略断
面図、第10図は第9図のゲートターンオフサイリスタ
の平面図、第11図は第10図の部分拡大図である。 1・・・P型エミッタ層、2・・・N型ベース層、3・
・・P型ベース層、4・・・N型エミッタ領域、5・・
・アノード電極、5・・・カソード電極、7・・・ゲー
ト電極、8・・・絶縁層、9a・・・P型ゲート拡散層
、9b・・・P型ゲート埋込み層、10・・・金属ゲー
ト薄膜、11・・・絶縁薄膜。 外1名 第3図 第4図 4カー刃(、(タリ 第7図 イL 」(、イタ1 第8図 柾釆分)

Claims (2)

    【特許請求の範囲】
  1. (1)P型エミッタ層と、このP型エミッタ層に隣接す
    るN型ベース層と、このN型ベース層に隣接するP型ベ
    ース層と、このP型ベース層の表面層へ部分的に細分化
    されて形成された複数のN型エミッタ領域と、さらに前
    記P型ベース層の表面層へ前記N型エミッタ領域を囲む
    ように形成され前記P型ベース層より低抵抗のP型ゲー
    ト領域を有し、前記P型エミッタ層の表面にアノード金
    属電極を設け、前記複数のN型エミッタ領域の各々の表
    面にカソード金属電極を設け、前記P型ゲート領域の網
    状の主要な部分の表面にゲート金属電極を設け、前記ゲ
    ート金属電極にゲート信号を印加して前記アノード・カ
    ソード金属電極間の電流をターンオンまたはターンオフ
    するゲートターンオフサイリスタにおいて、 前記P型ゲート領域の表面で前記ゲート金属電極が形成
    されていない表面に金属薄膜を設け、さらに前記ゲート
    金属電極の一部を除く前記P型ゲート領域上の面に絶縁
    膜を設け、前記金属薄膜の厚みに前記絶縁膜の厚みを加
    えた厚みが前記カソード金属電極の厚みより薄くしたこ
    とを特徴とするゲートターンオフサイリスタ。
  2. (2)請求項第1項のゲートターンオフサイリスタにお
    いて、前記P型ゲート領域の表面で前記ゲート金属電極
    が形成されていない表面に、あらかじめ一部を窓開けし
    た絶縁薄膜を設け、しかる後金属薄膜を設けたことを特
    徴とするゲートターンオフサイリスタ。
JP15321790A 1990-06-12 1990-06-12 ゲートターンオフサイリスタ Expired - Lifetime JP2822614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15321790A JP2822614B2 (ja) 1990-06-12 1990-06-12 ゲートターンオフサイリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15321790A JP2822614B2 (ja) 1990-06-12 1990-06-12 ゲートターンオフサイリスタ

Publications (2)

Publication Number Publication Date
JPH0444363A true JPH0444363A (ja) 1992-02-14
JP2822614B2 JP2822614B2 (ja) 1998-11-11

Family

ID=15557612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15321790A Expired - Lifetime JP2822614B2 (ja) 1990-06-12 1990-06-12 ゲートターンオフサイリスタ

Country Status (1)

Country Link
JP (1) JP2822614B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778967A (ja) * 1993-06-17 1995-03-20 Toyo Electric Mfg Co Ltd 半導体素子の電極パターン構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778967A (ja) * 1993-06-17 1995-03-20 Toyo Electric Mfg Co Ltd 半導体素子の電極パターン構造

Also Published As

Publication number Publication date
JP2822614B2 (ja) 1998-11-11

Similar Documents

Publication Publication Date Title
US4620211A (en) Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
JPS6145396B2 (ja)
JP3727827B2 (ja) 半導体装置
JPH0661497A (ja) 半導体装置およびその製造方法
JP3165480B2 (ja) ターンオフサイリスタ
JPH0691244B2 (ja) ゲートターンオフサイリスタの製造方法
EP0064613B1 (en) Semiconductor device having a plurality of element units operable in parallel
JP3807023B2 (ja) 電力用ダイオード
JPH0444363A (ja) ゲートターンオフサイリスタ
JP2622521B2 (ja) ゲート遮断サイリスタ及びその製造方法
JP3657938B2 (ja) 半導体装置
JPS60236265A (ja) 導電変調型mosfet
JPH04320374A (ja) ゲートターンオフサイリスタ
JPS6373670A (ja) 導電変調型mosfet
JP4017763B2 (ja) 静電誘導トランジスタ
JPS62108567A (ja) 半導体集積回路装置
JPS6145395B2 (ja)
JPH0136711B2 (ja)
JPH0766392A (ja) 電界効果トランジスタ
JPH1056187A (ja) 半導体装置
JP2829026B2 (ja) 自己消弧型半導体素子
JPH05326930A (ja) ゲートターンオフサイリスタ
KR0148699B1 (ko) 반도체소자
JPH0553306B2 (ja)
JPS6046829B2 (ja) 半導体装置