JPH1056187A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1056187A JPH1056187A JP21115596A JP21115596A JPH1056187A JP H1056187 A JPH1056187 A JP H1056187A JP 21115596 A JP21115596 A JP 21115596A JP 21115596 A JP21115596 A JP 21115596A JP H1056187 A JPH1056187 A JP H1056187A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- semiconductor substrate
- channel stopper
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】ＲＦＰ構造を有する高耐圧ダイオードの静耐圧
および過渡的耐圧をそれぞれ高くし、高温動作時にも安
定した耐圧を実現する。 【解決手段】ｎ型半導体基板１の主表面に選択的に形成
されたｐ型拡散層からなるアノード領域２と、アノード
領域を所定の間隔で取り囲むｎ+ 型拡散層からなるチャ
ネルストッパー領域３と、フィールド領域１０上に形成
された第１の絶縁膜４と、第１の絶縁膜上に形成された
半導電性膜７と、半導電性膜の上面および側壁面を覆う
第２の絶縁膜８と、アノード領域２の一部上で第１の絶
縁膜に開口されたコンタクトホールを通してアノード領
域にコンタクトするアノード電極５と、第１の絶縁膜に
開口されたコンタクトホールを通してチャネルストッパ
ー領域にコンタクトするチャネルストッパー電極６と、
基板の裏面に形成されたカソード電極９とを具備する。
および過渡的耐圧をそれぞれ高くし、高温動作時にも安
定した耐圧を実現する。 【解決手段】ｎ型半導体基板１の主表面に選択的に形成
されたｐ型拡散層からなるアノード領域２と、アノード
領域を所定の間隔で取り囲むｎ+ 型拡散層からなるチャ
ネルストッパー領域３と、フィールド領域１０上に形成
された第１の絶縁膜４と、第１の絶縁膜上に形成された
半導電性膜７と、半導電性膜の上面および側壁面を覆う
第２の絶縁膜８と、アノード領域２の一部上で第１の絶
縁膜に開口されたコンタクトホールを通してアノード領
域にコンタクトするアノード電極５と、第１の絶縁膜に
開口されたコンタクトホールを通してチャネルストッパ
ー領域にコンタクトするチャネルストッパー電極６と、
基板の裏面に形成されたカソード電極９とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に高耐圧ダイオードに関するもので、例えばパワ
ースイッチング素子に使用されるものである。
り、特に高耐圧ダイオードに関するもので、例えばパワ
ースイッチング素子に使用されるものである。
【０００２】
【従来の技術】図６は、高耐圧ダイオードの断面構造の
従来の一例を示す。図６において、１はｎ型半導体基
板、２は前記半導体基板１の主表面に選択的に形成され
たｐ型不純物拡散層からなるアノード領域、３は前記半
導体基板１の主表面で前記アノード領域２を取り囲み、
かつ、前記アノード領域２とは所定の間隔を有するｎ+
型拡散層からなるチャネルストッパー領域である。
従来の一例を示す。図６において、１はｎ型半導体基
板、２は前記半導体基板１の主表面に選択的に形成され
たｐ型不純物拡散層からなるアノード領域、３は前記半
導体基板１の主表面で前記アノード領域２を取り囲み、
かつ、前記アノード領域２とは所定の間隔を有するｎ+
型拡散層からなるチャネルストッパー領域である。
【０００３】４は前記半導体基板１の主表面における前
記アノード領域・チャネルストッパー領域間のフィール
ド領域１０上に形成された絶縁膜（例えばＳｉＯ2 膜）
である。
記アノード領域・チャネルストッパー領域間のフィール
ド領域１０上に形成された絶縁膜（例えばＳｉＯ2 膜）
である。
【０００４】５は前記アノード領域２の一部上で前記絶
縁膜４に開口されたコンタクトホールを通して前記アノ
ード領域２にコンタクトしたアノード電極、６は前記絶
縁膜４に開口されたコンタクトホールを通して前記チャ
ネルストッパー領域３にコンタクトしたチャネルストッ
パー電極、９は前記半導体基板１の裏面に形成されたカ
ソード電極である。
縁膜４に開口されたコンタクトホールを通して前記アノ
ード領域２にコンタクトしたアノード電極、６は前記絶
縁膜４に開口されたコンタクトホールを通して前記チャ
ネルストッパー領域３にコンタクトしたチャネルストッ
パー電極、９は前記半導体基板１の裏面に形成されたカ
ソード電極である。
【０００５】前記チャネルストッパー電極６は、ｎ+ 型
拡散層（チャネルストッパー領域３）およびｎ型半導体
基板１を介して前記カソード電極９に接続されており、
両電極６、９はほぼ等しい電位に設定される。
拡散層（チャネルストッパー領域３）およびｎ型半導体
基板１を介して前記カソード電極９に接続されており、
両電極６、９はほぼ等しい電位に設定される。
【０００６】ところで、図６に示す構造では、基板主表
面におけるアノード領域２・チャネルストッパー領域３
間のフィールド領域１０の直上の絶縁膜４に外部電荷
（Ｎａイオンなど）が付着した場合、フィールド領域１
０の表面をｎ+ 化する。
面におけるアノード領域２・チャネルストッパー領域３
間のフィールド領域１０の直上の絶縁膜４に外部電荷
（Ｎａイオンなど）が付着した場合、フィールド領域１
０の表面をｎ+ 化する。
【０００７】しかし、上記したようなフィールド領域１
０表面のｎ+ 化は、ダイオードのアノード電極５とカソ
ード電極９（チャネルストッパー電極６）との間に逆バ
イアス電圧が印加された時に基板内のアノード領域２近
傍に生じる空乏層の伸びを阻害するので、ダイオードの
耐圧が十分に得られなくなる場合がある。このような現
象は、ｎ型半導体基板１の不純物濃度が低下する高耐圧
素子において特に顕著に現れる。
０表面のｎ+ 化は、ダイオードのアノード電極５とカソ
ード電極９（チャネルストッパー電極６）との間に逆バ
イアス電圧が印加された時に基板内のアノード領域２近
傍に生じる空乏層の伸びを阻害するので、ダイオードの
耐圧が十分に得られなくなる場合がある。このような現
象は、ｎ型半導体基板１の不純物濃度が低下する高耐圧
素子において特に顕著に現れる。
【０００８】図７は、高耐圧ダイオードの断面構造の従
来の他の例を示す。図７に示すダイオードは、図６に示
したダイオードと比べて、前記絶縁膜４上に半導電性膜
７を形成し、この半導電性膜７の両端にアノード電極５
およびチャネルストッパー電極６を直接に接続したＲＦ
Ｐ（Resistive Field Plate ）構造を有する点が異な
り、その他は同じである。
来の他の例を示す。図７に示すダイオードは、図６に示
したダイオードと比べて、前記絶縁膜４上に半導電性膜
７を形成し、この半導電性膜７の両端にアノード電極５
およびチャネルストッパー電極６を直接に接続したＲＦ
Ｐ（Resistive Field Plate ）構造を有する点が異な
り、その他は同じである。
【０００９】上記半導電性膜７は、高抵抗値を持つの
で、アノード電極５・カソード電極９間に逆バイアス電
圧が印加された時に両端間の電位差に応じて半導電性膜
内に流れる直流電流により均一な電位傾斜（均一な等電
位面）が生成される。
で、アノード電極５・カソード電極９間に逆バイアス電
圧が印加された時に両端間の電位差に応じて半導電性膜
内に流れる直流電流により均一な電位傾斜（均一な等電
位面）が生成される。
【００１０】図７に示すＲＦＰ構造によれば、フィール
ド領域１０の直上の領域に外部電荷（Ｎａイオンなど）
が付着した場合でも、それを半導電性膜７が吸収するシ
ールド効果により、フィールド領域１０の表面の濃度変
化に影響させない。換言すれば、フィールド領域の直上
の領域に外部電荷が付着した場合の耐圧上のマージンを
持つ。
ド領域１０の直上の領域に外部電荷（Ｎａイオンなど）
が付着した場合でも、それを半導電性膜７が吸収するシ
ールド効果により、フィールド領域１０の表面の濃度変
化に影響させない。換言すれば、フィールド領域の直上
の領域に外部電荷が付着した場合の耐圧上のマージンを
持つ。
【００１１】また、逆バイアス電圧の印加により基板内
のアノード領域２近傍のフィールド領域１０に生じる空
乏層は、前記半導電性膜７内の均一な等電位面を反映し
て伸びて理想的な形状に近付くので、ダイオードの静耐
圧は向上する。
のアノード領域２近傍のフィールド領域１０に生じる空
乏層は、前記半導電性膜７内の均一な等電位面を反映し
て伸びて理想的な形状に近付くので、ダイオードの静耐
圧は向上する。
【００１２】しかし、逆バイアス電圧が急激に印加され
た場合（ｄＶ／ｄｔが大きい場合）には、半導電性膜７
内に存在する無数のトラップ準位が電流のキャリアによ
って埋まるまでの期間は半導電性膜７内に均一な等電位
面を形成させることができず、フィールド領域１０の表
面状態が不安定になり、フィールド領域１０に過渡的な
リーク電流（ＴＶＩＣ；Transient Voltage Induced Cu
rrent ）が流れる。
た場合（ｄＶ／ｄｔが大きい場合）には、半導電性膜７
内に存在する無数のトラップ準位が電流のキャリアによ
って埋まるまでの期間は半導電性膜７内に均一な等電位
面を形成させることができず、フィールド領域１０の表
面状態が不安定になり、フィールド領域１０に過渡的な
リーク電流（ＴＶＩＣ；Transient Voltage Induced Cu
rrent ）が流れる。
【００１３】図８は、前記ＲＦＰ構造のダイオードの逆
バイアス印加電圧に対する電流の時間依存性の一例を示
しており、印加電圧が図６の構造ダイオードの静耐圧に
達した時点にリーク電流が流れ始める。つまり、上記Ｒ
ＦＰ構造のダイオードは、図６の構造ダイオードと比べ
て、静耐圧は向上するが、過渡的な耐圧は同等である。
バイアス印加電圧に対する電流の時間依存性の一例を示
しており、印加電圧が図６の構造ダイオードの静耐圧に
達した時点にリーク電流が流れ始める。つまり、上記Ｒ
ＦＰ構造のダイオードは、図６の構造ダイオードと比べ
て、静耐圧は向上するが、過渡的な耐圧は同等である。
【００１４】しかし、スイッチング素子であるダイオー
ドとしては、過渡的な耐圧も重要であり、ＲＦＰ構造の
ダイオードは図６の構造ダイオードと実質的に同じ耐圧
であるといえる。
ドとしては、過渡的な耐圧も重要であり、ＲＦＰ構造の
ダイオードは図６の構造ダイオードと実質的に同じ耐圧
であるといえる。
【００１５】また、前記ＲＦＰ構造のダイオードは、高
温動作時に半導電性膜７が所望の抵抗値以下になるの
で、半導電性膜７内に不要な電流（リーク電流）が流
れ、耐圧が低下する。
温動作時に半導電性膜７が所望の抵抗値以下になるの
で、半導電性膜７内に不要な電流（リーク電流）が流
れ、耐圧が低下する。
【００１６】
【発明が解決しようとする課題】上記したように従来の
ＲＦＰ構造のダイオードは、静耐圧は高いが過渡的な耐
圧は必ずしも高くなく、また、高温動作時に半導電性膜
が所望の抵抗値以下になってリーク電流が流れるという
問題があった。
ＲＦＰ構造のダイオードは、静耐圧は高いが過渡的な耐
圧は必ずしも高くなく、また、高温動作時に半導電性膜
が所望の抵抗値以下になってリーク電流が流れるという
問題があった。
【００１７】本発明は上記の問題点を解決すべくなされ
たもので、フィールド領域の直上の領域に外部電荷が付
着した場合の耐圧上のマージンを持つなどのＲＦＰ構造
の利点を維持し、静耐圧および過渡的耐圧がそれぞれ高
く、高温動作時にも安定した耐圧を有するダイオードを
実現し得る半導体装置を提供することを目的とする。
たもので、フィールド領域の直上の領域に外部電荷が付
着した場合の耐圧上のマージンを持つなどのＲＦＰ構造
の利点を維持し、静耐圧および過渡的耐圧がそれぞれ高
く、高温動作時にも安定した耐圧を有するダイオードを
実現し得る半導体装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明の半導体装置は、
第１導電型の半導体基板と、前記半導体基板の主表面に
選択的に形成された前記第１導電型とは逆の第２導電型
の不純物拡散層からなるアノード領域と、前記半導体基
板の主表面で前記アノード領域を取り囲み、かつ、前記
アノード領域とは所定の間隔を有する第１導電型の高濃
度の不純物拡散層からなるチャネルストッパー領域と、
前記半導体基板の主表面における前記アノード領域・チ
ャネルストッパー領域間のフィールド領域上に形成され
た第１の絶縁膜と、前記第１の絶縁膜上に形成された半
導電性膜と、前記半導電性膜の上面および側壁面を覆う
ように形成された第２の絶縁膜と、前記アノード領域の
一部上で前記第１の絶縁膜に開口されたコンタクトホー
ルを通して前記アノード領域にコンタクトしたアノード
電極と、前記第１の絶縁膜に開口されたコンタクトホー
ルを通して前記チャネルストッパー領域にコンタクトし
たチャネルストッパー電極と、前記半導体基板の裏面に
形成されたカソード電極とを具備することを特徴とす
る。
第１導電型の半導体基板と、前記半導体基板の主表面に
選択的に形成された前記第１導電型とは逆の第２導電型
の不純物拡散層からなるアノード領域と、前記半導体基
板の主表面で前記アノード領域を取り囲み、かつ、前記
アノード領域とは所定の間隔を有する第１導電型の高濃
度の不純物拡散層からなるチャネルストッパー領域と、
前記半導体基板の主表面における前記アノード領域・チ
ャネルストッパー領域間のフィールド領域上に形成され
た第１の絶縁膜と、前記第１の絶縁膜上に形成された半
導電性膜と、前記半導電性膜の上面および側壁面を覆う
ように形成された第２の絶縁膜と、前記アノード領域の
一部上で前記第１の絶縁膜に開口されたコンタクトホー
ルを通して前記アノード領域にコンタクトしたアノード
電極と、前記第１の絶縁膜に開口されたコンタクトホー
ルを通して前記チャネルストッパー領域にコンタクトし
たチャネルストッパー電極と、前記半導体基板の裏面に
形成されたカソード電極とを具備することを特徴とす
る。
【００１９】また、本発明の半導体装置は、第１導電型
の半導体基板と、前記半導体基板の主表面に選択的に形
成された前記第１導電型とは逆の第２導電型の不純物拡
散層からなるアノード領域と、前記半導体基板の主表面
で前記アノード領域を取り囲み、かつ、前記アノード領
域とは所定の間隔を有する第１導電型の高濃度の不純物
拡散層からなるチャネルストッパー領域と、前記半導体
基板の主表面における前記アノード領域・チャネルスト
ッパー領域間のフィールド領域上に形成された第１の絶
縁膜と、前記第１の絶縁膜上に形成された半導電性膜
と、前記半導電性膜の上面および側壁面の一部を覆うよ
うに形成された第２の絶縁膜と、前記アノード領域の一
部上で前記第１の絶縁膜に開口されたコンタクトホール
を通して前記アノード領域にコンタクトし、かつ、前記
半導電性膜の一端部に電気的に接続されたアノード電極
と、前記第１の絶縁膜に開口されたコンタクトホールを
通して前記チャネルストッパー領域にコンタクトしたチ
ャネルストッパー電極と、前記半導体基板の裏面に形成
されたカソード電極とを具備することを特徴とする。
の半導体基板と、前記半導体基板の主表面に選択的に形
成された前記第１導電型とは逆の第２導電型の不純物拡
散層からなるアノード領域と、前記半導体基板の主表面
で前記アノード領域を取り囲み、かつ、前記アノード領
域とは所定の間隔を有する第１導電型の高濃度の不純物
拡散層からなるチャネルストッパー領域と、前記半導体
基板の主表面における前記アノード領域・チャネルスト
ッパー領域間のフィールド領域上に形成された第１の絶
縁膜と、前記第１の絶縁膜上に形成された半導電性膜
と、前記半導電性膜の上面および側壁面の一部を覆うよ
うに形成された第２の絶縁膜と、前記アノード領域の一
部上で前記第１の絶縁膜に開口されたコンタクトホール
を通して前記アノード領域にコンタクトし、かつ、前記
半導電性膜の一端部に電気的に接続されたアノード電極
と、前記第１の絶縁膜に開口されたコンタクトホールを
通して前記チャネルストッパー領域にコンタクトしたチ
ャネルストッパー電極と、前記半導体基板の裏面に形成
されたカソード電極とを具備することを特徴とする。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の半導体装
置の第１の実施の形態に係る高耐圧ダイオードの断面構
造の一例を示している。
施の形態を詳細に説明する。図１は、本発明の半導体装
置の第１の実施の形態に係る高耐圧ダイオードの断面構
造の一例を示している。
【００２１】図２は、図１の高耐圧ダイオードの上面の
パターンの一例を示している。この高耐圧ダイオード
は、ｎ型半導体基板１と、前記半導体基板１の主表面に
選択的に形成されたｐ型不純物拡散層からなるアノード
領域２と、前記半導体基板１の主表面で前記アノード領
域２を取り囲み、かつ、前記アノード領域２とは所定の
間隔を有するｎ+ 型拡散層からなるチャネルストッパー
領域３と、前記半導体基板１の主表面における前記アノ
ード領域２・チャネルストッパー領域３間のフィールド
領域１０上に形成された第１の絶縁膜４と、前記第１の
絶縁膜４上に形成された半導電性膜７と、前記半導電性
膜７の上面および側壁面を覆うように形成された第２の
絶縁膜８と、前記アノード領域２の一部上で前記第１の
絶縁膜４に開口されたコンタクトホールを通して前記ア
ノード領域２にコンタクトするアノード電極５と、前記
第１の絶縁膜４に開口されたコンタクトホールを通して
前記チャネルストッパー領域３にコンタクトするチャネ
ルストッパー電極６と、前記半導体基板１の裏面に形成
されたカソード電極９とを具備する。
パターンの一例を示している。この高耐圧ダイオード
は、ｎ型半導体基板１と、前記半導体基板１の主表面に
選択的に形成されたｐ型不純物拡散層からなるアノード
領域２と、前記半導体基板１の主表面で前記アノード領
域２を取り囲み、かつ、前記アノード領域２とは所定の
間隔を有するｎ+ 型拡散層からなるチャネルストッパー
領域３と、前記半導体基板１の主表面における前記アノ
ード領域２・チャネルストッパー領域３間のフィールド
領域１０上に形成された第１の絶縁膜４と、前記第１の
絶縁膜４上に形成された半導電性膜７と、前記半導電性
膜７の上面および側壁面を覆うように形成された第２の
絶縁膜８と、前記アノード領域２の一部上で前記第１の
絶縁膜４に開口されたコンタクトホールを通して前記ア
ノード領域２にコンタクトするアノード電極５と、前記
第１の絶縁膜４に開口されたコンタクトホールを通して
前記チャネルストッパー領域３にコンタクトするチャネ
ルストッパー電極６と、前記半導体基板１の裏面に形成
されたカソード電極９とを具備する。
【００２２】次に、上記構造の高耐圧ダイオードの製造
工程の一例を説明する。例えば比抵抗ρが１２０Ωｃ
ｍ、厚さが６２５μｍのｎ型半導体基板１上にイオン注
入マスクパターンを形成し、イオン注入と拡散を用いて
アノード領域２およびチャネルストッパー領域３を順次
形成する。
工程の一例を説明する。例えば比抵抗ρが１２０Ωｃ
ｍ、厚さが６２５μｍのｎ型半導体基板１上にイオン注
入マスクパターンを形成し、イオン注入と拡散を用いて
アノード領域２およびチャネルストッパー領域３を順次
形成する。
【００２３】前記アノード領域２のイオン注入条件は、
イオン種がＢ、加速電圧が６０ＫｅＶ、ドーズ量が８×
１０13ｃｍ-2、拡散条件は、拡散温度が１１５０℃、拡
散時間が６０分、拡散雰囲気が窒素である。
イオン種がＢ、加速電圧が６０ＫｅＶ、ドーズ量が８×
１０13ｃｍ-2、拡散条件は、拡散温度が１１５０℃、拡
散時間が６０分、拡散雰囲気が窒素である。
【００２４】前記チャネルストッパー領域３のイオン注
入条件は、イオン種がＡｓ、加速電圧が４０ＫｅＶ、ド
ーズ量が５×１０15ｃｍ-2、拡散条件は、拡散温度が１
０００℃、拡散時間が２０分、拡散雰囲気が酸素であ
る。
入条件は、イオン種がＡｓ、加速電圧が４０ＫｅＶ、ド
ーズ量が５×１０15ｃｍ-2、拡散条件は、拡散温度が１
０００℃、拡散時間が２０分、拡散雰囲気が酸素であ
る。
【００２５】次に、前記基板の表面に、第１の絶縁膜４
として、厚さがほぼ４００ｎｍの熱酸化膜を熱酸化法に
より形成する。次に、例えばＣＶＤ法により、前記第１
の絶縁膜４を含む基板上全面に、シリコンに酸素、窒
素、炭素のいずれか１つ以上を添加した比抵抗ρが１０
7 〜１０13Ωｃｍ（本例では１０10Ωｃｍ）の半導電性
膜を形成した後に前記フィールド領域１０上にのみ前記
半導電性膜７として残すようにエッチングする。
として、厚さがほぼ４００ｎｍの熱酸化膜を熱酸化法に
より形成する。次に、例えばＣＶＤ法により、前記第１
の絶縁膜４を含む基板上全面に、シリコンに酸素、窒
素、炭素のいずれか１つ以上を添加した比抵抗ρが１０
7 〜１０13Ωｃｍ（本例では１０10Ωｃｍ）の半導電性
膜を形成した後に前記フィールド領域１０上にのみ前記
半導電性膜７として残すようにエッチングする。
【００２６】次に、例えばＣＶＤ法により前記半導電性
膜７を含む基板上全面に前記第２の絶縁膜８を形成す
る。次に、前記アノード領域２の一部上およびチャネル
ストッパー領域３の一部上における第２の絶縁膜８・第
１の絶縁膜４にコンタクトホールを開口した後、例えば
スパッタ蒸着法によりアルミニウム電極用のアルミニウ
ム層を形成し、アノード電極５・チャネルストッパー電
極６を残すようにパターニングする。さらに、基板裏面
にカソード電極９を形成する。
膜７を含む基板上全面に前記第２の絶縁膜８を形成す
る。次に、前記アノード領域２の一部上およびチャネル
ストッパー領域３の一部上における第２の絶縁膜８・第
１の絶縁膜４にコンタクトホールを開口した後、例えば
スパッタ蒸着法によりアルミニウム電極用のアルミニウ
ム層を形成し、アノード電極５・チャネルストッパー電
極６を残すようにパターニングする。さらに、基板裏面
にカソード電極９を形成する。
【００２７】なお、前記アノード領域２は、本例では単
一領域で形成されている状態を図示しているが、複数領
域に分割され、かつ、１つのアノード電極に共通にコン
タクトされる場合もある。
一領域で形成されている状態を図示しているが、複数領
域に分割され、かつ、１つのアノード電極に共通にコン
タクトされる場合もある。
【００２８】上記したような図１のＲＦＰ構造のダイオ
ードによれば、従来のＲＦＰ構造のように半導電性膜内
に直流電流を流して半導電性膜内に均一な等電位面を生
成するのではなく、電気的に浮遊状態になっている半導
電性膜７とその両端の電極（アノード電極およびチャネ
ルストッパー電極）との容量結合により半導電性膜の両
端に生じた電位の電位差に応じて半導電性膜７内に均一
な等電位面が生成される。
ードによれば、従来のＲＦＰ構造のように半導電性膜内
に直流電流を流して半導電性膜内に均一な等電位面を生
成するのではなく、電気的に浮遊状態になっている半導
電性膜７とその両端の電極（アノード電極およびチャネ
ルストッパー電極）との容量結合により半導電性膜の両
端に生じた電位の電位差に応じて半導電性膜７内に均一
な等電位面が生成される。
【００２９】上記半導電性膜内の均一な等電位面は、フ
ィールド領域１０表面の空乏層を理想的に伸ばすように
作用するので、ダイオードの静耐圧を向上させることが
できる。
ィールド領域１０表面の空乏層を理想的に伸ばすように
作用するので、ダイオードの静耐圧を向上させることが
できる。
【００３０】また、半導電性膜７は電気的に浮遊状態で
あって直流電流が流れないので、アノード電極５とカソ
ード電極９（チャネルストッパー電極６）との間に逆バ
イアス電圧が急激に印加された場合でも、半導電性膜７
内に均一な等電位面が生成されるので、フィールド領域
１０の表面状態が不安定になってフィールド領域１０に
過渡的なリーク電流ＴＶＩＣが流れることを防止するこ
とができる。
あって直流電流が流れないので、アノード電極５とカソ
ード電極９（チャネルストッパー電極６）との間に逆バ
イアス電圧が急激に印加された場合でも、半導電性膜７
内に均一な等電位面が生成されるので、フィールド領域
１０の表面状態が不安定になってフィールド領域１０に
過渡的なリーク電流ＴＶＩＣが流れることを防止するこ
とができる。
【００３１】図３は、図１に示す高耐圧ダイオードの逆
バイアス印加電圧に対する電流の時間依存性の一例を示
している。この図から、図１に示す高耐圧ダイオード
は、過渡的なリーク電流ＴＶＩＣが流れないので、静耐
圧と過渡的な耐圧は同等であることが分かる。
バイアス印加電圧に対する電流の時間依存性の一例を示
している。この図から、図１に示す高耐圧ダイオード
は、過渡的なリーク電流ＴＶＩＣが流れないので、静耐
圧と過渡的な耐圧は同等であることが分かる。
【００３２】図４は、図１に示す高耐圧ダイオードの静
耐圧特性の一例を示している。この図から、図１に示す
高耐圧ダイオードの静耐圧は、図６に示した従来例１の
構造のダイオードの静耐圧よりも高く、図７に示した従
来例２の構造のダイオードの静耐圧と同等（２０００
Ｖ）である。
耐圧特性の一例を示している。この図から、図１に示す
高耐圧ダイオードの静耐圧は、図６に示した従来例１の
構造のダイオードの静耐圧よりも高く、図７に示した従
来例２の構造のダイオードの静耐圧と同等（２０００
Ｖ）である。
【００３３】また、図１のＲＦＰ構造のダイオードによ
れば、高温動作時に半導電性膜７の抵抗値が低下して
も、半導電性膜７が電気的に浮遊状態であって直流電流
が流れないので、半導電性膜７内に不要な電流（リーク
電流）が流れない。
れば、高温動作時に半導電性膜７の抵抗値が低下して
も、半導電性膜７が電気的に浮遊状態であって直流電流
が流れないので、半導電性膜７内に不要な電流（リーク
電流）が流れない。
【００３４】また、図１のＲＦＰ構造のダイオードによ
れば、フィールド領域１０の直上の領域に外部電荷（Ｎ
ａイオンなど）が付着した場合でも、それを半導電性膜
７が吸収するシールド効果により、フィールド領域１０
の表面の濃度変化に影響させない。換言すれば、フィー
ルド領域１０の直上の領域に外部電荷が付着した場合の
耐圧上のマージンを持ち、ウォークアウトのない素子を
実現できる。
れば、フィールド領域１０の直上の領域に外部電荷（Ｎ
ａイオンなど）が付着した場合でも、それを半導電性膜
７が吸収するシールド効果により、フィールド領域１０
の表面の濃度変化に影響させない。換言すれば、フィー
ルド領域１０の直上の領域に外部電荷が付着した場合の
耐圧上のマージンを持ち、ウォークアウトのない素子を
実現できる。
【００３５】なお、第２の絶縁膜８の膜厚のばらつきで
半導電性膜７内の等電位面の分布がばらつくおそれを防
止するために、以下に述べる第２の実施の形態のように
変更してもよい。
半導電性膜７内の等電位面の分布がばらつくおそれを防
止するために、以下に述べる第２の実施の形態のように
変更してもよい。
【００３６】図５は、本発明の第２の実施の形態に係る
高耐圧ダイオードの断面構造の一例を示している。この
高耐圧ダイオードは、図１に示したダイオードと比べ
て、（１）第２の絶縁膜８は半導電性膜７の上面および
側壁面の一部を覆うように形成されており、（２）前記
アノード電極５は、前記第２の絶縁膜８および第１の絶
縁膜４に開口されたコンタクトホールを通して前記アノ
ード領域２にコンタクトし、かつ、半導電性膜７の一端
部に電気的に接続されている（つまり、半導電性膜７は
アノード電極５にのみ電気的に接触している）点が異な
り、その他は同じであるので図１中と同一符号を付して
いる。
高耐圧ダイオードの断面構造の一例を示している。この
高耐圧ダイオードは、図１に示したダイオードと比べ
て、（１）第２の絶縁膜８は半導電性膜７の上面および
側壁面の一部を覆うように形成されており、（２）前記
アノード電極５は、前記第２の絶縁膜８および第１の絶
縁膜４に開口されたコンタクトホールを通して前記アノ
ード領域２にコンタクトし、かつ、半導電性膜７の一端
部に電気的に接続されている（つまり、半導電性膜７は
アノード電極５にのみ電気的に接触している）点が異な
り、その他は同じであるので図１中と同一符号を付して
いる。
【００３７】図５の構造のダイオードによれば、半導電
性膜７の一端部の電位がアノード電極５の電位（逆バイ
アス印加時には例えば接地電位）に固定されているの
で、等電位面の特性が安定に得られる。
性膜７の一端部の電位がアノード電極５の電位（逆バイ
アス印加時には例えば接地電位）に固定されているの
で、等電位面の特性が安定に得られる。
【００３８】
【発明の効果】上述したように本発明によれば、フィー
ルド領域の直上の領域に外部電荷が付着した場合の耐圧
上のマージンを持つなどのＲＦＰ構造の利点を維持し、
静耐圧および過渡的耐圧がそれぞれ高く、高温動作時に
も安定した耐圧を有するダイオードを実現し得る半導体
装置を提供することができる。
ルド領域の直上の領域に外部電荷が付着した場合の耐圧
上のマージンを持つなどのＲＦＰ構造の利点を維持し、
静耐圧および過渡的耐圧がそれぞれ高く、高温動作時に
も安定した耐圧を有するダイオードを実現し得る半導体
装置を提供することができる。
【図１】本発明の半導体装置の第１の実施の形態に係る
高耐圧ダイオードを示す断面図。
高耐圧ダイオードを示す断面図。
【図２】図１に示す高耐圧ダイオードの上面のパターン
の一例を示す図。
の一例を示す図。
【図３】図１に示す高耐圧ダイオードの逆バイアス印加
電圧に対する電流の時間依存性の一例を示す特性図。
電圧に対する電流の時間依存性の一例を示す特性図。
【図４】図１に示す高耐圧ダイオードの静耐圧特性の一
例を示す特性図。
例を示す特性図。
【図５】本発明の第２の実施の形態に係る高耐圧ダイオ
ードを示す断面図。
ードを示す断面図。
【図６】高耐圧ダイオードの構造の従来の一例を示す断
面図。
面図。
【図７】高耐圧ダイオードの構造の従来の他の例を示す
断面図。
断面図。
【図８】図７に示すＲＦＰ構造のダイオードの逆バイア
ス印加電圧に対する電流の時間依存性の一例を示す特性
図。
ス印加電圧に対する電流の時間依存性の一例を示す特性
図。
１…ｎ型半導体基板、 ２…アノード領域、 ３…チャネルストッパー領域、 ４…第１の絶縁膜、 ５…アノード電極、 ６…チャネルストッパー電極、 ７…半導電性膜、 ８…第２の絶縁膜、 ９…カソード電極、 １０…フィールド領域。
Claims (6)
- 【請求項１】 第１導電型の半導体基板と、 前記半導体基板の主表面に選択的に形成された前記第１
導電型とは逆の第２導電型の不純物拡散層からなるアノ
ード領域と、 前記半導体基板の主表面で前記アノード領域を取り囲
み、かつ、前記アノード領域とは所定の間隔を有する第
１導電型の高濃度の不純物拡散層からなるチャネルスト
ッパー領域と、 前記半導体基板の主表面における前記アノード領域・チ
ャネルストッパー領域間のフィールド領域上に形成され
た第１の絶縁膜と、 前記第１の絶縁膜上に形成された半導電性膜と、 前記半導電性膜の上面および側壁面を覆うように形成さ
れた第２の絶縁膜と、 前記アノード領域の一部上で前記第１の絶縁膜に開口さ
れたコンタクトホールを通して前記アノード領域にコン
タクトしたアノード電極と、 前記第１の絶縁膜に開口されたコンタクトホールを通し
て前記チャネルストッパー領域にコンタクトしたチャネ
ルストッパー電極と、 前記半導体基板の裏面に形成されたカソード電極とを具
備することを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記半導電性膜は、シリコンに酸素、窒素、炭素のいず
れか１つ以上を添加したものであることを特徴とする半
導体装置。 - 【請求項３】 請求項１または２記載の半導体装置にお
いて、 前記半導電性膜は、比抵抗ρが１０7 〜１０13Ωｃｍで
あることを特徴とする半導体装置。 - 【請求項４】 第１導電型の半導体基板と、 前記半導体基板の主表面に選択的に形成された前記第１
導電型とは逆の第２導電型の不純物拡散層からなるアノ
ード領域と、 前記半導体基板の主表面で前記アノード領域を取り囲
み、かつ、前記アノード領域とは所定の間隔を有する第
１導電型の高濃度の不純物拡散層からなるチャネルスト
ッパー領域と、 前記半導体基板の主表面上に形成された第１の絶縁膜
と、 前記第１の絶縁膜における前記アノード領域・チャネル
ストッパー領域間のフィールド領域上に形成された半導
電性膜と、 前記半導電性膜の上面および側壁面の一部を覆うように
形成された第２の絶縁膜と、 前記アノード領域の一部上で前記第１の絶縁膜に開口さ
れたコンタクトホールを通して前記アノード領域にコン
タクトし、かつ、前記半導電性膜の一端部に電気的に接
続されたアノード電極と、 前記第１の絶縁膜に開口されたコンタクトホールを通し
て前記チャネルストッパー領域にコンタクトしたチャネ
ルストッパー電極と、 前記半導体基板の裏面に形成されたカソード電極とを具
備することを特徴とする半導体装置。 - 【請求項５】 請求項４記載の半導体装置において、 前記半導電性膜は、シリコンに酸素、窒素、炭素のいず
れか１つ以上を添加したものであることを特徴とする半
導体装置。 - 【請求項６】 請求項４または５記載の半導体装置にお
いて、 前記半導電性膜は、比抵抗ρが１０7 〜１０13Ωｃｍで
あることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21115596A JPH1056187A (ja) | 1996-08-09 | 1996-08-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21115596A JPH1056187A (ja) | 1996-08-09 | 1996-08-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056187A true JPH1056187A (ja) | 1998-02-24 |
Family
ID=16601309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21115596A Pending JPH1056187A (ja) | 1996-08-09 | 1996-08-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056187A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017504A (ja) * | 2001-07-03 | 2003-01-17 | Denso Corp | 半導体装置及びその保護膜の膜厚決定方法 |
| JP2006173437A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 半導体装置 |
| JP2012080045A (ja) * | 2010-10-06 | 2012-04-19 | Lapis Semiconductor Co Ltd | 半導体装置 |
| JP2017017145A (ja) * | 2015-06-30 | 2017-01-19 | 株式会社東芝 | 半導体装置 |
-
1996
- 1996-08-09 JP JP21115596A patent/JPH1056187A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017504A (ja) * | 2001-07-03 | 2003-01-17 | Denso Corp | 半導体装置及びその保護膜の膜厚決定方法 |
| JP2006173437A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 半導体装置 |
| JP2012080045A (ja) * | 2010-10-06 | 2012-04-19 | Lapis Semiconductor Co Ltd | 半導体装置 |
| US8928101B2 (en) | 2010-10-06 | 2015-01-06 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| JP2017017145A (ja) * | 2015-06-30 | 2017-01-19 | 株式会社東芝 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| US5552625A (en) | Semiconductor device having a semi-insulating layer | |
| US4620211A (en) | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices | |
| US4680604A (en) | Conductivity modulated MOS transistor device | |
| EP0057024B1 (en) | Semiconductor device having a safety device | |
| JPH0344969A (ja) | Ｍｏｓ制御バイポーラ・パワー半導体素子 | |
| US8350289B2 (en) | Semiconductor device | |
| JPH0690009A (ja) | 半導体装置 | |
| KR100343151B1 (ko) | Ｓｉｐｏｓ를 이용한 고전압 반도체소자 및 그 제조방법 | |
| JP3165480B2 (ja) | ターンオフサイリスタ | |
| JPH0117268B2 (ja) | ||
| JPH1056187A (ja) | 半導体装置 | |
| US4300279A (en) | Method for the manufacture of a monolithic, static memory cell | |
| US4942446A (en) | Semiconductor device for switching, and the manufacturing method therefor | |
| JP4017763B2 (ja) | 静電誘導トランジスタ | |
| JP2808882B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS60236265A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH06244428A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH02135781A (ja) | 絶縁ゲート形縦形半導体装置 | |
| JP2718371B2 (ja) | 半導体装置 | |
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH06204463A (ja) | 半導体装置 | |
| JPH07254707A (ja) | 半導体装置 | |
| JPS6080279A (ja) | 絶縁ゲ−ト形トランジスタ | |
| EP0075679A2 (en) | SIMIM electron devices |