JP2003017504A - 半導体装置及びその保護膜の膜厚決定方法 - Google Patents

Abstract

(57)【要約】 【課題】 基板の一面上に配置された高電位の第１電極
と低電位の第２電極とを絶縁性の保護膜で覆った半導体
装置が、第１電極から第２電極にかけてに導電性異物が
被さったまま使用されると、保護膜に絶縁破壊が発生し
て、第１電極と第２電極とが短絡する。 【解決手段】 半導体装置は、半導体基板１０と、その
一面側に配置された高電位の第１電極２５及び低電位の
第２電極１５と、該第１電極１５及び第２電極２５を覆
う電気絶縁性の保護膜３５とを含む。保護膜３５は、最
大印加電圧以下で所定の保証時間内の使用における絶縁
破壊が防止される膜厚を持つ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の保護膜の膜厚決定方法に関する。

【０００２】

【従来の技術】半導体基板の一面に高電位の電極と低電
位の電極とが形成された半導体装置の一種に、ＭＯＳ構
造のゲートを持つ縦型のＦＥＴ（電界効果トランジス
タ)がある。図６に、従来の耐圧（最大印加電圧）２０
０Ｖで縦型ＭＯＳＦＥＴを示す。この縦型ＭＯＳＦＥＴ
は、低抵抗のｎ⁺ 型の半導体基板（以下「基板」とい
う）１００の上面100aに高抵抗のｎ^- 型層１０１が形成
されている。ｎ^-型層１０１の表面の中心部にはトラン
ジスタのボディを構成する円形のｐ型層１０２及び環状
のｐ型層１１１がそれぞれ形成されている。ｐ型層１０
２内にはソースたるｎ⁺型層１０３が形成され、ｎ^-型層
１０１とｎ⁺型層１０３との間にはｐ型層１０２をまた
いでかつ絶縁層１０６を介してゲート電極１１２が形成
されている。ゲート電極１１２はｐ型層１１１の上方ま
で引き延ばされて外部ゲート電極１１３に接続されてい
る。ボディたるｐ型層１０２、１１１及びソースたるｎ
⁺型層１０３の上方にはソース電極１０７がこれらと電
気的に接続されて配置されている。

【０００３】また、ｎ^-型層１０１の表面の外周部には
環状で低抵抗のｎ⁺型層１１６が形成され、該ｎ⁺型層１
１６の上方には基板１００の表面100aの電位を固定する
ための環状の電位固定電極１１７が電気的に接続して配
置されている。ソース電極１０７、ゲート電極１１２及
び電位固定電極１１７は絶縁層１１８により相互に絶縁
されている。

【０００４】上記ソース電極１０７、外部ゲート電極１
１３及び電位固定電極１１７は基板１００及びｎ^- 型層
１０１の上に一様に成膜された金属膜をエッチングで切
り分けて形成される。そのため、これらの電極１０７，
１１３及び１１７は断面形状において鋭利な角部107a、
113a及び117aを持つ。

【０００５】ソース電極１０７、外部ゲート電極１１３
及び電位固定電極１１７を含む素子形成領域Ｘを覆うよ
うにポリイミド系樹脂膜から成る保護膜１２１が形成さ
れている。保護膜１２１は膜厚が薄い（約２μｍ）の
で、角部107a、112a及び117aを覆う部分121a、121b及び
121cでは特に薄くなり易い。また、素子形成領域Ｘの外
側の基板電位取出し領域Ｙには保護膜１２１は形成され
ておらず、ｎ⁺型層１１６が表面に露出している。一
方、基板１００の下面100bには低抵抗のドレイン電極１
１９が形成され、電気的に接続されている。

【０００６】この縦型ＭＯＳＦＥＴにおいて、ソース電
極１０７に対して、外部ゲート電極１１３及びドレイン
電極１１９に正の電位を印加する。すると、ゲート電極
１１２の直下方のｐ型層１０２にｎ型の反転層１０８が
形成され、ドレイン電極１１９、反転層１０８及びソー
ス電極１０７等により導電パスが形成され、トランジス
タは導通状態になる。また、電位固定電極１１７にはド
レイン電極１１９とほぼ同一の電位が現れ、ソース電極
１０７と電位固定電極１１７との間の電位差も２００Ｖ
となる。

【０００７】

【発明が解決しようとする課題】上記縦型ＭＯＳＦＥＴ
の組付工程はクリーンな環境で行われるが、該組付工程
中に種々の原因で導電性異物１２３が縦型ＭＯＳＦＥＴ
の表面に付着してしまうことがある。また、縦型ＭＯＳ
ＦＥＴはパッケージ樹脂やシリコンゲルによりその表面
を覆われることが多いが、表面を覆わない場合は組付工
程の完了後においても導電性異物１２３が表面に付着し
てしまうことがある。

【０００８】例えば、図７に示すように、組立工程中に
導電性異物１２３（長さが５０から１００μｍ）が、電
位固定電極１１７から外部ゲート電極１１３及びソース
電極１０７にまたがる部分に付着したとする。ここで、
導電性異物１２３の一端123aが基板電位取出し領域Ｙの
低抵抗のｎ⁺型層１１６に直接接触すると、その電位は
ドレイン電極１１９の電位と等しくなる。

【０００９】上述したように、保護膜１２１の厚さはソ
ース電極１０７、外部ゲート電極１１３及び電位固定電
極１１７の角部107a、113a及び117aに対応する部分121
a、121b及び121cで特に薄い。このため、該部分121a、1
21b及び121cでは最大ドレイン電圧（２００Ｖ）が保護
膜１２１の厚さ方向に印加されることになる。

【００１０】尚、一端123aがｎ⁺型層１１６に直接接触
しない場合でも、導電性異物１２３は保護膜１２１を介
して電位固定電極１１７、外部ゲート電極１１３及びソ
ース電極１０７と容量結合し、電位固定電極１１７とソ
ース電極１０７との中間電位（例えば、約１００Ｖ）と
なる。その結果、導電性異物１２３と外部ゲート電極１
１３との電位差（例えば、約７０Ｖ）が保護膜１２１の
厚さ方向に印加されることになる。

【００１１】導電性異物１２３により印加される電界強
度が所定値よりも大きい場合、保護膜１２１に絶縁破壊
が起こることがある。組立工程終了後の特性検査におけ
る電圧の印加時に（瞬時に）起こる絶縁破壊は、該特性
検査で検出することができる。これに対して、電界強度
や膜厚の値によっては電圧の印加から所定時間が経過し
た後に絶縁破壊が起こることもあり、この場合は特性検
査により絶縁破壊を検出することはできない。保護膜１
２１に絶縁破壊が起こると、ソース電極１０７とドレイ
ン電極１１９即ち電位固定電極１１７とが短絡し、縦型
ＭＯＳＦＥＴは作動不可能となる。

【００１２】半導体基板の一面に高電位の電極と低電位
の電極とが形成された半導体装置には、この他にも例え
ばバイポーラトランジスタやダイオードがある。これら
においても、双方の電極間に導電性異物が被さった場
合、上述したのと同様の問題が生ずることがある。

【００１３】本発明は上記事情を考慮してなされたもの
で、半導体基板の一面に形成された高電位の第１電極及
び低電位の第２電極に亘る部分が意に反して絶縁破壊を
生ずることのない膜厚の保護膜で覆われた半導体装置及
びその保護膜の膜厚決定方法を提供することを目的とし
てなされたものである。

【００１４】

【課題を解決するための手段】本願の発明者は、導電性
異物の付着時における保護膜の膜厚及び最大印加電圧
と、保護膜の使用開始から絶縁破壊が生ずるまでの時間
（寿命）との関係について研究を繰り返す間に、保護膜
の絶縁特性が時間の経過につれて劣化することを見出し
た。即ち、導電性異物が付着した状態で半導体装置を所
定時間（例えば、数千時間）使用した後は、使用初期よ
りも低い印加電圧、厚い膜厚でも絶縁破壊が生ずるよう
になる。そして、実験により保護膜の電界強度と寿命と
の定量的な関係を見出して、本発明を完成した。

【００１５】即ち、本願の第１発明による半導体装置
は、第１導電型の半導体基板と、半導体基板の一面に形
成された高電位の第１電極及び低電位の第２電極と、第
１電極及び第２電極を覆い最大印加電圧以下で所定の保
証時間内の使用における絶縁破壊が防止された膜厚を持
つ電気絶縁性の保護膜と、を有することを特徴とする。

【００１６】また、第２発明による保護膜の膜厚の決定
方法は、第１発明の半導体装置において、保護膜の膜厚
を、該保護膜の電界強度と寿命とを定量化した関係式に
基づき決定することをを特徴とする。

【００１７】

【発明の実施の形態】発明の実施の形態は以下の通りで
ある。 ＜半導体装置＞本発明が適用される半導体装置はトラン
ジスタとダイオードとを含む。 トランジスタにはＭＯＳＦＥＴとバイポーラトランジ
スタとがある。

【００１８】このうち、ＭＯＳＦＥＴは所定導電型の半
導体基板と、その一面上に形成されたソース電極、ゲー
ト電極及び電位固定電極と、他面上に形成され電位固定
電極と同電位のドレイン電極とから成る。そして、少な
くとも電位固定電極からソース電極に亘る部分が所定膜
厚の保護膜で覆われている。尚、半導体基板の所定導電
型とは、ｎ型（ゲート電極の下方にｎチャネルが形成さ
れる)でも、ｐ型（ゲート電極の下方にｐチャネルが形
成される)でも良い。

【００１９】保護膜の膜厚は、最大印加電圧以下で所定
の保証時間内の使用における絶縁破壊が防止される程度
であり、保証時間によって異なる。例えば、寿命10000
時間に対応する電界強度が約１１０Ｖ／μｍの場合、必
要膜厚は２．５から３μｍ以上とすることができる。

【００２０】保護膜にはポリイミド樹脂等公知の材質を
採用することができる。尚、膜厚の厚い保護膜を形成す
る場合は、粘度の高いポリイミド樹脂を使用することが
望ましい。 これに対して、バイポーラトランジスタは所定導電型
の半導体基板と、その一面上に形成されたエミッタ電
極、ベース電極及び電位固定電極と、その他面上に形成
され電位固定電極と同じ電位のコレクタ電極とから成
る。そして、少なくとも電位固定電極からエミッタ電極
に亘る部分が所定膜厚の保護膜で覆われている。その他
の点は、半導体装置がＭＯＳＦＥＴの場合と同じであ
る。 一方、ダイオードは所定導電型の半導体基板と、その
一面に形成された電位固定電極及び陽極電極と、その他
面に形成された電位固定電極と同電位の陰極電極とから
成る。そして、電位固定電極から陽極電極に亘る部分が
所定膜厚の保護膜で覆われている。その他の点は、半導
体装置がＭＯＳＦＥＴの場合と同じである。 ＜保護膜の膜厚決定方法＞保護膜の膜厚は、保護膜の電
界強度と寿命とを定量化した関係式に基づき決定する。
関係式としては、例えば対数で表わした保護膜の電界強
度と対数で表わした保護膜の寿命とが直線で表示された
図２のグラフ（第１グラフ）を使用することができる。

【００２１】図２及び図３のグラフは以下のようにして
作成した。電界強度（Ｅ）は、平衡平板ではＥ＝印加電
圧（Ｖ）／膜厚（ｔ）で表わすことができる（手順
１）。しかし、電極断面の角部ではＥ＝Ｖ／ｔにはなら
ないので、シミュレーションで補正係数ａを算出し、こ
の補正係数を乗じて求めた。即ち、Ｅ＝ａ×Ｖ／ｔであ
る（手順２）。図２は膜厚ｔの保護膜に電圧Ｖを印加す
ることにより得られたカーブであり、縦軸の電界強度は
Ｅ＝ａ×Ｖ／ｔである。図２によれば、例えば１０００
時間を保証するためには電界強度Ｅは、Ｅ≦２ＭＶ／ｃ
ｍでなければならないことが求まる（手順３）。

【００２２】手順３から逆に、任意の電圧で１０００時
間保証するために必要な保護膜の膜厚は、ｔ＝ａ×ｖ／
Ｅ（許容電解；２ＭＶ／ｃｍ）となり、図３から求ま
る。図２のグラフを使用すれば、保護膜の希望の寿命に
対応する電界強度が容易に決定され、実験的な裏付けも
十分である。

【００２３】尚、最大印加電圧は半導体装置の種類や大
きさによって異なる。よって、最終的に必要膜厚を決定
する際は、最大印加電圧に対応する必要膜厚が所定の保
証時間毎に定量化された図３のグラフ（第２グラフ）を
用いることが望ましい。このようにすれば、どのような
種類や大きさの半導体装置の場合でも保護膜の膜厚を迅
速に決定することができる。

【００２４】

【実施例】以下、本発明の実施例を添付図面を基にして
説明する。 ＜第１実施例＞図１は、本発明が耐圧１７０Ｖで、ｎチ
ャネル式の縦型ＭＯＳＦＥＴに適用された場合を示す要
部断面図である。尚、この縦型ＭＯＳＦＥＴは線ｎ−ｎ
に対して左右対称であるが、簡略化のため左半分のみ示
し、右半分は省略している。

【００２５】この縦型ＭＯＳＦＥＴでは、ｎ⁺ 型の半導
体基板（以下「基板」という）１０の上面１０ａにｎ^-
型層１１が形成されている。ｎ^-型層１１の表面の中心
部にはｐ型層２７及び１３が（両者でボディを構成す
る）配置されている。ｐ型層２７内にはｎ⁺型層２８
（ソース）が形成され、ｎ^-型層１１とｎ⁺型層２８との
間にはｐ型層２７をまたいでかつ絶縁層２６を介してゲ
ート電極３２が配置されている。ゲート電極３２はｎ^-
型層１１とｎ⁺型層２８との間を電気的に導通及び遮断
するものであり、ｐ型層１３の上方まで延びて外部ゲー
ト電極１５に接続されている。ｐ型層２７及びｎ⁺型層
２８の上方にはソース電極（低電位の第２電極）３０が
形成されている。

【００２６】また、ｎ^-型層１１の表面の外周部には環
状のｎ⁺型層２３が形成され、その上方に環状の電位固
定電極（高電位の第１電極）２５が配置されている。ソ
ース電３０、外部ゲート電極１５及び電位固定電極２５
は絶縁層３３により相互に絶縁されている。一方、基板
１０の下面１０ｂにはドレイン電極２０が形成されてい
る。

【００２７】この縦型ＭＯＳＦＥＴにおいて、ソース電
極３０に対して、外部ゲート電極１５に正の電位（例え
ば３０Ｖ）を印加し、ドレイン電極２０に正の電位（例
えば２００Ｖ）を印加する。すると、ゲート電極３２の
直下方のｐ型層１３にｎ型の反転層２６が形成され、ド
レイン電極２０，基板１０，ｎ^-型層１１、反転層２
９、ｎ⁺型層２３及びソース電極３０により導電パスが
形成され、トランジスタは導通状態になる。また、上記
電位固定電極２５とドレイン電極２０との間に存在する
のはｎ^-型層１１及びｎ⁺型の基板１０のみであるので、
電位固定電極２５にはドレイン電極２０とほぼ同一の電
位が現れ、ソース電極３０と電位固定電極２５との間の
電位差も２００Ｖとなる。

【００２８】ポリイミド系樹脂膜から成る保護膜３５
が、ソース電極３０、外部ゲート電極１５及び電位固定
電極２５を含む素子形成領域Ｘを覆うように形成されて
いる。上記ソース電極３０、外部ゲート電極１５及び電
位固定電極２５は断面形状において鋭利な角部３０ａ、
３２ａ及び２５ａを持つ。しかし、これらの電極３０，
３２及び２５は上記保護膜１２１よりも膜厚の厚い
（２．６μｍ）の保護膜３５によって覆われており、所
定時間内において絶縁破壊が発生することが防止されて
いる。尚、基板電位取出領域Ｙでは保護膜３５は形成さ
れておらず、ｎ⁺型層２３が表面に露出している。

【００２９】上記保護膜３５の必要膜厚は以下のように
して決定した。

【００３０】まず、図２のグラフに基づき保護膜３５の
寿命に対応する電界強度を求める。図２において、横軸
は対数で表示された保護膜３５の寿命[時間]であり、縦
軸は対数で表示された保護膜３５の電界強度[印加電圧
／保護膜の膜厚]である。保護膜３５の寿命と電界強度
との関係は右下りの直線で表されており、時間が経過す
るにつれて絶縁特性は劣化することがわかる。

【００３１】次に、図３のグラフに基づき図１の縦型Ｍ
ＯＳＦＥＴの最大印加電圧に対応する保護膜３５の必要
膜厚を求める。図３のグラフにおいて、横軸は最大印加
電圧[Ｖ]で、縦軸は保護膜３５の必要膜厚[μｍ]であ
り、図２の所定の寿命１００００時間、１０００時間、
１００時間及び１０時間における電界強度に対応して、
該電界強度を満たす最大印加電圧と必要膜厚との関係が
それぞれ曲線Ａ、Ｂ、Ｃ及びＤにより示されている。 保証時間が１００００時間の場合 例えば、希望する保護膜３５の保証時間が１００００時
間とする。その場合、図２のグラフによれば、寿命１０
０００時間に対応する電界強度は約１．１×１０⁶ Ｖ／
ｃｍ（約１１０Ｖ／μｍ）である。電界強度が約１１０
Ｖ／μｍとなる最大印加電圧と保護膜３５の必要膜厚と
の組合せは種々あり得る。ここでは、図３のグラフの曲
線Ａから、図１の縦型ＭＯＳＦＥＴの最大印加電圧１７
０Ｖに対応する必要膜厚約２．６μｍが求まる。

【００３２】本実施例によれば、保護膜３５の必要膜厚
を上記方法により決定したので、保護膜３５は最大印加
電圧１７０Ｖ以下の電圧を印加する限り、１００００時
間以内では絶縁破壊を生じないことが保証される。ま
た、図２のグラフでは、保護膜３５の寿命と電界強度と
の関係が直線で表示されているので、所定の寿命に対応
する電界強度を簡単に調べることができる。更に、図１
から明らかなように、膜厚を２．６μｍにしたので、保
護膜３５はソース電極３０，ゲート電極１５及び電位固
定電極２５の角部３０ａ,１５ａ及び２５ａ覆う部分３
５ａ、３５ｂ及び３５ｃにおいて従来例よりも厚い膜厚
さを持ち、該部分３５ａ等における絶縁破壊がより確実
に抑制される。

【００３３】尚、保護膜３５の膜厚（２．６μｍ）は従
来よりも少し厚い。しかし、材料として従来よりも粘度
の高いのポリイミド樹脂を用いているので、ゲート電極
１５等の表面に保護膜３５を良好に形成することができ
る。 保証時間が１００００時間以外の場合 例えば、希望する保証時間が１０００時間の場合、図２
のグラフによれば電界強度は約１３０Ｖ／μｍである。
この場合は、図３のグラフの曲線Ｂを利用して、最大印
加電圧に対応する保護膜３５の必要膜厚を求める。最大
印加電圧が１７０Ｖであれば、必要膜厚は約２．２μｍ
となる。

【００３４】なお、希望する保証時間が１００時間又は
１０時間のときは、図２と図３の曲線Ｃ又はＤとによ
り、必要膜厚を求める。上記４つ以外の保証時間に対応
する保護膜３５の必要膜厚を求めるときは、図２におい
て希望する寿命に対応する電界強度を求め、図３におい
て各曲線ＡからＤより必要膜厚を推定すれば良い。 ＜第２実施例＞図５は本発明がバイポーラトランジスタ
に適用された場合を示す要部断面図である。ｎ⁺型の半
導体基板５０の表面に高抵抗のｎ^-型層５１が形成さ
れ、該ｎ^-型層５１の表面の外周部には低抵抗で環状の
ｎ⁺型層５２が形成され、中心部にはｐ型層から成るベ
ース領域５３が形成されている。ベース領域５３内には
ｎ⁺型のエミッタ領域５４が形成されている。

【００３５】ｎ^-型層５１の表面には、ｎ⁺型層５２とベ
ース５３領域との間及びベース領域５３とエミッタ領域
５４との間に絶縁部材５６が配置され、これらの間を電
気的に絶縁している。環状のｎ⁺型層５３上には環状の
固定電位電極（高電位の第１電極）６０が配置され、ベ
ース領域５３上にはベース電極６２が配置され、エミッ
タ領域５４にはエミッタ電極（低電位の第２電極）６４
が配置されている。

【００３６】一方、半導体基板５０の裏面にはコレクタ
電極６７が基板５０に電気的に接続して形成されてい
る。

【００３７】作動時は、ベース電極６２の電位を制御す
ることにより、プラス電荷の正孔とマイナス電荷の電子
とから成るキャリアの作用でコレクタ電流がエミッタ電
極６４からコレクタ電極６７に流れる。その際、上記電
位固定電極６０の電位はコレクタ電極６７の電位と同じ
になる。

【００３８】ここで、電位固定電極６０、ベース電極６
２及びエミッタ電極６４はポリイミド樹脂から成り膜厚
が約３μｍの保護膜６５により覆われている。保護膜６
５の膜厚は上記第１実施例の保護膜３５の膜厚と同様に
して決定したものである。よって、所定の最大印加電圧
（例えば２００Ｖ）以下で使用する限り、所定時間（例
えば１００００時間）以内では保護膜６５に絶縁破壊が
生じないことが保証される。 ＜第３実施例＞図５は本発明がダイオードに適用された
場合を示す要部断面図である。ｎ⁺型の半導体基板７０
の表面に高抵抗のｎ^-型層７１が形成され、該ｎ^-型層７
１の表面の外周部には低抵抗で環状のｎ⁺型層７２が形
成され、中心部にはｐ型層７３が形成されている。ｎ^-
型層７１の表面にはｎ⁺型層７２とｐ型層７３との間に
絶縁部材７４が配置され、両者間を電気的に絶縁してい
る。

【００３９】環状のｎ⁺型層７２上には環状の固定電位
電極（高電位の第１電極）７６が形成され、ｐ型層７３
には陽極電極（低電位の第２電極）７７が接続されてい
る。一方、半導体基板７０の裏面には陰極電極７８が基
板７０に電気的に接続して形成されている。

【００４０】作動時は、陽極電極７７と陰極電極７８と
の間に順バイアスをかけると、陽極電極７７から陰極電
極７８に電流が流れる。その際、電位固定電極７６の電
位は陰極７８の電位と同じになる。

【００４１】ここで、電位固定電極７６及び陽極電極７
７はポリイミド樹脂から成り膜厚が約３μｍの保護膜７
５により覆われている。保護膜７５の膜厚は上記第１実
施例の保護膜３５の膜厚と同様にして決定したものであ
る。よって、所定の最大印加電圧（例えば２００Ｖ）以
下で使用する限り、所定時間（例えば１００００時間）
以内では保護膜７５に絶縁破壊が生じないことが保証さ
れる。

【００４２】

【発明の効果】以上述べてきたように、本発明の半導体
装置によれば、半導体基板の一面側に形成された高電位
の第１電極及び低電位の第２電極を覆う保護膜は、最大
印加電圧以下で所定の保証時間内の使用では絶縁破壊が
防止される効果が奏される。また、本発明の保護膜の膜
厚の決定方法によれば、膜厚を決定する際、保護膜の電
界強度と保護膜の寿命との関係が直線で定量化された関
係式を利用するので、膜厚の決定が容易かつ簡単になる
効果が奏される。

【図面の簡単な説明】

【図１】 本発明の第１実施例（縦型ＭＯＳＦＥＴ）を
示す要部正面断面図である。

【図２】 第１実施例において用いた保護膜３５の寿命
と電界強度との関係を示すグラフである。

【図３】 第１実施例において用いた最大印加電圧と必
要膜厚との関係を保証時間毎に示すグラフである。

【図４】 本発明の第２実施例（バイポーラトランジス
タ）を示す要部正面断面図である。

【図５】 本発明の第３実施例（ダイオード）を示す要
部正面断面図である。

【図６】 従来例の一例（縦型ＭＯＳＦＥＴ）を示す要
部正面断面図である。

【図７】 上記従来例において検査電極からソース電極
にかけて導電性異物が被さった状態を示す断面説明図で
ある。

【符号の説明】

１０、５０，７０：半導体基板 ２５，６０，
７６：第１電極 ３０，６４，７７：第２電極 ２０，６７，
７８：第３電極 １５，６２：第４電極 ３５、６５，
７５：保護膜

Claims (10)

【特許請求の範囲】
1. 【請求項１】 所定導電型の半導体基板と、 該半導体基板の一面に形成された高電位の第１電極及び
   低電位の第２電極と、 該第１電極及び該第２電極を覆い、最大印加電圧以下で
   所定の保証時間内の使用における絶縁破壊が防止された
   膜厚を持つ電気絶縁性の保護膜と、を有することを特徴
   とする半導体装置。
2. 【請求項２】 前記第１電極は電位固定電極である請求
   項１記載の半導体装置。
3. 【請求項３】 更に、前記半導体基板の他面に形成され
   た前記第１電極と同電位の第３電極を有する請求項２記
   載の半導体装置。
4. 【請求項４】 前記半導体装置はダイオードであり、前
   記第２電極は陽極電極、前記第３電極は陰極電極である
   請求項３記載の半導体装置。
5. 【請求項５】 前記半導体装置はトランジスタであり、
   更に前記半導体基板の一面に形成された第４電極を有す
   る請求項３記載の半導体装置。
6. 【請求項６】 前記トランジスタは縦型ＭＯＳＦＥＴで
   あり、前記第２電極はソース電極、前記第３電極はドレ
   イン電極、前記第４電極はゲート電極である請求項５に
   記載の半導体装置。
7. 【請求項７】 前記トランジスタはバイポーラトランジ
   スタであり、前記第２電極はエミッタ電極、前記第３電
   極はのコレクタ電極、前記第４電極はベース電極である
   請求項５に記載の半導体装置。
8. 【請求項８】 所定導電型の半導体基板と、該半導体基
   板の一面に形成された高電位の第１電極及び低電位の第
   ２電極と、該第１電極及び該第２電極を覆い最大印加電
   圧以下で所定の保証時間内の使用における絶縁破壊が防
   止された膜厚を持つ電気絶縁性の保護膜と、を有する半
   導体装置において、 前記保護膜の膜厚を、該保護膜の電界強度と該保護膜の
   寿命とを定量化した関係式に基づき決定することを特徴
   とする保護膜の膜厚決定方法。
9. 【請求項９】 前記定量化された関係式は、対数で表わ
   した電界強度と対数で表わした寿命との関係が直線で表
   示された第１グラフを含む請求項８記載の保護膜の膜厚
   決定方法。
10. 【請求項１０】 前記関係式は、更に、前記半導体装置
    の最大印加電圧に対応する必要膜厚が所定の保証時間毎
    に定量化された第２グラフを含む請求項９記載の保護膜
    の膜厚決定方法。