JP2808882B2 - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JP2808882B2 JP2808882B2 JP2278806A JP27880690A JP2808882B2 JP 2808882 B2 JP2808882 B2 JP 2808882B2 JP 2278806 A JP2278806 A JP 2278806A JP 27880690 A JP27880690 A JP 27880690A JP 2808882 B2 JP2808882 B2 JP 2808882B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- layer
- bipolar transistor
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ワイドベースバイポーラトランジスタのベ
ース電流をMOSFETによって供給する絶縁ゲート型バイポ
ーラトランジスタに関する。
ース電流をMOSFETによって供給する絶縁ゲート型バイポ
ーラトランジスタに関する。
電力用スイッチング素子としてｎチャネル型絶縁ゲー
ト型バイポーラトランジスタ（IGBT）が一般に使われ始
めている。これはｎチャネル縦型MOSFETのドレイン電極
側にp+層を付加したものと言うことができる。しかしこ
の素子はオン電圧は小さくなるが、少数キャリアである
正孔がベース層に多数存在するため、ターンオフ時間が
長いという欠点がある。そこで、ドレイン電極側全面に
ではなく、その一部のみp+層を形成するドレインショー
ト構造を用いることで、ターンオフ時、少数キャリアで
ある正孔をすばやく掃き出させ、ターンオフ時間を短く
するものが知られている。すなわち、第２図に示すよう
にn-基板１の表面部に選択的にp+層２を形成し、さらに
このp+層２の表面部に選択的にn+3を形成する。そし
て、p+層２のうちのn-層１とn+層３ではさまれた表面領
域をチャネル領域としてこの上にゲート絶縁膜４を介し
てゲート端子Ｇに接続されるゲート電極５を形成する。
さらに、p+層２とn+層３に接触し、ソース端子Ｓに接続
されるソース電極６を絶縁膜７を介して形成する。一
方、n-基板１の裏面部の一部にp+層８を形成し、n-基板
１の裏面およびp+層８の表面に接触し、ドレイン端子Ｄ
に接続されるドレイン電極９を形成する。
ト型バイポーラトランジスタ（IGBT）が一般に使われ始
めている。これはｎチャネル縦型MOSFETのドレイン電極
側にp+層を付加したものと言うことができる。しかしこ
の素子はオン電圧は小さくなるが、少数キャリアである
正孔がベース層に多数存在するため、ターンオフ時間が
長いという欠点がある。そこで、ドレイン電極側全面に
ではなく、その一部のみp+層を形成するドレインショー
ト構造を用いることで、ターンオフ時、少数キャリアで
ある正孔をすばやく掃き出させ、ターンオフ時間を短く
するものが知られている。すなわち、第２図に示すよう
にn-基板１の表面部に選択的にp+層２を形成し、さらに
このp+層２の表面部に選択的にn+3を形成する。そし
て、p+層２のうちのn-層１とn+層３ではさまれた表面領
域をチャネル領域としてこの上にゲート絶縁膜４を介し
てゲート端子Ｇに接続されるゲート電極５を形成する。
さらに、p+層２とn+層３に接触し、ソース端子Ｓに接続
されるソース電極６を絶縁膜７を介して形成する。一
方、n-基板１の裏面部の一部にp+層８を形成し、n-基板
１の裏面およびp+層８の表面に接触し、ドレイン端子Ｄ
に接続されるドレイン電極９を形成する。
この素子は、ソース電極６を接地し、ゲート電極５と
ドレイン電極９に正の電圧を与えると、n-層1,p+層2,n+
層3,ゲート電極５およびソース電極６から構成させるMO
SFETがオンし、前記チャネルを介してn-層１に電子が流
れ込む。この電子の注入による電位降下により、p+層８
からn-層１に正孔の注入がおこり、n-層１では伝導度変
調がおこることでこの領域の抵抗が低くなる。
ドレイン電極９に正の電圧を与えると、n-層1,p+層2,n+
層3,ゲート電極５およびソース電極６から構成させるMO
SFETがオンし、前記チャネルを介してn-層１に電子が流
れ込む。この電子の注入による電位降下により、p+層８
からn-層１に正孔の注入がおこり、n-層１では伝導度変
調がおこることでこの領域の抵抗が低くなる。
上記した従来のドレインショート絶縁ゲート型バイポ
ーラトランジスタでは、ターンオンの時に、伝導度変調
がおこる前に一時的に大きな電圧がソース・ドレイン間
に加わることがある。これは、ターンオン時の損失を増
大させることとなり好ましくない。
ーラトランジスタでは、ターンオンの時に、伝導度変調
がおこる前に一時的に大きな電圧がソース・ドレイン間
に加わることがある。これは、ターンオン時の損失を増
大させることとなり好ましくない。
本発明の目的は、この問題を解決して、ターンオン時
にソース・ドレイン間に一時的に大きな電圧が発生せ
ず、ターンオン損失の少ない絶縁ゲート型バイポーラト
ランジスタを提供することにある。
にソース・ドレイン間に一時的に大きな電圧が発生せ
ず、ターンオン損失の少ない絶縁ゲート型バイポーラト
ランジスタを提供することにある。
上記の目的を達成するために、本発明は、第一導電型
の第一領域と、その第一領域の一面側の表面部に選択的
に形成された第二導電型の第二領域と、その第二導電型
の表面部に選択的に形成された高不純物濃度で第一導電
型の第三領域と、第一領域の他面側の表面部に選択的に
形成された第二導電型の第四領域を有する半導体素体の
第二領域表面部の第一領域と第三領域にはさまれた部分
をチャネル領域として絶縁膜を介してゲート電極が形成
され、第一領域表面および第三領域表面に共通にソース
電極が、第一領域表面および第四領域表面に共通にドレ
イン電極がそれぞれ接触する絶縁ゲート型バイポーラト
ランジスタにおいて、第四領域は二つ以上の互いに結合
し合う深さの異なる拡散領域からなるものとする。
の第一領域と、その第一領域の一面側の表面部に選択的
に形成された第二導電型の第二領域と、その第二導電型
の表面部に選択的に形成された高不純物濃度で第一導電
型の第三領域と、第一領域の他面側の表面部に選択的に
形成された第二導電型の第四領域を有する半導体素体の
第二領域表面部の第一領域と第三領域にはさまれた部分
をチャネル領域として絶縁膜を介してゲート電極が形成
され、第一領域表面および第三領域表面に共通にソース
電極が、第一領域表面および第四領域表面に共通にドレ
イン電極がそれぞれ接触する絶縁ゲート型バイポーラト
ランジスタにおいて、第四領域は二つ以上の互いに結合
し合う深さの異なる拡散領域からなるものとする。
ターンオン状態において、チャネルから供給されたキ
ャリアは、第一領域中、第二導電型の第四領域と第一導
電型の第一領域との間の接合に沿って流れることにより
電位降下が生じ、第四領域から第一領域へ少数キャリア
の注入が生じる。本発明により第四領域が二つ以上の互
いに結合し合う深さの異なる拡散領域からなることによ
って、従来のドレインショート絶縁ゲート型バイポーラ
トランジスタに比べ、チャネルから供給されたキャリア
が接合に沿って流れる距離が長くなるため電位降下が大
きくなり、少数キャリアの注入がいち早く生じる。その
結果、第一領域が伝導度変調を受けやすくなり、ソース
・ドレイン間に一時的に大きな電圧が加わることなく、
ターンオン時の損失が低減できる。
ャリアは、第一領域中、第二導電型の第四領域と第一導
電型の第一領域との間の接合に沿って流れることにより
電位降下が生じ、第四領域から第一領域へ少数キャリア
の注入が生じる。本発明により第四領域が二つ以上の互
いに結合し合う深さの異なる拡散領域からなることによ
って、従来のドレインショート絶縁ゲート型バイポーラ
トランジスタに比べ、チャネルから供給されたキャリア
が接合に沿って流れる距離が長くなるため電位降下が大
きくなり、少数キャリアの注入がいち早く生じる。その
結果、第一領域が伝導度変調を受けやすくなり、ソース
・ドレイン間に一時的に大きな電圧が加わることなく、
ターンオン時の損失が低減できる。
以下、第１図を引用して本発明の一実施例について説
明する。第１図に示したドレインショート絶縁ゲート型
バイポーラトランジスタを第２図のものと比較すると、
ドレイン電極９に接触するp+層８の一部により深いp+層
81が形成されている点が異なっている。このような素子
は、次の方法で製造される。
明する。第１図に示したドレインショート絶縁ゲート型
バイポーラトランジスタを第２図のものと比較すると、
ドレイン電極９に接触するp+層８の一部により深いp+層
81が形成されている点が異なっている。このような素子
は、次の方法で製造される。
まず、n-基板１にゲート酸化膜４を形成したのち、ゲ
ート電極５を形成し、同一マスクを用いてp+層２を形成
するためのイオン注入を行う。そして、逆の側からp+層
８および81を形成するためのイオン注入を行う。p+層8,
p+層81およびp+層２を同時に熱拡散した後、ゲート電極
５をマスクとしてn+層３をイオン注入法と熱拡散法によ
り形成する。つづいてPSGからなる絶縁膜７を形成し、
その後、絶縁膜７の表面を覆い、絶縁膜７の開口部p+層
２およびn+層３に接触するソース電極６を形成する。最
後に、反対側の面にドレイン電極９を形成し、この素子
は完成する。なお、図示しないがn-基板１の下面には、
ドレイン電極との接触をよくするため、イオン注入によ
り極めて浅いn+層を形成しておく。
ート電極５を形成し、同一マスクを用いてp+層２を形成
するためのイオン注入を行う。そして、逆の側からp+層
８および81を形成するためのイオン注入を行う。p+層8,
p+層81およびp+層２を同時に熱拡散した後、ゲート電極
５をマスクとしてn+層３をイオン注入法と熱拡散法によ
り形成する。つづいてPSGからなる絶縁膜７を形成し、
その後、絶縁膜７の表面を覆い、絶縁膜７の開口部p+層
２およびn+層３に接触するソース電極６を形成する。最
後に、反対側の面にドレイン電極９を形成し、この素子
は完成する。なお、図示しないがn-基板１の下面には、
ドレイン電極との接触をよくするため、イオン注入によ
り極めて浅いn+層を形成しておく。
第３図は、上記実施例により製造されたドレインショ
ート絶縁ゲート型バイポーラトランジスタおよび従来の
ドレインショート絶縁ゲート型バイポーラトランジスタ
の電圧（ドレイン・ソース間電圧）−電流（ドレイン電
流）特性をそれぞれ（ａ）および（ｂ）に示す図であ
る。ここで測定に用いられた素子は、p+層81の有無のみ
が異なっているだけで、その他の素子構造，不純物濃度
はすべて同じにしてある。例えば、上記実施例により製
造されたドレインショート絶縁ゲート型バイポーラトラ
ンジスタは、n-基板１は比抵抗100Ω・cm,厚さ300μ
ｍ、p+層２はxj＝５μm,表面不純物濃度1.0×1017/c
m3、p+層８はxj＝２μm,表面不純物濃度1.0×1018/c
m3、そしてp+層81はxj＝６μm,表面不純物濃度6.0×10
18/cm3である。
ート絶縁ゲート型バイポーラトランジスタおよび従来の
ドレインショート絶縁ゲート型バイポーラトランジスタ
の電圧（ドレイン・ソース間電圧）−電流（ドレイン電
流）特性をそれぞれ（ａ）および（ｂ）に示す図であ
る。ここで測定に用いられた素子は、p+層81の有無のみ
が異なっているだけで、その他の素子構造，不純物濃度
はすべて同じにしてある。例えば、上記実施例により製
造されたドレインショート絶縁ゲート型バイポーラトラ
ンジスタは、n-基板１は比抵抗100Ω・cm,厚さ300μ
ｍ、p+層２はxj＝５μm,表面不純物濃度1.0×1017/c
m3、p+層８はxj＝２μm,表面不純物濃度1.0×1018/c
m3、そしてp+層81はxj＝６μm,表面不純物濃度6.0×10
18/cm3である。
第３図（ａ）から明らかなように、本発明に基づいて
製造された素子はソース・ドレイン間に一時的に大きな
電圧を生じることなくなめらかに電流が上昇してゆく。
それにくらべて従来型の素子では、第３図（ｂ）に示す
ようにソース・ドレイン間に大きな電圧のとびが生じた
のち、電流が上昇してゆくのがかる。第４図は、上記２
種類の素子のターンオン時の損失の分布を示した図であ
る。これによると、本発明に基づく素子の損失は15μＪ
で、従来型の素子の約1/3に改善されていることがわか
る。
製造された素子はソース・ドレイン間に一時的に大きな
電圧を生じることなくなめらかに電流が上昇してゆく。
それにくらべて従来型の素子では、第３図（ｂ）に示す
ようにソース・ドレイン間に大きな電圧のとびが生じた
のち、電流が上昇してゆくのがかる。第４図は、上記２
種類の素子のターンオン時の損失の分布を示した図であ
る。これによると、本発明に基づく素子の損失は15μＪ
で、従来型の素子の約1/3に改善されていることがわか
る。
なお、以上の説明はｎ型とｐ型を入れ換えても成り立
つのは明らかである。
つのは明らかである。
〔発明の効果〕 本発明によれば、表面のMOS構造により高抵抗の第一
導電型の領域に注入されたキャリアが裏面側の深い第二
導電型の領域との間の接合に沿って流れ、次いで浅い第
二導電型の領域との間の接合に沿って流れて、ドレイン
電極に達することにより、流れる距離が長くなって電位
降下が大きくなり、裏面側の第二導電型の領域から第一
導電型の領域への少数キャリアの注入が促進されるた
め、ターンオン時の伝導度変調のおこる時期が早くな
り、電圧の上昇が避けられている。この結果、ターンオ
ン時の損失の小さいドレインショート絶縁ゲート型バイ
ポーラトランジスタが得られた。
導電型の領域に注入されたキャリアが裏面側の深い第二
導電型の領域との間の接合に沿って流れ、次いで浅い第
二導電型の領域との間の接合に沿って流れて、ドレイン
電極に達することにより、流れる距離が長くなって電位
降下が大きくなり、裏面側の第二導電型の領域から第一
導電型の領域への少数キャリアの注入が促進されるた
め、ターンオン時の伝導度変調のおこる時期が早くな
り、電圧の上昇が避けられている。この結果、ターンオ
ン時の損失の小さいドレインショート絶縁ゲート型バイ
ポーラトランジスタが得られた。
第１図は本発明の一実施例の絶縁ゲート型バイポーラト
ランジスタの断面図、第２図は従来のゲートショート絶
縁ゲート型バイポーラトランジスタの断面図、第３図は
本発明の一実施例および従来型の絶縁ゲート型バイポー
ラトランジスタの電圧・電流特性をそれぞれ（ａ），
（ｂ）に示す線図、第４図は同じく両素子のターンオン
損失の分布を示す線図である。 １……n-基板、2,8,81……p+層、３……n+層、４……ゲ
ート絶縁膜、５……ゲート電極、６……ソース電極、９
……ドレイン電極。
ランジスタの断面図、第２図は従来のゲートショート絶
縁ゲート型バイポーラトランジスタの断面図、第３図は
本発明の一実施例および従来型の絶縁ゲート型バイポー
ラトランジスタの電圧・電流特性をそれぞれ（ａ），
（ｂ）に示す線図、第４図は同じく両素子のターンオン
損失の分布を示す線図である。 １……n-基板、2,8,81……p+層、３……n+層、４……ゲ
ート絶縁膜、５……ゲート電極、６……ソース電極、９
……ドレイン電極。
Claims (3)
- 【請求項１】第一導電型の第一領域と、その第一領域の
一面側の表面部に選択的に形成された第二導電型の第二
領域と、その第二導電型の表面部に選択的に形成された
高不純物濃度で第一導電型の第三領域と、第一領域の他
面側の表面部に選択的に形成された第二導電型の第四領
域を有する半導体素体の第二領域表面部の第一領域と第
三領域にはさまれた部分をチャネル領域として絶縁膜を
介してゲート電極が形成され、第二領域表面および第三
領域表面に共通にソース電極が、第一領域表面および第
四領域表面に共通にドレイン電極がそれぞれ接触するも
のにおいて、第二導電型の第四領域は二つ以上の互いに
結合し合う深さの異なる拡散領域からなることを特徴と
する絶縁ゲート型バイポーラトランジスタ。 - 【請求項２】第一導電型の第一領域と、その第一領域の
一面側の表面部に選択的に形成された第二導電型の第二
領域と、その第二導電型の表面部に選択的に形成された
高不純物濃度で第一導電型の第三領域と、第一領域の他
面側の表面部に選択的に形成された第二導電型の第四領
域を有する半導体素体の第二領域表面部の第一領域と第
三領域にはさまれた部分をチャネル領域として絶縁膜を
介してゲート電極が形成され、第二領域表面および第三
領域表面に共通にソース電極が、第一領域表面および第
四領域表面に共通にドレイン電極がそれぞれ接触するも
のにおいて、第一領域のドレインとの接触面に第一導電
型の高不純物濃度の浅い層が形成されると共に、第二導
電型の第四領域は二つ以上の互いに結合し合う深さの異
なる拡散領域からなることを特徴とする絶縁ゲート型バ
イポーラトランジスタ。 - 【請求項３】請求項２に記載のトランジスタにおいて、
ドレイン電極に接触する第一導電型の高不純物濃度の層
が注入により形成されていることを特徴とする絶縁ゲー
ト型バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278806A JP2808882B2 (ja) | 1990-05-07 | 1990-10-17 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-117184 | 1990-05-07 | ||
| JP11718490 | 1990-05-07 | ||
| JP2278806A JP2808882B2 (ja) | 1990-05-07 | 1990-10-17 | 絶縁ゲート型バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472670A JPH0472670A (ja) | 1992-03-06 |
| JP2808882B2 true JP2808882B2 (ja) | 1998-10-08 |
Family
ID=26455352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2278806A Expired - Lifetime JP2808882B2 (ja) | 1990-05-07 | 1990-10-17 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808882B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE509780C2 (sv) * | 1997-07-04 | 1999-03-08 | Ericsson Telefon Ab L M | Bipolär effekttransistor och framställningsförfarande |
| JP4577480B2 (ja) * | 2003-06-06 | 2010-11-10 | サンケン電気株式会社 | 絶縁ゲート型半導体装置 |
| KR20050035970A (ko) * | 2003-10-14 | 2005-04-20 | 삼성전자주식회사 | 연성 인쇄회로기판 및 이를 이용한 액정표시장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE8107136L (sv) * | 1980-12-02 | 1982-06-03 | Gen Electric | Styrelektrodforsedd likriktaranordning |
| JPS59132672A (ja) * | 1983-01-19 | 1984-07-30 | Nissan Motor Co Ltd | Ｍｏｓトランジスタ |
-
1990
- 1990-10-17 JP JP2278806A patent/JP2808882B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0472670A (ja) | 1992-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005513B1 (ko) | 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법 | |
| JP2623850B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| KR100854078B1 (ko) | 모스 게이트형 전력용 반도체소자 및 그 제조방법 | |
| JP2519369B2 (ja) | 半導体装置 | |
| JPH06291311A (ja) | 高電圧トランジスタ | |
| JPH0467343B2 (ja) | ||
| JP2002110978A (ja) | 電力用半導体素子 | |
| JPH06169087A (ja) | ショットキーバリアダイオード | |
| US5397905A (en) | Power semiconductor device having an insulated gate field effect transistor and a bipolar transistor | |
| JPH01198076A (ja) | 半導体装置 | |
| KR100194668B1 (ko) | 전력용 절연 게이트 바이폴라 트랜지스터 | |
| JP2000243756A (ja) | 水平バイポーラ型電界効果トランジスタ及びその製造方法 | |
| JPH07101737B2 (ja) | 半導体装置の製造方法 | |
| JP2808882B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP3333299B2 (ja) | 電力用半導体素子 | |
| JP3111725B2 (ja) | デュアルゲート半導体装置 | |
| JP2536122B2 (ja) | ｐチャンネル絶縁ゲ―ト型バイポ―ラトランジスタ | |
| JPS61281557A (ja) | 絶縁ゲ−ト半導体装置 | |
| JPH0555594A (ja) | 縦型電界効果トランジスタ | |
| JP3120440B2 (ja) | 半導体双方向スイッチ | |
| JPH05121425A (ja) | バイポーラ静電誘導トランジスタ | |
| JP2000223695A (ja) | 半導体装置 | |
| JP2508218B2 (ja) | 相補型ｍｉｓ集積回路 | |
| JPH10229192A (ja) | 半導体スイッチ素子 |