JPS61281557A - 絶縁ゲ−ト半導体装置 - Google Patents
絶縁ゲ−ト半導体装置Info
- Publication number
- JPS61281557A JPS61281557A JP61093511A JP9351186A JPS61281557A JP S61281557 A JPS61281557 A JP S61281557A JP 61093511 A JP61093511 A JP 61093511A JP 9351186 A JP9351186 A JP 9351186A JP S61281557 A JPS61281557 A JP S61281557A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- semiconductor device
- collector
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 239000002019 doping agent Substances 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims 2
- 238000009826 distribution Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は全般的に半導体装置、特に固有バイポーラ・
トランジスタを含む形式の絶縁ゲート装置に関する。
トランジスタを含む形式の絶縁ゲート装置に関する。
発明の背景
典型的な絶縁ゲート装置は絶縁ゲート・トランジスタ（
ＩＧＴ）であり、これはそのゲート電極に比較的低いバ
イアス電圧を印加することによって、比較的高いレベル
の順方向電流を制御し得る装置である。この為、ＩＧＴ
は発電及び電力制御の分野でよく使われている。
ＩＧＴ）であり、これはそのゲート電極に比較的低いバ
イアス電圧を印加することによって、比較的高いレベル
の順方向電流を制御し得る装置である。この為、ＩＧＴ
は発電及び電力制御の分野でよく使われている。
典型的なＩＧＴは導電型が交互に変わる４つの隣接した
半導体領域（例えばＰＮＰＮ構造）で構成され、これは
固有ザイリスタを形成する様に再生結合した１対の固有
バイポーラ・トランジスタを形成するとみなすことが出
来る。こういう固有バイポーラ・トランジスタの動作特
性が、装置の動作に成る制約を加える。具体的に云うと
、ＩＧＴ装置で閾値の順方向電流レベルを越えると、そ
の固有ザイリスタが「オン」又は導電状態にラッチされ
、ゲート電極をバイアスすることによる順方向電流の制
御（即ち、ゲート制御）が出来なくなる。この様にゲー
ト制御か出来なくなると、順方向電流の流れを制限又は
停止して、装置の破壊が起ることを防止する為に、装置
の外部で措置を講じなければならない。
半導体領域（例えばＰＮＰＮ構造）で構成され、これは
固有ザイリスタを形成する様に再生結合した１対の固有
バイポーラ・トランジスタを形成するとみなすことが出
来る。こういう固有バイポーラ・トランジスタの動作特
性が、装置の動作に成る制約を加える。具体的に云うと
、ＩＧＴ装置で閾値の順方向電流レベルを越えると、そ
の固有ザイリスタが「オン」又は導電状態にラッチされ
、ゲート電極をバイアスすることによる順方向電流の制
御（即ち、ゲート制御）が出来なくなる。この様にゲー
ト制御か出来なくなると、順方向電流の流れを制限又は
停止して、装置の破壊が起ることを防止する為に、装置
の外部で措置を講じなければならない。
固有バイポーラ・トランジスタの動作の解析から、ＩＧ
Ｔかオンにラッチして、その後でゲート制御が出来なく
なる様になる物理的なメカニズムが明らかになった。Ｐ
形の導電型のベース領域を持つＩＧＴでは、順方向電子
電流のレベルが上昇すると、ベース領域の寄生正孔電流
のレベルが増加し、このためエミッタ・ベース接合に隣
接してベース領域に沿った横方向の電圧降下が生じる。
Ｔかオンにラッチして、その後でゲート制御が出来なく
なる様になる物理的なメカニズムが明らかになった。Ｐ
形の導電型のベース領域を持つＩＧＴでは、順方向電子
電流のレベルが上昇すると、ベース領域の寄生正孔電流
のレベルが増加し、このためエミッタ・ベース接合に隣
接してベース領域に沿った横方向の電圧降下が生じる。
この横方向の電圧降下が固有のエミッタ・ベース接合電
位を越えると、この接合でバイポーラ動作が開始される
。即ち、エミッタがエミッタ・ベース接合を横切って電
流担体の注入を開始し、関連した固有バイポーラ・トラ
ンジスタの順方向電流利得が増加する。周知の様に、再
生結合された１対の固有バイポーラ・トランジスタの順
方向電流利得の和が１に近づくと、固有ザイリスタがオ
ンにラッチされ、前に述べたゲート制御が出来なくなる
。
位を越えると、この接合でバイポーラ動作が開始される
。即ち、エミッタがエミッタ・ベース接合を横切って電
流担体の注入を開始し、関連した固有バイポーラ・トラ
ンジスタの順方向電流利得が増加する。周知の様に、再
生結合された１対の固有バイポーラ・トランジスタの順
方向電流利得の和が１に近づくと、固有ザイリスタがオ
ンにラッチされ、前に述べたゲート制御が出来なくなる
。
別の形式の絶縁ゲーＩ・装置は、普通、金属−酸化均一
半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と呼ばれ
る絶縁ゲート電界効果トランジスタ（ＩＧＦ’ＥＴ）で
ある。ＩＧＴと同じく、ＩＧＦＥＴは比較的低いバイア
ス電圧で、高いレベルの順方向電流をゲート制御するこ
とが出来る。ＩＧＦＥＴ装置は、導電状態にバイアスさ
れ得る１個の固有バイポーラ・トランジスタを持ち、こ
の様にバイアスされると、順方向電流のゲート制御が出
来なくなる。
半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と呼ばれ
る絶縁ゲート電界効果トランジスタ（ＩＧＦ’ＥＴ）で
ある。ＩＧＴと同じく、ＩＧＦＥＴは比較的低いバイア
ス電圧で、高いレベルの順方向電流をゲート制御するこ
とが出来る。ＩＧＦＥＴ装置は、導電状態にバイアスさ
れ得る１個の固有バイポーラ・トランジスタを持ち、こ
の様にバイアスされると、順方向電流のゲート制御が出
来なくなる。
この発明の主な目的は、上に述べた問題並びに欠点のな
い新規で改良された絶縁ゲート半導体装置を提供するこ
とである。
い新規で改良された絶縁ゲート半導体装置を提供するこ
とである。
この発明の別の目的は、選ばれた接合でバイポーラ動作
を開始する傾向を少なくした固有バイポーラ・トランジ
スタを含む絶縁ゲート半導体装置を提供することである
。
を開始する傾向を少なくした固有バイポーラ・トランジ
スタを含む絶縁ゲート半導体装置を提供することである
。
この発明の別の目的は、大きな順方向電流を確実に制御
し得る絶縁ゲート電界効果トランジスタを提供すること
である。
し得る絶縁ゲート電界効果トランジスタを提供すること
である。
この発明の別の目的は、大きな順方向電流を確実に制御
し得る絶縁ゲート・トランジスタを提供することである
。
し得る絶縁ゲート・トランジスタを提供することである
。
発明の要約
この発明の上に述べた目的が、従来に較べて比較的軽く
ドープされたエミッタ領域を持つ固有バイポーラφトラ
ンジスタを含む新規で改良された絶縁ゲート半導体装置
を使うことによって達成される。この発明に従ってエミ
ッタ領域を軽くドープすると、固有バイポーラ・トラン
ジスタの動作特性が変わって、絶縁ゲーＩ・装置を通る
制御自在の順方向電流のレベルを予想外に大きく増加す
ることか出来、こうして電力スイッチングの用途に対す
るその適応性を高めることが判った。
ドープされたエミッタ領域を持つ固有バイポーラφトラ
ンジスタを含む新規で改良された絶縁ゲート半導体装置
を使うことによって達成される。この発明に従ってエミ
ッタ領域を軽くドープすると、固有バイポーラ・トラン
ジスタの動作特性が変わって、絶縁ゲーＩ・装置を通る
制御自在の順方向電流のレベルを予想外に大きく増加す
ることか出来、こうして電力スイッチングの用途に対す
るその適応性を高めることが判った。
ＩＧＴ装置として構成されたこの発明の実施例は、シリ
コン半導体ウェーハの中に、コレクタ領域、該コレクタ
領域に接するドリフト領域、該ドリフト領域に接するベ
ース領域、及び該ベース領域に接してそれと共にエミッ
タ・ベース接合を形成するエミッタ領域を含む。ゲート
電極がベース領域から絶縁して隔てられている。エミッ
タ領域、ベース領域及びドリフト領域が一緒になって第
１の固有バイポーラ・トランジスタを構成し、これに対
してコレクタ領域、ドリフト領域及びベース領域が一緒
になって第２の固有バイポーラ・トランジスタを構成す
る。その構成により、第１及び第２のトランジスタが再
生結合されて、固有サイリスタを形成し、このサイリス
タは前に述べた様にオン状態にラッチされる惧れがある
。
コン半導体ウェーハの中に、コレクタ領域、該コレクタ
領域に接するドリフト領域、該ドリフト領域に接するベ
ース領域、及び該ベース領域に接してそれと共にエミッ
タ・ベース接合を形成するエミッタ領域を含む。ゲート
電極がベース領域から絶縁して隔てられている。エミッ
タ領域、ベース領域及びドリフト領域が一緒になって第
１の固有バイポーラ・トランジスタを構成し、これに対
してコレクタ領域、ドリフト領域及びベース領域が一緒
になって第２の固有バイポーラ・トランジスタを構成す
る。その構成により、第１及び第２のトランジスタが再
生結合されて、固有サイリスタを形成し、このサイリス
タは前に述べた様にオン状態にラッチされる惧れがある
。
この発明では、ＩＧＴの半導体エミッタ領域は、−７＝
半導体ベース領域の表面ドーパント濃度の１５０倍を越
えない表面ドーパント濃度レベル（即ち半導体表面での
ドーパント原子／ＣＴ１１３を云う）に不純物で軽くド
ープする。この様に軽くドープすることにより、エミッ
タ領域の注入効率が低下し、これは大幅に増大した順方
向電流の閾値レベルを越えるまで、エミッタ・ベース接
合のバイポーラ動作を抑制する効果を持ち、こうして第
１の固有バイポーラ・トランジスタの順方向電流利得の
それに伴う増加を抑制する。この為、固有バイポーラ・
トランジスタの対の順方向電流利得の和が１より低く抑
えられ、従来は制御出来なかった順方向電流レベルでゾ
も、サイリスタがオン状態にラッチされない様にする。
えない表面ドーパント濃度レベル（即ち半導体表面での
ドーパント原子／ＣＴ１１３を云う）に不純物で軽くド
ープする。この様に軽くドープすることにより、エミッ
タ領域の注入効率が低下し、これは大幅に増大した順方
向電流の閾値レベルを越えるまで、エミッタ・ベース接
合のバイポーラ動作を抑制する効果を持ち、こうして第
１の固有バイポーラ・トランジスタの順方向電流利得の
それに伴う増加を抑制する。この為、固有バイポーラ・
トランジスタの対の順方向電流利得の和が１より低く抑
えられ、従来は制御出来なかった順方向電流レベルでゾ
も、サイリスタがオン状態にラッチされない様にする。
この為、ＩＧＴ装置は増大したレベルの制御自在の順方
向電流を通すことが出来る。
向電流を通すことが出来る。
この発明をＩＧＦＥＴに実施する時は、１個の固有バイ
ポーラ・トランジスタのソース領域を軽くドープする。
ポーラ・トランジスタのソース領域を軽くドープする。
同じ様に、この軽いドーピングに、 より、トランジス
タのソースと本体の接合に於はるバイポーラ動作が抑制
され、導電を起しにく〜し、こうして前に述べたゲート
制御が出来なくなることが少なくなる様にする。
タのソースと本体の接合に於はるバイポーラ動作が抑制
され、導電を起しにく〜し、こうして前に述べたゲート
制御が出来なくなることが少なくなる様にする。
これから詳しく説明するが、夫々ＩＧＴ及び■ＧＦＥＴ
装置のエミッタ領域及びソース領域を軽くドープするこ
とによって得られる有利な効果か、これらの領域の深さ
を浅くすることによって高められる。
装置のエミッタ領域及びソース領域を軽くドープするこ
とによって得られる有利な効果か、これらの領域の深さ
を浅くすることによって高められる。
この発明の新規と考えられる特徴は特許請求の範囲に具
体的に記載しであるか、この発明自体並びにその他の目
的は以下図面について説明する所から更によく理解され
よう。
体的に記載しであるか、この発明自体並びにその他の目
的は以下図面について説明する所から更によく理解され
よう。
詳しい説明
次に図面について説明する。第１図は絶縁ゲート・トラ
ンジスタ（ＩＧＴ）１０の代表的な部分を示す。このト
ランジスタは、導電型が交互に変わる相接する半導体領
域を有するシリコン半導体ウェーハ１２を有する。Ｎ−
形（即ち、軽くドープしたＮ形の導電型）ドリフト層２
２かＰ十形（即ち著しくドープしたＰ形の導電型）コレ
クタ層２０に重なっている。３つのＰ形（即ち中位に１
・−プしたＰ形の導電型）ベース領域２４ａ、２４ｂ、
２４Ｃがドリフト領域に重なっており、その−Ｌには４
つのエミッタ領域２６ａ乃至２６ｄが重なっている。こ
の発明では、エミッタ領域は比較的軽くドープしたＮ形
の導電型であるが、詳しいことは後で説明する。ドリフ
ト領域及びコレクタ領域２２．２０かＰＮドリフト・コ
レクタ接合２１を形成し、その上に重なるベース領域及
びエミッタ領域か４つのＰＮベース・エミッタ接合２７
ａ、２７ｂ、２７ｃ、２７ｄを形成する。コレクタ電極
１６がコレクタ領域２０と接触し、エミッタ電極１４が
ベース領域及びエミッタ領域の一部分と接触する。２つ
のゲート電極１８ａ、１８ｂが、好ましくは著しくドー
プされたポリシリコンで構成してＩＧＴ １０内の選
ばれた場所（図に示してない）で相互接続するが、夫々
１対の絶縁領域１９ａ、１９ｂにより、ベース領域、エ
ミッタ領域及びドリフト領域の一部分から絶縁して隔て
られている。
ンジスタ（ＩＧＴ）１０の代表的な部分を示す。このト
ランジスタは、導電型が交互に変わる相接する半導体領
域を有するシリコン半導体ウェーハ１２を有する。Ｎ−
形（即ち、軽くドープしたＮ形の導電型）ドリフト層２
２かＰ十形（即ち著しくドープしたＰ形の導電型）コレ
クタ層２０に重なっている。３つのＰ形（即ち中位に１
・−プしたＰ形の導電型）ベース領域２４ａ、２４ｂ、
２４Ｃがドリフト領域に重なっており、その−Ｌには４
つのエミッタ領域２６ａ乃至２６ｄが重なっている。こ
の発明では、エミッタ領域は比較的軽くドープしたＮ形
の導電型であるが、詳しいことは後で説明する。ドリフ
ト領域及びコレクタ領域２２．２０かＰＮドリフト・コ
レクタ接合２１を形成し、その上に重なるベース領域及
びエミッタ領域か４つのＰＮベース・エミッタ接合２７
ａ、２７ｂ、２７ｃ、２７ｄを形成する。コレクタ電極
１６がコレクタ領域２０と接触し、エミッタ電極１４が
ベース領域及びエミッタ領域の一部分と接触する。２つ
のゲート電極１８ａ、１８ｂが、好ましくは著しくドー
プされたポリシリコンで構成してＩＧＴ １０内の選
ばれた場所（図に示してない）で相互接続するが、夫々
１対の絶縁領域１９ａ、１９ｂにより、ベース領域、エ
ミッタ領域及びドリフト領域の一部分から絶縁して隔て
られている。
括弧３１の＋、ｈ゛に示したＩＧＴ １０の垂直部分
が、エミッタ領域２６ｂ、ベース領域２４ｂの一部分及
びドリフト領域並びにコレクタ領域２２゜２０の一部分
を含むセルを構成すること、並びにこのセル構造か（第
１図で見て）ＩＧＴの水平方向の長さ全体にわたって略
同じ形で繰返されることが理解されよう。従って、ＩＧ
Ｔの動作は、括弧３１で示した１個の垂直セルについて
説明する。
が、エミッタ領域２６ｂ、ベース領域２４ｂの一部分及
びドリフト領域並びにコレクタ領域２２゜２０の一部分
を含むセルを構成すること、並びにこのセル構造か（第
１図で見て）ＩＧＴの水平方向の長さ全体にわたって略
同じ形で繰返されることが理解されよう。従って、ＩＧ
Ｔの動作は、括弧３１で示した１個の垂直セルについて
説明する。
全てのセルが典型的には同じ様に動作する。
動作について説明すると、ゲーｊ・電極１８ａに正のバ
イアス電圧を印加して、ウェーハ１２内に電界を設定す
る。このバイアス電圧、従って電界か予定の閾値を越え
ると、ベース領域２４ｂの部分２４′内に電子の反転層
が形成される。こうして反転層２４′かベース領域を通
る電子通路を設定し、エミッタ領域２６ｂからの電子が
ベース領域を横方向に流れてドリフト領域２２に行くこ
とか出来る様にする。これと平行して、ドリフト・コレ
クタ接合２１がその固自−電位よりも高くバイアスされ
、コレクタ層２０か正孔電流担体（図に示してない）を
ドリフト層２２に注入し、この担体がエミツタ層２６ｂ
からの電子（図に示してない）と再結合する様にする。
イアス電圧を印加して、ウェーハ１２内に電界を設定す
る。このバイアス電圧、従って電界か予定の閾値を越え
ると、ベース領域２４ｂの部分２４′内に電子の反転層
が形成される。こうして反転層２４′かベース領域を通
る電子通路を設定し、エミッタ領域２６ｂからの電子が
ベース領域を横方向に流れてドリフト領域２２に行くこ
とか出来る様にする。これと平行して、ドリフト・コレ
クタ接合２１がその固自−電位よりも高くバイアスされ
、コレクタ層２０か正孔電流担体（図に示してない）を
ドリフト層２２に注入し、この担体がエミツタ層２６ｂ
からの電子（図に示してない）と再結合する様にする。
こうしてエミッタ電極１４とコレクタ電極１６の間に順
方向電流通路が設定され、ゲート電極１８ａに印加する
バイアス電圧の大きさを調整することにより、順方向の
電流のゲート制御が行なわれる。
方向電流通路が設定され、ゲート電極１８ａに印加する
バイアス電圧の大きさを調整することにより、順方向の
電流のゲート制御が行なわれる。
コレクタ領域２０からドリフト領域２２に注入された正
孔電流担体は大部分が電子と再結合するが、この担体の
一部分が矢印２５で示す通路に沿って、エミッタ電極１
４の内、ベース領域’２４ ｂの一部分３８に隣接する
部分へ流れる。通路２５の正孔電流が、点Ａ及びＢの間
のエミッタ・ベース接合２７ｂに沿ったベース領域２４
ｂに横方向電圧降下を発生する。この横方向電圧降下が
固有接合電位（即ち、シリコンでは約０．７Ｖ）を越え
ると、この接合を横切ってバイポーラ動作が開始される
（即ち、エミッタの電子がベース領域に注入される）。
孔電流担体は大部分が電子と再結合するが、この担体の
一部分が矢印２５で示す通路に沿って、エミッタ電極１
４の内、ベース領域’２４ ｂの一部分３８に隣接する
部分へ流れる。通路２５の正孔電流が、点Ａ及びＢの間
のエミッタ・ベース接合２７ｂに沿ったベース領域２４
ｂに横方向電圧降下を発生する。この横方向電圧降下が
固有接合電位（即ち、シリコンでは約０．７Ｖ）を越え
ると、この接合を横切ってバイポーラ動作が開始される
（即ち、エミッタの電子がベース領域に注入される）。
詳しいことは後で説明するが、このバイポーラ動作によ
り、固有サイリスクがオン状態にラッチされ、順方向電
流のゲート制御が出来なくなる。
り、固有サイリスクがオン状態にラッチされ、順方向電
流のゲート制御が出来なくなる。
第２図の等価回路２００に示したバイポーラ・トランジ
スタの等価モデルと、この回路と第１図のＩＧＴ １
０の物理的な構造との関係を考えれば、ＩＧＴ １０
のサイリスク・ラッチ作用の原因を更に徹底して理解す
ることか出来る。このモデルを第１図のＩＧＴ構造に等
しいとすると、エミッタ領域２６ｂ、ベース領域２４ｂ
、ドリフト領域２２の相接する部分がＮＰＮバイボ〜う
・トランジスタ２０２を形成することが判る。同様に、
ベース領域２４ｂ、ドリフ）・領域２２及びコレクタ領
域２０の相接する部分がＰＮＰバイポーラ・トランジス
タ２０４を形成する。その構造により、−これらの２つ
のバイポーラ・トランジスタが再生結合されて、固有サ
イリスク２０６を形成する。
スタの等価モデルと、この回路と第１図のＩＧＴ １
０の物理的な構造との関係を考えれば、ＩＧＴ １０
のサイリスク・ラッチ作用の原因を更に徹底して理解す
ることか出来る。このモデルを第１図のＩＧＴ構造に等
しいとすると、エミッタ領域２６ｂ、ベース領域２４ｂ
、ドリフト領域２２の相接する部分がＮＰＮバイボ〜う
・トランジスタ２０２を形成することが判る。同様に、
ベース領域２４ｂ、ドリフ）・領域２２及びコレクタ領
域２０の相接する部分がＰＮＰバイポーラ・トランジス
タ２０４を形成する。その構造により、−これらの２つ
のバイポーラ・トランジスタが再生結合されて、固有サ
イリスク２０６を形成する。
更に電気回路がＩＧＦＥＴ ２０ｇを含む。これは絶
縁ゲート電極１８ａとＩＧＴ １０のその下にあるエ
ミッタ、ベース及びドリフト領域に対応する。第２′図
で夫々２１４，２１８，２１６で示したエミッタ電極、
ゲート電極及びコレクタ電極か夫々第１図のＩＧＴ
１０のエミッタ電極、ゲート電極及びコレクタ電極１４
，１８ａ、１６に対応する。
縁ゲート電極１８ａとＩＧＴ １０のその下にあるエ
ミッタ、ベース及びドリフト領域に対応する。第２′図
で夫々２１４，２１８，２１６で示したエミッタ電極、
ゲート電極及びコレクタ電極か夫々第１図のＩＧＴ
１０のエミッタ電極、ゲート電極及びコレクタ電極１４
，１８ａ、１６に対応する。
動作について説明すると、ゲート電極２１８に印加され
たバイアス電圧の大きさによって、エミッタ電極２１４
とコレクタ電極２１６の間の順方向電子電流の流れ、即
ち固有サイリスタ２０６を通る電流の大きさか制御され
る。前に述べた様に、この順方向電流の流れにより、矢
印２２０で示す正孔電流の流れが増加し、それがエミッ
タ・ベース接合２７ｂ（第１図）を順バイアスし、そこ
でバイポーラ動作を開始する。このバイポーラ動作によ
り、ＮＰＮ）ランジスタ２０２の順方向電流利得が急速
に大幅に増加する。前に述べた様に、トランジスタ２０
２，２０４の順方向電流利得の和が１に近づくと、固有
サイリスタ２０６がオン状態にラッチされ、順方向電流
のゲート制御が出来なくなる。
たバイアス電圧の大きさによって、エミッタ電極２１４
とコレクタ電極２１６の間の順方向電子電流の流れ、即
ち固有サイリスタ２０６を通る電流の大きさか制御され
る。前に述べた様に、この順方向電流の流れにより、矢
印２２０で示す正孔電流の流れが増加し、それがエミッ
タ・ベース接合２７ｂ（第１図）を順バイアスし、そこ
でバイポーラ動作を開始する。このバイポーラ動作によ
り、ＮＰＮ）ランジスタ２０２の順方向電流利得が急速
に大幅に増加する。前に述べた様に、トランジスタ２０
２，２０４の順方向電流利得の和が１に近づくと、固有
サイリスタ２０６がオン状態にラッチされ、順方向電流
のゲート制御が出来なくなる。
この発明では、従来のやり方に較べて、第１図のエミッ
タ領域２６ｂを比較的軽くドープすることにより、エミ
ッタ・ベース接合のバイポーラ動作を制御し、こうして
トランジスタ２０２の順方向電流利得を低く抑える。エ
ミッタ領域をこの様に軽くドープすると、その注入効率
が低下し、これは順方向の電子電流の流れに対するエミ
ッタ領域の抵抗値を若干増加する効果がある。この為、
順方向電子電流の流れによってエミッタ中ベース接合２
７ｂ（第１図）に隣接してエミッタ領域内に発生される
横方向電圧降下が、従来のやり方でドープされたエミッ
タ領域内に発生される電位よりも僅かに高くなる。この
為、接合を順バイアスするのに十分な横方向電圧降下を
ベース領域に発生する為には、一層大きな正孔電流の流
れが必要になる。要約すれば、この発明に従ってエミッ
タ領域を軽くドープすると、増大した閾値の順方向電流
を越えるまで、エミッタ・ベース接合に於ケるバイポー
ラ動作が起らず、従って、ＮＰＮ）ランジスタの順方向
電流利得が低く抑えられ、従来の場合よりも、サイリス
タがオン状態にラッチされることか一層大幅に抑制され
る。
タ領域２６ｂを比較的軽くドープすることにより、エミ
ッタ・ベース接合のバイポーラ動作を制御し、こうして
トランジスタ２０２の順方向電流利得を低く抑える。エ
ミッタ領域をこの様に軽くドープすると、その注入効率
が低下し、これは順方向の電子電流の流れに対するエミ
ッタ領域の抵抗値を若干増加する効果がある。この為、
順方向電子電流の流れによってエミッタ中ベース接合２
７ｂ（第１図）に隣接してエミッタ領域内に発生される
横方向電圧降下が、従来のやり方でドープされたエミッ
タ領域内に発生される電位よりも僅かに高くなる。この
為、接合を順バイアスするのに十分な横方向電圧降下を
ベース領域に発生する為には、一層大きな正孔電流の流
れが必要になる。要約すれば、この発明に従ってエミッ
タ領域を軽くドープすると、増大した閾値の順方向電流
を越えるまで、エミッタ・ベース接合に於ケるバイポー
ラ動作が起らず、従って、ＮＰＮ）ランジスタの順方向
電流利得が低く抑えられ、従来の場合よりも、サイリス
タがオン状態にラッチされることか一層大幅に抑制され
る。
第３図は、ベース領域の分布３０４、ドリフト領域の分
布３０６、及び第１及び第２のエミッタ領域の分布３０
０，３０２を含むＩＧＴの種々の領域に対する典型的な
ドーパント濃度の分布を示す。第１のエミッタ領域の分
布３００は、従来のやり方でドープされたエミッタ領域
を示しており、表面ドーパント濃度３０８は１０２０ド
ーパント原子／ｃ−ｍ３である（表面ドーパント濃度は
エミッタ電極１４に一番近い夫々の領域の表面で、測定
する）。第２のエミッタ領域の分布３０２はこの発明に
よる比較的軽くドープされたエミッタ領域を示す。
布３０６、及び第１及び第２のエミッタ領域の分布３０
０，３０２を含むＩＧＴの種々の領域に対する典型的な
ドーパント濃度の分布を示す。第１のエミッタ領域の分
布３００は、従来のやり方でドープされたエミッタ領域
を示しており、表面ドーパント濃度３０８は１０２０ド
ーパント原子／ｃ−ｍ３である（表面ドーパント濃度は
エミッタ電極１４に一番近い夫々の領域の表面で、測定
する）。第２のエミッタ領域の分布３０２はこの発明に
よる比較的軽くドープされたエミッタ領域を示す。
分布３０２が５Ｘ１０’ドーパント原子／ ｃｍ１３の
表面ドーパント濃度３１０を持ち、これはベース領域の
分布３０４の表面ドーパント濃度３１２の僅か５倍の値
である。これと比較して、従来の分布３００の表面ドー
パント濃度は、ベース領域の表面ドーパント濃度より３
桁も高い。
表面ドーパント濃度３１０を持ち、これはベース領域の
分布３０４の表面ドーパント濃度３１２の僅か５倍の値
である。これと比較して、従来の分布３００の表面ドー
パント濃度は、ベース領域の表面ドーパント濃度より３
桁も高い。
実験によると、１０１７ドーパント原子／１３の表面濃
度にドープされたベース領域を持つ典型的なＩＧＴ装置
では、エミッタ領域が７Ｘ１０１９ドーパント原子１０
１１３の表面濃度、即ち従来（１０２０ドーパント原子
／α３）よりも僅かだけ低い濃度にドープされた時、固
有サイリスタをオン状態にラッチするのに必要な順方向
電流のレベルが、約２倍も大きく増加することが判った
が、これは予想外であった。理論的な計算からは、エミ
ッタ領域の表面ドーパント濃度をベース領域の表面ドー
パント濃度の１５０倍以下に抑えた時、ゲート制御可能
な順方向電流のレベルが更に著しく増加することが予測
される。別の実際的な制約から、エミッタ領域の表面ド
ーパント濃度の下限は、エミッタ領域とエミッタ電極１
４の間のオーミック接触を設定するのに必要な値に定め
られる。
度にドープされたベース領域を持つ典型的なＩＧＴ装置
では、エミッタ領域が７Ｘ１０１９ドーパント原子１０
１１３の表面濃度、即ち従来（１０２０ドーパント原子
／α３）よりも僅かだけ低い濃度にドープされた時、固
有サイリスタをオン状態にラッチするのに必要な順方向
電流のレベルが、約２倍も大きく増加することが判った
が、これは予想外であった。理論的な計算からは、エミ
ッタ領域の表面ドーパント濃度をベース領域の表面ドー
パント濃度の１５０倍以下に抑えた時、ゲート制御可能
な順方向電流のレベルが更に著しく増加することが予測
される。別の実際的な制約から、エミッタ領域の表面ド
ーパント濃度の下限は、エミッタ領域とエミッタ電極１
４の間のオーミック接触を設定するのに必要な値に定め
られる。
第４図はこの発明の別の実施例を示しており、これは第
３図の（従来の）エミッタ領域、ベース領域及びドリフ
ト領域のドーパント濃度分布と同一の（従来の）エミッ
タ領域、ベース領域及びドリフト領域のドーパント濃度
の分布４００．４０＝ １８ − ４．４０６を持っている。エミッタ領域の分布４０２は
、前に述べた様に軽くドープされていると共に、従来の
やり方に較べて、深さをずって浅くドープしている。こ
の領域の深さは、エミッタ電極１４に一番近い領域の表
面から垂直下向きに測定する。４０８に示す様に、この
発明のこの別の実施例のエミッタ領域は、４１０に示し
た従来の分布の約１ミクロンの深さよりもずっと小さい
深さにドープされている。エミッタ領域を浅い深さに軽
くドープすると、第１図の通路２５に沿ってて移動する
正孔電流担体かＰ形ベース領域２４ｂからエミッタ領域
２６ｂに注入され、エミッタ領域の中で輸送されて、そ
の表面で再結合する。この正孔電流の注入は、エミッタ
領域の注入効率及び正孔電流のレベルの両方を更に減少
する効果を持ち、その両方が、前に述べた様に、ＩＧＴ
の制御可能な順方向電流のレベルを高めるという正味の
効果を持つ。
３図の（従来の）エミッタ領域、ベース領域及びドリフ
ト領域のドーパント濃度分布と同一の（従来の）エミッ
タ領域、ベース領域及びドリフト領域のドーパント濃度
の分布４００．４０＝ １８ − ４．４０６を持っている。エミッタ領域の分布４０２は
、前に述べた様に軽くドープされていると共に、従来の
やり方に較べて、深さをずって浅くドープしている。こ
の領域の深さは、エミッタ電極１４に一番近い領域の表
面から垂直下向きに測定する。４０８に示す様に、この
発明のこの別の実施例のエミッタ領域は、４１０に示し
た従来の分布の約１ミクロンの深さよりもずっと小さい
深さにドープされている。エミッタ領域を浅い深さに軽
くドープすると、第１図の通路２５に沿ってて移動する
正孔電流担体かＰ形ベース領域２４ｂからエミッタ領域
２６ｂに注入され、エミッタ領域の中で輸送されて、そ
の表面で再結合する。この正孔電流の注入は、エミッタ
領域の注入効率及び正孔電流のレベルの両方を更に減少
する効果を持ち、その両方が、前に述べた様に、ＩＧＴ
の制御可能な順方向電流のレベルを高めるという正味の
効果を持つ。
この発明の考えは、順方向電子電流の流れのゲート制御
か出来なくなることを防止する為に、ＩＧＦＥＴ装置に
も用いることが出来る。典型的なＩＧＦＥＴ＋Ｍ造（図
に示してない）は第１図のＩＧＴ構造と略同−であるが
、Ｐ十形コレクタ領域２０の代りにＮ十形トレイン領域
か入る点が異なる。第１図のＩＧＴのエミッタ領域、ベ
ース領域及びドリフト領域が、夫々ＩＧＦＥＴのソース
領域、本体領域及びドリフト に、ＩＧＴのエミッタ電極、ゲーｉ・電極及びコレクタ
電極が、ＩＧＦＥＴのソース電極、デー１借ｌＳ極及び
ドレイン電極に夫々対応する。ＩＣＦＥＴの本体領域に
対する正孔電流の流れを開始するＰ＋形コレクタ領域か
ないから、ＩＧＦＥＴのソース・ドレイン電圧の増加を
原因とする熱的な発生によってこの正孔電流の流れか開
始される。
か出来なくなることを防止する為に、ＩＧＦＥＴ装置に
も用いることが出来る。典型的なＩＧＦＥＴ＋Ｍ造（図
に示してない）は第１図のＩＧＴ構造と略同−であるが
、Ｐ十形コレクタ領域２０の代りにＮ十形トレイン領域
か入る点が異なる。第１図のＩＧＴのエミッタ領域、ベ
ース領域及びドリフト領域が、夫々ＩＧＦＥＴのソース
領域、本体領域及びドリフト に、ＩＧＴのエミッタ電極、ゲーｉ・電極及びコレクタ
電極が、ＩＧＦＥＴのソース電極、デー１借ｌＳ極及び
ドレイン電極に夫々対応する。ＩＣＦＥＴの本体領域に
対する正孔電流の流れを開始するＰ＋形コレクタ領域か
ないから、ＩＧＦＥＴのソース・ドレイン電圧の増加を
原因とする熱的な発生によってこの正孔電流の流れか開
始される。
第５図は、固有ＮＰＮバイポーラ・トランジスタ５０２
及びＩＧＦＥＴ ５０４を含むＩＧＦＥＴ Ｂｌ′−
導体装置の電気回路５００を示す。この回路を（前に述
べた様にドレイン領域かコレクタ領域の代りになること
を別として）第１図に示した構造と関係づけると、第２
図のトランジスタ２０２を（１４成するエミッタ領域、
ベース領域及びドリフト領域が、やはりＮ Ｐ Ｎ ｌ
−ランジスタ５０２を構成することが判る。同様に、Ｉ
ＧＦＥＴ ５０４が第２図のＩＧＦＥＴ ２０８と同
じ構造を表わす。３つの電極５０６，５０８．５’ＩＯ
が、第１図のコレクタ電極、エミッタ電極及びゲート電
極に夫々対応するドレイン電極、ソース電極及びゲート
電極を表わす。（第１図の装置の領域２６ｂに相当する
）ＩＧＦＥＴのソース領域をこの発明に従って軽くドー
プすることにより、前に述べたエミッタ・ベース接合に
於けるバイポーラ動作の抑制と略同様に、ソースと本体
の間の接合に於けるバイポーラ動作か抑制され、固有バ
イポーラ・トランジスタ５０２の導電が抑制される。こ
の為、従来可能であったよりも一層高いレベルの順方向
電流に対し、順方向電流のゲート制御が出来なくなるこ
とが避けられる。
及びＩＧＦＥＴ ５０４を含むＩＧＦＥＴ Ｂｌ′−
導体装置の電気回路５００を示す。この回路を（前に述
べた様にドレイン領域かコレクタ領域の代りになること
を別として）第１図に示した構造と関係づけると、第２
図のトランジスタ２０２を（１４成するエミッタ領域、
ベース領域及びドリフト領域が、やはりＮ Ｐ Ｎ ｌ
−ランジスタ５０２を構成することが判る。同様に、Ｉ
ＧＦＥＴ ５０４が第２図のＩＧＦＥＴ ２０８と同
じ構造を表わす。３つの電極５０６，５０８．５’ＩＯ
が、第１図のコレクタ電極、エミッタ電極及びゲート電
極に夫々対応するドレイン電極、ソース電極及びゲート
電極を表わす。（第１図の装置の領域２６ｂに相当する
）ＩＧＦＥＴのソース領域をこの発明に従って軽くドー
プすることにより、前に述べたエミッタ・ベース接合に
於けるバイポーラ動作の抑制と略同様に、ソースと本体
の間の接合に於けるバイポーラ動作か抑制され、固有バ
イポーラ・トランジスタ５０２の導電が抑制される。こ
の為、従来可能であったよりも一層高いレベルの順方向
電流に対し、順方向電流のゲート制御が出来なくなるこ
とが避けられる。
この発明の実施例では２種類のドーパント濃度の分布を
図示して説明したが、正確な分布は上に述べた限界内で
二及びその分布状態を変えることが出来ることが理解さ
れよう。勿論、種々のドーピング方法によって異なるド
ーパント分布が生ずる。更に、この発明に従ってエミッ
タ領域の表面ドーパント濃度のレベルを下げると、前に
述べた様に、絶縁ゲート装置のゲート制御が可能な順方
向電流レベルが増加するが、このレベルの低下は装置の
両端の順方向電圧降下を増加する別の効果を持つことが
理解されよう。従って、こ＼で述べた限界内で表面ドー
パント濃度を変えて、ゲート制御が可能な順方向電流の
レベルを高くすると共に、受入れることが出来る様な大
きさの順方向電圧降下にすることが１４１来る。順方向
電圧降下の受入れることの出来る様な大きさは、装置の
特定の用途によって決まる。
図示して説明したが、正確な分布は上に述べた限界内で
二及びその分布状態を変えることが出来ることが理解さ
れよう。勿論、種々のドーピング方法によって異なるド
ーパント分布が生ずる。更に、この発明に従ってエミッ
タ領域の表面ドーパント濃度のレベルを下げると、前に
述べた様に、絶縁ゲート装置のゲート制御が可能な順方
向電流レベルが増加するが、このレベルの低下は装置の
両端の順方向電圧降下を増加する別の効果を持つことが
理解されよう。従って、こ＼で述べた限界内で表面ドー
パント濃度を変えて、ゲート制御が可能な順方向電流の
レベルを高くすると共に、受入れることが出来る様な大
きさの順方向電圧降下にすることが１４１来る。順方向
電圧降下の受入れることの出来る様な大きさは、装置の
特定の用途によって決まる。
当業者であれば、この明細書で云う「ベース」及び「ゲ
ート」と、「エミッタ」及び「ソース」と云う言葉が均
等物であることは明らかであろう。
ート」と、「エミッタ」及び「ソース」と云う言葉が均
等物であることは明らかであろう。
従って、この発明の範囲を決定する際、何れの言葉を使
っても、その均等物を含むことを承知されたい。特定の
導電型を持つ半導体領域について説明したか、この発明
は相補形の半導体領域を持つ、即ちＰ形及びＮ影領域の
導電型が逆になっている絶縁ゲート装置にも同じ様に適
用し得る。更に、特定のＩＧＴ及びＩＧＦＥＴ装置を図
示して説明したが、この発明の範囲は、こういうバイポ
ーラ・トランジスタを持つあらゆる形の絶縁ゲート装置
を含むことを承知されたい。
っても、その均等物を含むことを承知されたい。特定の
導電型を持つ半導体領域について説明したか、この発明
は相補形の半導体領域を持つ、即ちＰ形及びＮ影領域の
導電型が逆になっている絶縁ゲート装置にも同じ様に適
用し得る。更に、特定のＩＧＴ及びＩＧＦＥＴ装置を図
示して説明したが、この発明の範囲は、こういうバイポ
ーラ・トランジスタを持つあらゆる形の絶縁ゲート装置
を含むことを承知されたい。
この発明を好ましい実施例について図示して説明したか
、当業者には、この発明の範囲内で種々の変更が考えら
れよう。従って、この発明は特許請求の範囲の記載のみ
によって限定されることを承知されたい。
、当業者には、この発明の範囲内で種々の変更が考えら
れよう。従って、この発明は特許請求の範囲の記載のみ
によって限定されることを承知されたい。
第１図はこの発明に従って構成された絶縁ゲート・トラ
ンジスタの断面図、第２図は第１図の絶縁ゲート・トラ
ンジスタの等価回路図、第３図はこの発明に従ってドー
プされたエミッタ領域の分布を含む、第１図の絶縁ゲー
ト・トランジスタの各領域のドーパント濃度の分布を示
すグラフ、第４図はこの発明の別の実施例のドーパント
４４度の−２３＝ 分布を示すグラフ、第５図は絶縁ゲート電界効果トラン
ジスタの等価回路図である。 （主な符号の説明） １８：ゲート電極 ２２ニドリフト領域 ２４：ベース領域 ２６：エミッタ領域
ンジスタの断面図、第２図は第１図の絶縁ゲート・トラ
ンジスタの等価回路図、第３図はこの発明に従ってドー
プされたエミッタ領域の分布を含む、第１図の絶縁ゲー
ト・トランジスタの各領域のドーパント濃度の分布を示
すグラフ、第４図はこの発明の別の実施例のドーパント
４４度の−２３＝ 分布を示すグラフ、第５図は絶縁ゲート電界効果トラン
ジスタの等価回路図である。 （主な符号の説明） １８：ゲート電極 ２２ニドリフト領域 ２４：ベース領域 ２６：エミッタ領域
Claims (1)
- 【特許請求の範囲】 １）第１の導電型を持つ半導体ドリフト領域と、該ドリ
フト領域に接する第２の導電型を持つ半導体ベース領域
と、該ベース領域に接する前記第１の導電型を持つ半導
体エミッタ領域と、前記ベース領域から絶縁して隔てら
れたゲート電極とを有し、前記エミッタ領域の表面ドー
パント濃度が前記ベース領域の表面ドーパント濃度の１
５０倍以下である半導体装置。 ２）特許請求の範囲１）に記載した半導体装置に於て、
前記エミッタ領域に接触するエミッタ電極を有し、該エ
ミッタ領域の表面ドーパント濃度が該エミッタ領域及び
前記エミッタ電極の間にオーミック接触を設定するのに
十分である半導体装置。 ３）特許請求の範囲２）に記載した半導体装置に於て、
前記ドリフト領域に接して前記第２の導電型を持つコレ
クタ領域と、該コレクタ領域に接触するコレクタ電極と
を有する半導体装置。 ４）特許請求の範囲２）に記載した半導体装置に於て、
前記ベース領域、エミッタ領域及びドリフト領域がシリ
コン半導体材料で構成され、前記エミッタ領域の表面ド
ーパント濃度が５×１０＾１＾９ドーパント原子／ｃｍ
＾３を越えない半導体装置。 ５）特許請求の範囲４）に記載した半導体装置に於て、
前記エミッタ領域の表面ドーパント濃度が１０＾１＾７
乃至１０＾１＾９ドーパント原子／ｃｍ＾３の範囲内で
ある半導体装置。 ６）特許請求の範囲５）に記載した半導体装置に於て、
前記ドリフト領域に接して前記第２の導電型を持つシリ
コン半導体コレクタ領域と、該コレクタ領域に接触する
コレクタ電極とを有する半導体装置。 ７）特許請求の範囲１）に記載した半導体装置に於て、
前記ベース領域、エミッタ領域及びドリフト領域がシリ
コン半導体材料で構成され、前記エミッタ領域の深さが
１ミクロン未満である半導体装置。 ８）特許請求の範囲７）に記載した半導体装置に於て、
前記エミッタ領域に接触するエミッタ電極を有し、前記
エミッタ領域の表面ドーパント濃度が該エミッタ領域及
び前記エミッタ電極の間にオーミック接触を設定するの
に十分である半導体装置。 ９）特許請求の範囲８）に記載した半導体装置に於て、
前記エミッタ領域の表面ドーパント濃度が５×１０＾１
＾９ドーパント原子／ｃｍ＾３を越えない半導体装置。 １０）特許請求の範囲９）に記載した半導体装置に於て
、前記エミッタ領域の表面ドーパント濃度が１０＾１＾
７乃至１０＾１＾９ドーパント原子／ｃｍ＾３の範囲内
である半導体装置。 １１）特許請求の範囲１０）に記載した半導体装置に於
て、前記ドリフト領域に接して前記第２の導電型を持つ
シリコン半導体コレクタ領域と、該コレクタ領域に接触
するコレクタ電極とを有する半導体装置。 １２）特許請求の範囲７）に記載した半導体装置に於て
、前記ドリフト領域に接して前記第２の導電型を持つシ
リコン半導体コレクタ領域と、該コレクタ領域に接触す
るコレクタ電極とを有する半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US72674985A | 1985-04-24 | 1985-04-24 | |
| US726749 | 1985-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61281557A true JPS61281557A (ja) | 1986-12-11 |
| JPH0693511B2 JPH0693511B2 (ja) | 1994-11-16 |
Family
ID=24919847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61093511A Expired - Lifetime JPH0693511B2 (ja) | 1985-04-24 | 1986-04-24 | 絶縁ゲ−ト半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0199293B2 (ja) |
| JP (1) | JPH0693511B2 (ja) |
| KR (1) | KR900007044B1 (ja) |
| DE (1) | DE3677627D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173372A (ja) * | 1987-01-13 | 1988-07-16 | Nissan Motor Co Ltd | 縦型ｍｏｓトランジスタの製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0202477A3 (en) * | 1985-04-24 | 1988-04-20 | General Electric Company | Method of forming an electrical short circuit between adjoining regions in an insulated gate semiconductor device |
| EP0331892B1 (de) * | 1988-03-10 | 1992-04-01 | Asea Brown Boveri Ag | Mos-gesteuerter Thyristor (MCT) |
| JPH0687504B2 (ja) * | 1988-04-05 | 1994-11-02 | 株式会社東芝 | 半導体装置 |
| DE19808348C1 (de) * | 1998-02-27 | 1999-06-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| US6037631A (en) * | 1998-09-18 | 2000-03-14 | Siemens Aktiengesellschaft | Semiconductor component with a high-voltage endurance edge structure |
| GB0208833D0 (en) * | 2002-04-18 | 2002-05-29 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197771A (ja) * | 1982-04-05 | 1983-11-17 | ゼネラル・エレクトリツク・カンパニイ | 通電能力を改善した絶縁ゲ−ト整流器 |
| JPS605568A (ja) * | 1983-06-23 | 1985-01-12 | Sanken Electric Co Ltd | 縦型絶縁ゲ−ト電界効果トランジスタ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US123936A (en) * | 1872-02-20 | Improvement in top-joints and their connections | ||
| IT1133869B (it) * | 1979-10-30 | 1986-07-24 | Rca Corp | Dispositivo mosfet |
| US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
| SE8107136L (sv) * | 1980-12-02 | 1982-06-03 | Gen Electric | Styrelektrodforsedd likriktaranordning |
| KR910006249B1 (ko) * | 1983-04-01 | 1991-08-17 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체 장치 |
| JPS60186068A (ja) * | 1985-01-31 | 1985-09-21 | Hitachi Ltd | 絶縁ゲート電界効果トランジスタ |
-
1986
- 1986-04-17 DE DE8686105333T patent/DE3677627D1/de not_active Expired - Fee Related
- 1986-04-17 EP EP86105333A patent/EP0199293B2/en not_active Expired - Lifetime
- 1986-04-23 KR KR1019860003124A patent/KR900007044B1/ko not_active IP Right Cessation
- 1986-04-24 JP JP61093511A patent/JPH0693511B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197771A (ja) * | 1982-04-05 | 1983-11-17 | ゼネラル・エレクトリツク・カンパニイ | 通電能力を改善した絶縁ゲ−ト整流器 |
| JPS605568A (ja) * | 1983-06-23 | 1985-01-12 | Sanken Electric Co Ltd | 縦型絶縁ゲ−ト電界効果トランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173372A (ja) * | 1987-01-13 | 1988-07-16 | Nissan Motor Co Ltd | 縦型ｍｏｓトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0693511B2 (ja) | 1994-11-16 |
| EP0199293B1 (en) | 1991-02-27 |
| EP0199293A3 (en) | 1987-04-22 |
| EP0199293B2 (en) | 1995-08-30 |
| EP0199293A2 (en) | 1986-10-29 |
| KR860008625A (ko) | 1986-11-17 |
| KR900007044B1 (ko) | 1990-09-27 |
| DE3677627D1 (de) | 1991-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4620211A (en) | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices | |
| KR0143459B1 (ko) | 모오스 게이트형 전력 트랜지스터 | |
| US5780887A (en) | Conductivity modulated MOSFET | |
| JP2950688B2 (ja) | 電力用半導体素子 | |
| JPH0467343B2 (ja) | ||
| EP0111804B1 (en) | Bidirectional insulated-gate rectifier structures and method of operation | |
| US7250639B1 (en) | Insulated gate bipolar transistor | |
| US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
| JP3188443B2 (ja) | 動作特性を改善したｆｅｔ、ｉｇｂｔおよびｍｃｔ構造、およびその製造方法 | |
| KR100194668B1 (ko) | 전력용 절연 게이트 바이폴라 트랜지스터 | |
| JPH0732249B2 (ja) | 高速スイツチング横形絶縁ゲ−トトランジスタ | |
| JPH0851202A (ja) | 半導体双方向性スイッチおよびその駆動方法 | |
| KR920003704B1 (ko) | 바이폴라 반도체 스윗칭장치와 그의 제조방법 | |
| JP2864629B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH041510B2 (ja) | ||
| JPS61281557A (ja) | 絶縁ゲ−ト半導体装置 | |
| JPH07101737B2 (ja) | 半導体装置の製造方法 | |
| JPH0241182B2 (ja) | ||
| JPH11195784A (ja) | 絶縁ゲート形半導体素子 | |
| CN108172610B (zh) | 一种具有内置镇流电阻的高压igbt器件 | |
| US20150187919A1 (en) | Power semiconductor device | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPS63104481A (ja) | 伝導度変調型たて型ｍｏｓｆｅｔ | |
| JP2808882B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2551152B2 (ja) | Ｍｏｓコントロールサイリスタ |