JP3188443B2 - 動作特性を改善したｆｅｔ、ｉｇｂｔおよびｍｃｔ構造、およびその製造方法 - Google Patents
動作特性を改善したｆｅｔ、ｉｇｂｔおよびｍｃｔ構造、およびその製造方法Info
- Publication number
- JP3188443B2 JP3188443B2 JP11191790A JP11191790A JP3188443B2 JP 3188443 B2 JP3188443 B2 JP 3188443B2 JP 11191790 A JP11191790 A JP 11191790A JP 11191790 A JP11191790 A JP 11191790A JP 3188443 B2 JP3188443 B2 JP 3188443B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- body region
- transistor
- type body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 210000000746 body region Anatomy 0.000 claims description 83
- 230000003071 parasitic effect Effects 0.000 claims description 51
- 229910052738 indium Inorganic materials 0.000 claims description 30
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 30
- 229910052782 aluminium Inorganic materials 0.000 claims description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 23
- 230000005669 field effect Effects 0.000 claims description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 21
- 229910052796 boron Inorganic materials 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052733 gallium Inorganic materials 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 10
- 230000001965 increasing effect Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims 2
- 230000004913 activation Effects 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 25
- 239000002019 doping agent Substances 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000002411 adverse Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005204 segregation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008450 motivation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 発明の分野 本発明は、半導体装置に関し、更に詳しくはFET、IGB
TおよびMCTの動作特性の改良、および動作特性を改良し
たFET、IGBTおよびMCT構造の製造方法に関する。
TおよびMCTの動作特性の改良、および動作特性を改良し
たFET、IGBTおよびMCT構造の製造方法に関する。
発明の背景 Ｎ＋ソース領域がＰ型本体領域によってＮ型ドリフト
／ドレイン領域から隔てられ、絶縁ゲート電極がＰ型本
体領域上に設けられて、ソース領域からドリフト／ドレ
イン領域まで延出しているFETにおいては、寄生NPNバイ
ポーラトランジスタが所望の電界効果トランジスタと並
列に存在する。第１の主電極がソースおよび本体領域と
オーミック接触して設けられ、第２の主電極がドレイン
領域とオーミック接触して設けられている。この寄生バ
イポーラトランジスタにおいては、Ｎ型ソース領域はエ
ミッタとして作用し、Ｐ型本体領域はベース領域として
作用し、Ｎ型ドレイン領域はコレクタとして作用し、エ
ミッタ／ベース機能が短絡されている。誘導負荷におい
てFETをターンオフする際、この寄生NPNトランジスタが
導通状態になって、電界効果トランジスタの動作に悪影
響を及ぼしたり、装置を破損することがある。本体／ド
リフト領域のPN接合部（固有のダイオード）が順方向に
バイアスされる回路においては、ソース領域の下のＰ型
本体領域延長部に相当なホール電流が存在する。この電
流は、本体領域のその部分の比較的高い抵抗と組み合わ
さって、第１の主電極接触部から離れている側のソース
／本体PN接合部の部分を順方向にバイアスするに充分な
電圧降下を発生する。このソース／本体PN接合部のその
部分からキャリアを注入されると、NPN寄生トランジス
タが導通して、装置を破壊する。電力用FETにおいて
は、この寄生NPNトランジスタの大きな利得はFETの堅固
さに悪影響を与える。これは、このNPNトランジスタの
利得が大きくなればなるほど、それをターンオンさせる
のに必要な電流が小さくなり、FETの安全動作領域が小
さくなるからである。安全動作領域はFETが装置を破壊
することなくターンオフの際に耐えることができる電流
と電圧の組合せである。所与の電圧において、FETに流
れる電流をその電圧の最大SOA値よりも大きくすると、
装置のブレークダウンが発生する。同様に、ある一定電
流レベルにおける電圧をその電流のSOA最大電圧よりも
高くすると、装置がブレークダウンし、装置をターンオ
フできなくなる。このようなブレークダウンは装置を破
壊することもある。これらの理由のために、電力用FET
の寄生NPNトランジスタの利得を最小にすることが好ま
しいものと考えられている。このNPNトランジスタの利
得はＰ型本体領域のドーピングレベルに依存している。
Ｐ型本体領域のドーピングレベルが高くなればなるほ
ど、このNPNトランジスタの利得は低くなる。この結
果、この寄生NPNトランジスタの悪影響を最小にするた
めに、Ｐ型本体領域を可能な限り高濃度にドープするこ
とが望ましい。不都合にも、本体領域を高濃度にドープ
すると、所望の電界効果トランジスタの動作に悪影響を
及ぼす。すなわち、Ｐ型本体領域のドーピングレベルを
増大すると、Ｐ型本体領域を通ってソース領域からドレ
イン領域まで延在しているＮ型チャンネルのしきい値電
圧、すなわちそのチャンネルを電子に対して導通させる
のに必要なゲート電圧が増大することになる。
／ドレイン領域から隔てられ、絶縁ゲート電極がＰ型本
体領域上に設けられて、ソース領域からドリフト／ドレ
イン領域まで延出しているFETにおいては、寄生NPNバイ
ポーラトランジスタが所望の電界効果トランジスタと並
列に存在する。第１の主電極がソースおよび本体領域と
オーミック接触して設けられ、第２の主電極がドレイン
領域とオーミック接触して設けられている。この寄生バ
イポーラトランジスタにおいては、Ｎ型ソース領域はエ
ミッタとして作用し、Ｐ型本体領域はベース領域として
作用し、Ｎ型ドレイン領域はコレクタとして作用し、エ
ミッタ／ベース機能が短絡されている。誘導負荷におい
てFETをターンオフする際、この寄生NPNトランジスタが
導通状態になって、電界効果トランジスタの動作に悪影
響を及ぼしたり、装置を破損することがある。本体／ド
リフト領域のPN接合部（固有のダイオード）が順方向に
バイアスされる回路においては、ソース領域の下のＰ型
本体領域延長部に相当なホール電流が存在する。この電
流は、本体領域のその部分の比較的高い抵抗と組み合わ
さって、第１の主電極接触部から離れている側のソース
／本体PN接合部の部分を順方向にバイアスするに充分な
電圧降下を発生する。このソース／本体PN接合部のその
部分からキャリアを注入されると、NPN寄生トランジス
タが導通して、装置を破壊する。電力用FETにおいて
は、この寄生NPNトランジスタの大きな利得はFETの堅固
さに悪影響を与える。これは、このNPNトランジスタの
利得が大きくなればなるほど、それをターンオンさせる
のに必要な電流が小さくなり、FETの安全動作領域が小
さくなるからである。安全動作領域はFETが装置を破壊
することなくターンオフの際に耐えることができる電流
と電圧の組合せである。所与の電圧において、FETに流
れる電流をその電圧の最大SOA値よりも大きくすると、
装置のブレークダウンが発生する。同様に、ある一定電
流レベルにおける電圧をその電流のSOA最大電圧よりも
高くすると、装置がブレークダウンし、装置をターンオ
フできなくなる。このようなブレークダウンは装置を破
壊することもある。これらの理由のために、電力用FET
の寄生NPNトランジスタの利得を最小にすることが好ま
しいものと考えられている。このNPNトランジスタの利
得はＰ型本体領域のドーピングレベルに依存している。
Ｐ型本体領域のドーピングレベルが高くなればなるほ
ど、このNPNトランジスタの利得は低くなる。この結
果、この寄生NPNトランジスタの悪影響を最小にするた
めに、Ｐ型本体領域を可能な限り高濃度にドープするこ
とが望ましい。不都合にも、本体領域を高濃度にドープ
すると、所望の電界効果トランジスタの動作に悪影響を
及ぼす。すなわち、Ｐ型本体領域のドーピングレベルを
増大すると、Ｐ型本体領域を通ってソース領域からドレ
イン領域まで延在しているＮ型チャンネルのしきい値電
圧、すなわちそのチャンネルを電子に対して導通させる
のに必要なゲート電圧が増大することになる。
従来、Ｐ型本体領域を高濃度にドープし、その中のチ
ャンネル部分だけをカウンタードープ、すなわちＮ型ド
ーパントをＰ型本体領域の表面内に注入して、その正味
のＰ型ドーピングレベルを低減することにより、Ｐ型本
体領域のドーピングレベルに無関係に電界効果トランジ
スタのしきい値電圧を調節する方法が知られている。
ャンネル部分だけをカウンタードープ、すなわちＮ型ド
ーパントをＰ型本体領域の表面内に注入して、その正味
のＰ型ドーピングレベルを低減することにより、Ｐ型本
体領域のドーピングレベルに無関係に電界効果トランジ
スタのしきい値電圧を調節する方法が知られている。
この寄生NPNバイポーラトランジスタの存在は電界効
果トランジスタのオン状態時の動作に重要な影響を与え
ない。誘導負荷が存在する場合に電界効果トランジスタ
をターンオフする際、または固有のダイオードのターン
オフの際にのみ、この寄生NPNバイポーラトランジスタ
は装置の動作特性に影響を与える。そして、この寄生バ
イポーラトランジスタは、電界効果トランジスタが安全
動作領域の限界近くで動作する電力素子である場合に、
該電界効果トランジスタの動作特性に影響を与えるだけ
である。
果トランジスタのオン状態時の動作に重要な影響を与え
ない。誘導負荷が存在する場合に電界効果トランジスタ
をターンオフする際、または固有のダイオードのターン
オフの際にのみ、この寄生NPNバイポーラトランジスタ
は装置の動作特性に影響を与える。そして、この寄生バ
イポーラトランジスタは、電界効果トランジスタが安全
動作領域の限界近くで動作する電力素子である場合に、
該電界効果トランジスタの動作特性に影響を与えるだけ
である。
絶縁ゲート型バイポーラトランジスタ（IGBT）は、Ｐ
＋コレクタ領域がＮ型ドリフト領域と第２の主電極との
間に配設されていることを除いて、FETと構造が同じで
ある。この結果、IGBTは同様な寄生NPNバイポーラトラ
ジスタを有している。しかしながら、この寄生NPNバイ
ポーラトランジスタは、装置のSOAに影響を与えない。
これは装置のSOAが下側の、すなわちPNPトランジスタに
よって制限されるからである。むしろ、IGBTにおいて
は、この寄生トランジスタはIGBTがオン状態時にラッチ
する主電流レベルに影響を与える。この寄生NPNトラン
ジスタの利得が大きくなればなるほど、IGBTのラッチ電
流が低くなる。周知のように、IGBTは非ラッチ型装置で
あるので、このようにラッチ電流が低減することは好ま
しくないことである。この結果、IGBTのラッチ電流を最
大にするために、IGBTの寄生NPNトランジスタの利得を
最小にすることが好ましい。FETに使用されているのと
同じ技術を使用して、IGBTの寄生NPNトランジスタの利
得を最小にすることができる。したがって、IGBTの寄生
NPNトランジスタの利得を低減する唯一の理由はラッチ
電流を増大することである。
＋コレクタ領域がＮ型ドリフト領域と第２の主電極との
間に配設されていることを除いて、FETと構造が同じで
ある。この結果、IGBTは同様な寄生NPNバイポーラトラ
ジスタを有している。しかしながら、この寄生NPNバイ
ポーラトランジスタは、装置のSOAに影響を与えない。
これは装置のSOAが下側の、すなわちPNPトランジスタに
よって制限されるからである。むしろ、IGBTにおいて
は、この寄生トランジスタはIGBTがオン状態時にラッチ
する主電流レベルに影響を与える。この寄生NPNトラン
ジスタの利得が大きくなればなるほど、IGBTのラッチ電
流が低くなる。周知のように、IGBTは非ラッチ型装置で
あるので、このようにラッチ電流が低減することは好ま
しくないことである。この結果、IGBTのラッチ電流を最
大にするために、IGBTの寄生NPNトランジスタの利得を
最小にすることが好ましい。FETに使用されているのと
同じ技術を使用して、IGBTの寄生NPNトランジスタの利
得を最小にすることができる。したがって、IGBTの寄生
NPNトランジスタの利得を低減する唯一の理由はラッチ
電流を増大することである。
MOS制御型サイリスタ（MCT）は、Ｎ型ベース領域から
の電流を直接第１の電力電極に流れさせて、サイリスタ
のＰ型エミッタ/N型ベース領域のPN接合部をバイパス
し、これによりサイリスタの再生動作を防止してサイリ
スタをターンオフするように設計された電界効果構造を
有している。この電界効果構造を設けたことによって、
実際上、ターンオフ構造のＮ＋ソース領域、サイリスタ
のＰ型エミッタ領域およびサイリスタのＮ型ベース領域
により電界効果トランジスタが形成される。この構造は
寄生NPNバイポーラトランジスタを有している。IGBTと
同様に、寄生NPNバイポーラトランジスタの利得を減ら
すことによってMCTのラッチ電流を増大することを期待
できるが、これはMCTがオン状態でラッチするものであ
るので好ましくないものである。この結果、従来は寄生
NPNバイポーラトランジスタの利得を低減しようとする
理由がなかった。
の電流を直接第１の電力電極に流れさせて、サイリスタ
のＰ型エミッタ/N型ベース領域のPN接合部をバイパス
し、これによりサイリスタの再生動作を防止してサイリ
スタをターンオフするように設計された電界効果構造を
有している。この電界効果構造を設けたことによって、
実際上、ターンオフ構造のＮ＋ソース領域、サイリスタ
のＰ型エミッタ領域およびサイリスタのＮ型ベース領域
により電界効果トランジスタが形成される。この構造は
寄生NPNバイポーラトランジスタを有している。IGBTと
同様に、寄生NPNバイポーラトランジスタの利得を減ら
すことによってMCTのラッチ電流を増大することを期待
できるが、これはMCTがオン状態でラッチするものであ
るので好ましくないものである。この結果、従来は寄生
NPNバイポーラトランジスタの利得を低減しようとする
理由がなかった。
この結果、従来技術では、MCTのMOS構造のターンオフ
チャンネルの近傍にあるＰ型エミッタ領域の部分を高濃
度にドープするとともに、該チャンネル部をカウンター
ドープすることは何ら教示されていないし、また示唆さ
れてもいない。FETまたはIGBTにおけるこのような構造
を改善しようとする従来の動機がMCTには適用できな
い。これはFETおよびIGBTにおいてこの構造を改善すべ
き問題がMCTに存在しないからである。
チャンネルの近傍にあるＰ型エミッタ領域の部分を高濃
度にドープするとともに、該チャンネル部をカウンター
ドープすることは何ら教示されていないし、また示唆さ
れてもいない。FETまたはIGBTにおけるこのような構造
を改善しようとする従来の動機がMCTには適用できな
い。これはFETおよびIGBTにおいてこの構造を改善すべ
き問題がMCTに存在しないからである。
dc−dc電力コンバータのようなシステムにおいてはMC
Tを有する回路を可能な限り高い周波数で動作させるこ
とが望まれている。この結果、高い周波数における動作
を容易にする新しいMCT構造が望まれている。
Tを有する回路を可能な限り高い周波数で動作させるこ
とが望まれている。この結果、高い周波数における動作
を容易にする新しいMCT構造が望まれている。
溝形ゲートFETおよびIGBTの出現によって寄生NTNバイ
ポーラトランジスタの利得を制御することが溝構造を使
用するかプレーナ構造を使用するかどうかについて判定
する場合の考慮すべき事柄の１つとなっている。これは
溝形ゲート装置の本体またはベース領域のチャンネル部
分に対するイオン注入によるカウンタードーピングが不
可能であるからである。これは溝壁がウェーハの主面に
通常直角であり、これにより注入イオンが溝壁に平行に
移動し、本体またはベース領域には注入されないからで
ある。カウンタードーピングが可能でないので、溝形ゲ
ートFETまたはIGBTを設計する設計者は寄生NPNトランジ
スタの利得を低くすることによって高いしきい値電圧を
有するようにするか、寄生NPNトランジスタの利得を高
くすることによって低いしきい値電圧を有するようにす
るかのいずれかを選ばなければならない。以上のことか
ら、FETおよびIGBTにおいて、特に溝形ゲート型のもの
において、寄生NPNトランジスタの利得を最小にする改
良された構造、ならびにこのような構造を作る方法が必
要とされる。
ポーラトランジスタの利得を制御することが溝構造を使
用するかプレーナ構造を使用するかどうかについて判定
する場合の考慮すべき事柄の１つとなっている。これは
溝形ゲート装置の本体またはベース領域のチャンネル部
分に対するイオン注入によるカウンタードーピングが不
可能であるからである。これは溝壁がウェーハの主面に
通常直角であり、これにより注入イオンが溝壁に平行に
移動し、本体またはベース領域には注入されないからで
ある。カウンタードーピングが可能でないので、溝形ゲ
ートFETまたはIGBTを設計する設計者は寄生NPNトランジ
スタの利得を低くすることによって高いしきい値電圧を
有するようにするか、寄生NPNトランジスタの利得を高
くすることによって低いしきい値電圧を有するようにす
るかのいずれかを選ばなければならない。以上のことか
ら、FETおよびIGBTにおいて、特に溝形ゲート型のもの
において、寄生NPNトランジスタの利得を最小にする改
良された構造、ならびにこのような構造を作る方法が必
要とされる。
インジウムおよびアルミニウムがＰ型ドーパントであ
ることは知られているが、半導体工業においては、イン
ジウムおよびアルミニウムをシリコンのドーパントとし
て使用するのを避けることが通常のことである。これ
は、それらの偏析係数が小さいので、所望の構造を得る
ための過程で予想できないことが発生するからである。
ホウ素をＰ型ドーパントとして使用することによって完
全に予想し得る装置構造および特性が得られる。ホウ素
をＰ型ドーパントとして本質的に排他的に使用する背後
の理由はジョン・ウィリィ・アンド・サンズ（John Wil
ey ＆ Sons）社によって出版されたソラブ・Ｋ・ガンジ
（Sorab K.Ghandi）の著書「マイクロエレクトロニクス
の理論と実際（The Theory and Practice of Microelec
tronics）」、特にその「Ｐ型不純物の選択（Choice of
P−type Impurity）」と題する節に記載されている。
シリコン中のドーパントとしてのホウ素およびリンの特
性については多くの文献があるが、Ｐ型ドープ領域を作
るのにインジウムおよびアルミニウムを使用することに
ついての文献はあまりない。ジャーナル・オブ・アプラ
イド・フィジックス（Journal of Applied Physics）、
第53巻、第12号（1982年12月）第9214頁−第9216頁に記
載されているＤ・Ａ・アントニエジス他（D.A.Antoniad
is et al）による論文「シリコン不活性物質へのインジ
ウムの拡散および酸化環境（Diffusion of Indium in S
ilicon Inert and Oxidizing Ambients）」にはインジ
ウムの拡散特性についてのデータが示され、インジウム
は0.1の偏析係数を有すると結論されている。詳しくは
上記の両文献を参照されたい。
ることは知られているが、半導体工業においては、イン
ジウムおよびアルミニウムをシリコンのドーパントとし
て使用するのを避けることが通常のことである。これ
は、それらの偏析係数が小さいので、所望の構造を得る
ための過程で予想できないことが発生するからである。
ホウ素をＰ型ドーパントとして使用することによって完
全に予想し得る装置構造および特性が得られる。ホウ素
をＰ型ドーパントとして本質的に排他的に使用する背後
の理由はジョン・ウィリィ・アンド・サンズ（John Wil
ey ＆ Sons）社によって出版されたソラブ・Ｋ・ガンジ
（Sorab K.Ghandi）の著書「マイクロエレクトロニクス
の理論と実際（The Theory and Practice of Microelec
tronics）」、特にその「Ｐ型不純物の選択（Choice of
P−type Impurity）」と題する節に記載されている。
シリコン中のドーパントとしてのホウ素およびリンの特
性については多くの文献があるが、Ｐ型ドープ領域を作
るのにインジウムおよびアルミニウムを使用することに
ついての文献はあまりない。ジャーナル・オブ・アプラ
イド・フィジックス（Journal of Applied Physics）、
第53巻、第12号（1982年12月）第9214頁−第9216頁に記
載されているＤ・Ａ・アントニエジス他（D.A.Antoniad
is et al）による論文「シリコン不活性物質へのインジ
ウムの拡散および酸化環境（Diffusion of Indium in S
ilicon Inert and Oxidizing Ambients）」にはインジ
ウムの拡散特性についてのデータが示され、インジウム
は0.1の偏析係数を有すると結論されている。詳しくは
上記の両文献を参照されたい。
半導体技術に専門知識を有する者は、「予測できな
い」処理を使用することについて明確な動機がない場合
には、予測または制御することが困難であると知られて
いる処理方法で実験するよりもむしろ、比較的高い歩留
まりのために装置の製造用として確立された制御可能な
処理方法に依存している。本体領域のチャンネル部分に
対するカンタードーピング用のイオン注入を制御して、
本体領域にドーパント濃度を高くしながら絶縁ゲート構
造のしきい値電圧を調節する技術が有効で確立されてい
るので、従来、電界効果装置の製造においてシリコン中
のドーパントとしてインジウムまたはアルミニウムを積
極的に使用しようとする試みはなかった。
い」処理を使用することについて明確な動機がない場合
には、予測または制御することが困難であると知られて
いる処理方法で実験するよりもむしろ、比較的高い歩留
まりのために装置の製造用として確立された制御可能な
処理方法に依存している。本体領域のチャンネル部分に
対するカンタードーピング用のイオン注入を制御して、
本体領域にドーパント濃度を高くしながら絶縁ゲート構
造のしきい値電圧を調節する技術が有効で確立されてい
るので、従来、電界効果装置の製造においてシリコン中
のドーパントとしてインジウムまたはアルミニウムを積
極的に使用しようとする試みはなかった。
発明の目的 従って、本発明の主目的は溝形ゲートを有するFETお
よびIGBTのしきい値電圧を制御する改良された構造を提
供することにある。
よびIGBTのしきい値電圧を制御する改良された構造を提
供することにある。
本発明の他の目的は従来のMCT構造よりも速いターン
オフを行うMCT構造を提供することにある。
オフを行うMCT構造を提供することにある。
他の目的はFET、IGBTおよびMCTを製造する改良された
方法を提供することにある。
方法を提供することにある。
発明の要約 本発明によれば、FETにおいて、本体領域をインジウ
ム、アルミニウムおよびガリウムのうちの１つ以上でド
ープするか、またはホウ素と、インジウム、アルミニウ
ムおよびガリウムのうちの１つ以上とからなるドーパン
トの組合せでドープすることによって、高濃度にドープ
されたＰ型本体領域および低濃度にドープされたチャン
ネル領域が設けられる。インジウムおよびアルミニウム
は共にシリコン／二酸化シリコン偏析係数が小さいの
で、ゲート酸化物に隣接する本体領域において減少す
る。ガリウムの濃度も酸化物中における拡散速度が高い
ので実質的に減少する。この結果の構造はベース領域を
ドープするためにホウ素のみを使用した場合のチャンネ
ルに対するカウンタードーピングを行ったものと機能的
に等価である。しかしながら、カウンタードーピングを
行う場合と異なって、この技術は溝形ゲート構造および
プレーナ構造に対して等しく有効である。この技術は、
溝形ゲート装置における本体領域のドーピングレベルお
よびしきい値電圧を独立に制御できるので、結果として
イオン注入によるカウンタードーピングを使用するもの
と比べてかなり有利である。
ム、アルミニウムおよびガリウムのうちの１つ以上でド
ープするか、またはホウ素と、インジウム、アルミニウ
ムおよびガリウムのうちの１つ以上とからなるドーパン
トの組合せでドープすることによって、高濃度にドープ
されたＰ型本体領域および低濃度にドープされたチャン
ネル領域が設けられる。インジウムおよびアルミニウム
は共にシリコン／二酸化シリコン偏析係数が小さいの
で、ゲート酸化物に隣接する本体領域において減少す
る。ガリウムの濃度も酸化物中における拡散速度が高い
ので実質的に減少する。この結果の構造はベース領域を
ドープするためにホウ素のみを使用した場合のチャンネ
ルに対するカウンタードーピングを行ったものと機能的
に等価である。しかしながら、カウンタードーピングを
行う場合と異なって、この技術は溝形ゲート構造および
プレーナ構造に対して等しく有効である。この技術は、
溝形ゲート装置における本体領域のドーピングレベルお
よびしきい値電圧を独立に制御できるので、結果として
イオン注入によるカウンタードーピングを使用するもの
と比べてかなり有利である。
IGBTのベースのドーパントとしてホウ素と、アルミニ
ウム、インジウムおよびガリウムの１つ以上との組合せ
を使用することにより、同様に、ベース領域のチャンネ
ル部分についてのカウンタードーピングによるものと同
じ利点が得られる。
ウム、インジウムおよびガリウムの１つ以上との組合せ
を使用することにより、同様に、ベース領域のチャンネ
ル部分についてのカウンタードーピングによるものと同
じ利点が得られる。
MCTにおいては、高濃度にドープされたＰ型エミッタ
領域を設けると共に、そのエミッタ領域のMOSターンオ
フ構造に低いしきい値電圧のチャンネルを設けることに
よって、MCTの動作特性に実質的な改良が得られ、特に
絶縁ゲートにターンオフ電圧を印加したときに装置をよ
り迅速にターンオフすることができる。この新しい好ま
しい構造は、Ｐ型エミッタ領域をホウ素と、インジウ
ム、アルミニウムおよびガリウムの１つ以上との組合せ
でドープするか、または表面ゲート装置のＰ型エミッタ
領域のチャンネル部分にカウンタードーピングを行っ
て、チャンネル自身内を除くエミッタ領域の他の部分の
ドーピング濃度を高くすると共にしきい値電圧を低くす
ることによって形成することができる。
領域を設けると共に、そのエミッタ領域のMOSターンオ
フ構造に低いしきい値電圧のチャンネルを設けることに
よって、MCTの動作特性に実質的な改良が得られ、特に
絶縁ゲートにターンオフ電圧を印加したときに装置をよ
り迅速にターンオフすることができる。この新しい好ま
しい構造は、Ｐ型エミッタ領域をホウ素と、インジウ
ム、アルミニウムおよびガリウムの１つ以上との組合せ
でドープするか、または表面ゲート装置のＰ型エミッタ
領域のチャンネル部分にカウンタードーピングを行っ
て、チャンネル自身内を除くエミッタ領域の他の部分の
ドーピング濃度を高くすると共にしきい値電圧を低くす
ることによって形成することができる。
本発明と考えられる主題は明細書の特許請求の範囲に
記載されているが、本発明の構成および実施方法は本発
明の他の目的および利点とともに添付図面を参照した以
下の説明からよく理解することができるであろう。
記載されているが、本発明の構成および実施方法は本発
明の他の目的および利点とともに添付図面を参照した以
下の説明からよく理解することができるであろう。
詳しい説明 第１図には、従来の縦型表面ゲート電力電界効果トラ
ンジスタが全体的に10Sとして示されている。この明細
書において、「縦型FET」のように装置に対して使用さ
れる「縦型」とは、装置構造において、電流が横方向す
なわちウェーハの主面に平行に流れるのではなくて、電
流がウェーハの上面と下面との間を上下方向にチップを
通って流れることを意味している。この装置は下側主面
に隣接している高濃度にドープされたＮ型（Ｎ＋）ドレ
イン領域18、およびこのドレイン領域18の上面に隣接し
て、上側主面まで延在している低濃度にドープされたＮ
型（Ｎ−）ドリフト領域20を有する半導体材料の本体を
有する。高濃度にドープされたＰ型（Ｐ＋）本体領域24
が半導体本体の上側主面からドリフト領域20内へ延在し
ている。低濃度にドープされたＰ型（Ｐ−）本体領域延
長部22が半導体本体の上側主面からドリフト領域20内へ
延在して、Ｐ＋本体領域24に隣接し且つそれから横方向
に延在している。高濃度にドープされたＮ型（Ｎ＋）ソ
ース領域26が半導体本体の上側主面からＰ＋本体領域24
およびＰ−本体領域延長部22内へ延在している。この結
果、本体領域およびドリフト領域の間に複合PN接合部21
が形成される。絶縁ゲート電極42が半導体本体の上側主
面上に設けられ、これはソース領域26に整合してそこか
ら本体領域延長部22を横切ってドリフト領域20に接合す
るまで延在し、本体領域延長部22のチャンネル部分の電
子の導電率を制御するようになっている。第１の主（ソ
ース）電極46が半導体本体の上側主面上に設けられて、
Ｐ＋本体領域24およびソース領域26とオーミック接触す
る。第２の主（ドレイン）電極48が半導体本体の下側主
面上に設けられて、ドレイン領域18とオーミック接触す
る。
ンジスタが全体的に10Sとして示されている。この明細
書において、「縦型FET」のように装置に対して使用さ
れる「縦型」とは、装置構造において、電流が横方向す
なわちウェーハの主面に平行に流れるのではなくて、電
流がウェーハの上面と下面との間を上下方向にチップを
通って流れることを意味している。この装置は下側主面
に隣接している高濃度にドープされたＮ型（Ｎ＋）ドレ
イン領域18、およびこのドレイン領域18の上面に隣接し
て、上側主面まで延在している低濃度にドープされたＮ
型（Ｎ−）ドリフト領域20を有する半導体材料の本体を
有する。高濃度にドープされたＰ型（Ｐ＋）本体領域24
が半導体本体の上側主面からドリフト領域20内へ延在し
ている。低濃度にドープされたＰ型（Ｐ−）本体領域延
長部22が半導体本体の上側主面からドリフト領域20内へ
延在して、Ｐ＋本体領域24に隣接し且つそれから横方向
に延在している。高濃度にドープされたＮ型（Ｎ＋）ソ
ース領域26が半導体本体の上側主面からＰ＋本体領域24
およびＰ−本体領域延長部22内へ延在している。この結
果、本体領域およびドリフト領域の間に複合PN接合部21
が形成される。絶縁ゲート電極42が半導体本体の上側主
面上に設けられ、これはソース領域26に整合してそこか
ら本体領域延長部22を横切ってドリフト領域20に接合す
るまで延在し、本体領域延長部22のチャンネル部分の電
子の導電率を制御するようになっている。第１の主（ソ
ース）電極46が半導体本体の上側主面上に設けられて、
Ｐ＋本体領域24およびソース領域26とオーミック接触す
る。第２の主（ドレイン）電極48が半導体本体の下側主
面上に設けられて、ドレイン領域18とオーミック接触す
る。
第１図に示すように、装置10Sは複数の単位セルで構
成され、その各々は図のＹ方向に延在し（XYZ座標系が
図の下左部分に示されている）、複数の単位セルがＸ方
向に分配されている。図示のように、隣接するＸ方向単
位セルは互いに対称であり、Ｘ方向繰返し構造は２つの
単位セルよりなる。所望により、Ｘ方向繰返し構造の単
位セルの一方のソース領域26を省略することができ、こ
の場合には、Ｘ方向繰返し構造は単位セルでもある。
成され、その各々は図のＹ方向に延在し（XYZ座標系が
図の下左部分に示されている）、複数の単位セルがＸ方
向に分配されている。図示のように、隣接するＸ方向単
位セルは互いに対称であり、Ｘ方向繰返し構造は２つの
単位セルよりなる。所望により、Ｘ方向繰返し構造の単
位セルの一方のソース領域26を省略することができ、こ
の場合には、Ｘ方向繰返し構造は単位セルでもある。
エミッタとして領域26、ベースとして領域24/22およ
びコレクタとして領域20/18を有するNPNバイポーラトラ
ンジスタが装置10Sに固有のものとして存在する。この
バイポーラトランジスタは、（１）電界効果トランジス
タ構造に固有のものではあるが、その存在は望ましくな
く、また（２）導通した場合に電界効果トランジスタの
動作に有害であるので、しばしば寄生トランジスタと称
せられる。Ｎ＋/P＋接合部はＮ＋/P接合部よりも低いエ
ミッタ注入効率を有し、従って高利得トランジスタより
も導通しにくい低利得トランジスタを形成する傾向があ
るので、本体領域24がＰ型ドーパントで高濃度にドープ
されていると、寄生NPNバイポーラトランジスタは導通
状態になり難い。本体領域延長部22は、表面チャンネル
を導通状態にするためのしきい値電圧を許容し得る低い
電圧にするためには低濃度にドープされたＰ型材料とす
る必要がある。都合の悪いことに、本体領域延長部のこ
の低濃度ドーピングレベルは、Ｐ＋本体領域を含むもの
よりも高い利得を有する第２の寄生NPNバイポーラトラ
ンジスタ部分を形成する。最初に導通状態になるのはこ
の第２の寄生トランジスタ部分であり、従って電界効果
トランジスタのターンオフ動作特性を制限するのはこの
第２の部分である。この種のFETを形成するには、通
常、最初に本体領域延長部22をゲート酸化物の窓を介し
た拡散により形成し、それからＰ＋本体領域24を同じゲ
ート酸化物の窓を介した拡散によって形成する。これに
続いて、上記窓の中央部分を塞いで、ゲート酸化物の縁
部に沿って２つの別の窓を形成し、これらの窓を介した
拡散によってソース領域26を形成している。
びコレクタとして領域20/18を有するNPNバイポーラトラ
ンジスタが装置10Sに固有のものとして存在する。この
バイポーラトランジスタは、（１）電界効果トランジス
タ構造に固有のものではあるが、その存在は望ましくな
く、また（２）導通した場合に電界効果トランジスタの
動作に有害であるので、しばしば寄生トランジスタと称
せられる。Ｎ＋/P＋接合部はＮ＋/P接合部よりも低いエ
ミッタ注入効率を有し、従って高利得トランジスタより
も導通しにくい低利得トランジスタを形成する傾向があ
るので、本体領域24がＰ型ドーパントで高濃度にドープ
されていると、寄生NPNバイポーラトランジスタは導通
状態になり難い。本体領域延長部22は、表面チャンネル
を導通状態にするためのしきい値電圧を許容し得る低い
電圧にするためには低濃度にドープされたＰ型材料とす
る必要がある。都合の悪いことに、本体領域延長部のこ
の低濃度ドーピングレベルは、Ｐ＋本体領域を含むもの
よりも高い利得を有する第２の寄生NPNバイポーラトラ
ンジスタ部分を形成する。最初に導通状態になるのはこ
の第２の寄生トランジスタ部分であり、従って電界効果
トランジスタのターンオフ動作特性を制限するのはこの
第２の部分である。この種のFETを形成するには、通
常、最初に本体領域延長部22をゲート酸化物の窓を介し
た拡散により形成し、それからＰ＋本体領域24を同じゲ
ート酸化物の窓を介した拡散によって形成する。これに
続いて、上記窓の中央部分を塞いで、ゲート酸化物の縁
部に沿って２つの別の窓を形成し、これらの窓を介した
拡散によってソース領域26を形成している。
その後、本体領域延長部22の表面はイオン注入法によ
ってゲート酸化物43を介してカウンタードープされる。
この構造では、本体領域24が高濃度にドープされたＰ型
の領域になるとともに、表面から更に離れた本体領域延
長部22が中位の濃度にドープされるが、本体領域延長部
22がＰ＋本体領域24よりも低い濃度にドープされて、本
体領域延長部を含む寄生バイポーラトランジスタ部分が
比較的高い利得のバイポーラトラジスタとして残る。こ
れは第２図の装置10Tのような溝形ゲート構造の場合に
特有の問題である。第２図においては本体領域延長部22
はベース領域自身と同じ長さ（垂直方向）であり、これ
は短いチャンネルの装置の場合に本体領域が非常に薄
く、この結果ソース領域26、本体領域の延長部22および
ドリフト／ドレイン領域20/18よりなる高い利得の寄生N
PNトランジスタが形成されるからである。これはNPNバ
イポーラトランジスタの本体領域部分の殆んどがチャン
ネルの長さよりもかなり長い第１図に示すプレーナ形ゲ
ート電極構造と対照をなすものである。更に、図示の溝
形ゲート構造において、本体領域延長部22の表面にカウ
ンタードープして、しきい値電圧を低減することは、そ
の部分の溝壁が縦方向に延在しているので不可能であ
る。さらに、PN接合部21はまだ複雑な構造を有してい
る。
ってゲート酸化物43を介してカウンタードープされる。
この構造では、本体領域24が高濃度にドープされたＰ型
の領域になるとともに、表面から更に離れた本体領域延
長部22が中位の濃度にドープされるが、本体領域延長部
22がＰ＋本体領域24よりも低い濃度にドープされて、本
体領域延長部を含む寄生バイポーラトランジスタ部分が
比較的高い利得のバイポーラトラジスタとして残る。こ
れは第２図の装置10Tのような溝形ゲート構造の場合に
特有の問題である。第２図においては本体領域延長部22
はベース領域自身と同じ長さ（垂直方向）であり、これ
は短いチャンネルの装置の場合に本体領域が非常に薄
く、この結果ソース領域26、本体領域の延長部22および
ドリフト／ドレイン領域20/18よりなる高い利得の寄生N
PNトランジスタが形成されるからである。これはNPNバ
イポーラトランジスタの本体領域部分の殆んどがチャン
ネルの長さよりもかなり長い第１図に示すプレーナ形ゲ
ート電極構造と対照をなすものである。更に、図示の溝
形ゲート構造において、本体領域延長部22の表面にカウ
ンタードープして、しきい値電圧を低減することは、そ
の部分の溝壁が縦方向に延在しているので不可能であ
る。さらに、PN接合部21はまだ複雑な構造を有してい
る。
本発明者は、本体領域延長部の別のドーピング処理を
省略し、インジウム、アルミニウムおよびガリウムのう
ちの１つ以上を使用して、またはホウ素と、インジウ
ム、アルミニウムおよびガリウムのうちの１つ以上との
組合せを使用してＰ＋本体領域24を形成することにより
FETの製造が改善でき、第３図に示されているようにド
リフト領域20と本体領域24との間のPN接合部23を非常に
簡単な形状にした装置10S′が形成できることを見い出
した。これはインジウムおよびアルミニウムのシリコン
／二酸化シリコン偏析係数が小さく、かつ二酸化シリコ
ン中におけるガリウムの拡散速度が速いためである。こ
の結果、本体領域延長部を予め拡散することを省略し、
Ｐ＋本体領域部分を直接拡散して、これにより簡単な形
状のPN接合部23を構成できる。しかしながら、１つのド
ーパントがシリコン中で別のドーパントよりもかなり速
く拡散する場合には、２つのドーパントが同じ深さまで
拡散するように最初に低速のドーパントを拡散させるこ
とが好ましいと考えられる。インジウムのみでは良好な
PN接合部を形成しないということが指摘されている。こ
の結果、インジウムよりもむしろホウ素とインジウムと
の組合せを使用することが好ましい。また、ホウ素とイ
ンジウムとを組み合わせて使用することは本体領域およ
びソース電極の間のオーミック接触を高い品質で確実に
形成できる利点がある。
省略し、インジウム、アルミニウムおよびガリウムのう
ちの１つ以上を使用して、またはホウ素と、インジウ
ム、アルミニウムおよびガリウムのうちの１つ以上との
組合せを使用してＰ＋本体領域24を形成することにより
FETの製造が改善でき、第３図に示されているようにド
リフト領域20と本体領域24との間のPN接合部23を非常に
簡単な形状にした装置10S′が形成できることを見い出
した。これはインジウムおよびアルミニウムのシリコン
／二酸化シリコン偏析係数が小さく、かつ二酸化シリコ
ン中におけるガリウムの拡散速度が速いためである。こ
の結果、本体領域延長部を予め拡散することを省略し、
Ｐ＋本体領域部分を直接拡散して、これにより簡単な形
状のPN接合部23を構成できる。しかしながら、１つのド
ーパントがシリコン中で別のドーパントよりもかなり速
く拡散する場合には、２つのドーパントが同じ深さまで
拡散するように最初に低速のドーパントを拡散させるこ
とが好ましいと考えられる。インジウムのみでは良好な
PN接合部を形成しないということが指摘されている。こ
の結果、インジウムよりもむしろホウ素とインジウムと
の組合せを使用することが好ましい。また、ホウ素とイ
ンジウムとを組み合わせて使用することは本体領域およ
びソース電極の間のオーミック接触を高い品質で確実に
形成できる利点がある。
このドーピング技術では、インジウムまたはアルミニ
ウムの偏析係数が小さいことによってシリコンの表面部
分からインジウムまたはアルミニウムのドーパントが本
質的に完全に無くなり、これによりゲート酸化物の下の
表面付近にはホウ素のドーパントのみが残り、それ以外
のＰ型本体領域の残りの部分は高濃度にドープされてい
る。ホウ素の濃度は所望のしきい値電圧を形成するよう
に選択され、インジウムまたはアルミニウムの濃度は本
体領域の残りの部分の全体的なＰ型ドーピングレベルが
所望の値になるように選択される。これは寄生NPNトラ
ンジスタを効果的に抑圧する。この抑圧は、適切な位置
に所望のドーピングレベルを有する装置が形成されるよ
うなドーピング濃度および製造シーケンスを求めるため
に試行錯誤の微調整が必要な、比較的予測できない製造
方法を使用して達成される。また、電極接触面に一層高
濃度にホウ素がドープされた領域を設けることは好まし
いことである。
ウムの偏析係数が小さいことによってシリコンの表面部
分からインジウムまたはアルミニウムのドーパントが本
質的に完全に無くなり、これによりゲート酸化物の下の
表面付近にはホウ素のドーパントのみが残り、それ以外
のＰ型本体領域の残りの部分は高濃度にドープされてい
る。ホウ素の濃度は所望のしきい値電圧を形成するよう
に選択され、インジウムまたはアルミニウムの濃度は本
体領域の残りの部分の全体的なＰ型ドーピングレベルが
所望の値になるように選択される。これは寄生NPNトラ
ンジスタを効果的に抑圧する。この抑圧は、適切な位置
に所望のドーピングレベルを有する装置が形成されるよ
うなドーピング濃度および製造シーケンスを求めるため
に試行錯誤の微調整が必要な、比較的予測できない製造
方法を使用して達成される。また、電極接触面に一層高
濃度にホウ素がドープされた領域を設けることは好まし
いことである。
第４図に示す溝形ゲート装置10T′においては、この
製造方法から生ずる別の実質的な利点は、溝の壁面上の
ゲート酸化物の成長によって、垂直な溝壁内へのカウン
タードーピングのためのイオン注入を必要とすることな
く本体領域のチャンネル部分からアルミニウム、インジ
ウムまたはガリウムのドーパントを本質的に空乏させる
ことである。更に、本体領域自身は拡散によって既存の
Ｎ型領域20内に形成され、またソース領域26は拡散によ
って本体領域24内に形成されるので、ゲート酸化物表面
におけるインジウム、アルミニウムまたはガリウムの空
乏または減少はＰ型本体領域、Ｎ型ドレイン領域および
Ｎ型ソース領域の間の局部的な界面が本体領域の内側へ
収縮することによって本体領域のチャンネル部分を短く
する効果がある。そうでない場合には、PN接合部23は単
一平面内に位置する。この結果、この溝形ゲート装置に
おいては、本体領域のチャンネル部分は溝表面からわず
かに大きな距離だけ本体領域から（垂直方向に）短い。
この結果、この構造は従来の構造のものよりも寄生NPN
バイポーラトランジスタを抑圧するのに更に有効であ
る。
製造方法から生ずる別の実質的な利点は、溝の壁面上の
ゲート酸化物の成長によって、垂直な溝壁内へのカウン
タードーピングのためのイオン注入を必要とすることな
く本体領域のチャンネル部分からアルミニウム、インジ
ウムまたはガリウムのドーパントを本質的に空乏させる
ことである。更に、本体領域自身は拡散によって既存の
Ｎ型領域20内に形成され、またソース領域26は拡散によ
って本体領域24内に形成されるので、ゲート酸化物表面
におけるインジウム、アルミニウムまたはガリウムの空
乏または減少はＰ型本体領域、Ｎ型ドレイン領域および
Ｎ型ソース領域の間の局部的な界面が本体領域の内側へ
収縮することによって本体領域のチャンネル部分を短く
する効果がある。そうでない場合には、PN接合部23は単
一平面内に位置する。この結果、この溝形ゲート装置に
おいては、本体領域のチャンネル部分は溝表面からわず
かに大きな距離だけ本体領域から（垂直方向に）短い。
この結果、この構造は従来の構造のものよりも寄生NPN
バイポーラトランジスタを抑圧するのに更に有効であ
る。
表面ゲート型の絶縁ゲート型バイポーラトランジスタ
（IGBT）が第５図に全体的に110Sとして示され、溝形ゲ
ート型の従来のIGBTが110Tとして第６図に示されてい
る。装置110Sは従来の電界効果トランジスタ10SのＮ＋
ドレイン領域の代わりに半導体本体の下側主面に隣接し
て高濃度にドープされたＰ型（Ｐ＋）領域128が設けら
れていることを除いて従来の電界効果トランジスタ10S
と構造的に同じである。第５図および第６図において
は、第１図および第２図の素子と同じ機能を有する素子
は第１および第２の素子のものに100を加えた参照符号
で表してあり、ここでは詳細に説明しない。また、装置
の製造方法および構造の詳細は絶縁ゲート型バイポーラ
トランジスタの動作を最適化するように調節される。
（IGBT）が第５図に全体的に110Sとして示され、溝形ゲ
ート型の従来のIGBTが110Tとして第６図に示されてい
る。装置110Sは従来の電界効果トランジスタ10SのＮ＋
ドレイン領域の代わりに半導体本体の下側主面に隣接し
て高濃度にドープされたＰ型（Ｐ＋）領域128が設けら
れていることを除いて従来の電界効果トランジスタ10S
と構造的に同じである。第５図および第６図において
は、第１図および第２図の素子と同じ機能を有する素子
は第１および第２の素子のものに100を加えた参照符号
で表してあり、ここでは詳細に説明しない。また、装置
の製造方法および構造の詳細は絶縁ゲート型バイポーラ
トランジスタの動作を最適化するように調節される。
IGBTにおいては、領域126はエミッタと称され、領域1
24はベースと称され、領域120はドリフト領域と称さ
れ、領域128はコレクタと称されている。絶縁ゲート型
バイポーラトランジスタにおいては、寄生NPNパイポー
ラトランジスタが電界効果トランジスタの場合と同様に
存在する。しかしながら、装置の動作におけるその作用
は実質的に異なる。特に、寄生NPNバイポーラトランジ
スタの利得を増大することは絶縁ゲート型バイポーラト
ランジスタがオン状態でラッチする主電流レベルを減ら
すという作用がある。本技術分野で周知であるように、
絶縁ゲート型バイポーラトランジスタにおける問題の１
つは、ラッチしたときに装置の状態のゲート制御が失わ
れるので、絶縁ゲート型バイポーラトランジスタがラッ
チしないようにすることである。すなわち、IGBTにおけ
る寄生NPNバイポーラトランジスタの悪影響は絶縁ゲー
ト型バイポーラトランジスタに対するラッチ電流レベル
を下げることである。
24はベースと称され、領域120はドリフト領域と称さ
れ、領域128はコレクタと称されている。絶縁ゲート型
バイポーラトランジスタにおいては、寄生NPNパイポー
ラトランジスタが電界効果トランジスタの場合と同様に
存在する。しかしながら、装置の動作におけるその作用
は実質的に異なる。特に、寄生NPNバイポーラトランジ
スタの利得を増大することは絶縁ゲート型バイポーラト
ランジスタがオン状態でラッチする主電流レベルを減ら
すという作用がある。本技術分野で周知であるように、
絶縁ゲート型バイポーラトランジスタにおける問題の１
つは、ラッチしたときに装置の状態のゲート制御が失わ
れるので、絶縁ゲート型バイポーラトランジスタがラッ
チしないようにすることである。すなわち、IGBTにおけ
る寄生NPNバイポーラトランジスタの悪影響は絶縁ゲー
ト型バイポーラトランジスタに対するラッチ電流レベル
を下げることである。
ベース領域のドーピングのためにホウ素と、インジウ
ム、アルミニウムおよびガリウムのうちの１つ以上との
組合せを使用することによる本発明の改良された装置製
造方法および構造は、FETの場合と同様に絶縁ゲート型
バイポーラトランジスタの寄生NPNトランジスタの利得
を抑圧するという同じ有益な作用を有している。本発明
による表面ゲート型IGBTは110S′として第７図に示さ
れ、本発明による溝形ゲートIGBTは110T′として第８図
に示されている。装置110S′および110T′は、FET10′
および10T′がFET10Sおよび10Tから異なるのど同じ態様
で装置110Sおよび110Tから異なっている。しかしなが
ら、この異なる構造が絶縁ゲート型バイポーラトランジ
スタの動作に影響を及ぼす様子は電界効果トランジスタ
の動作に影響を及ぼす様子とは実質的に異なっているこ
とに注意されたい。これは、絶縁ゲート型バイポーラト
ランジスタにおいては、寄生NPNトランジスタの利得を
抑圧する目的が、電界効果トランジスタにおける場合の
ように安全動作領域を最大にするよりむしろIGBTのラッ
チング電流レベルを増大するためだからである。
ム、アルミニウムおよびガリウムのうちの１つ以上との
組合せを使用することによる本発明の改良された装置製
造方法および構造は、FETの場合と同様に絶縁ゲート型
バイポーラトランジスタの寄生NPNトランジスタの利得
を抑圧するという同じ有益な作用を有している。本発明
による表面ゲート型IGBTは110S′として第７図に示さ
れ、本発明による溝形ゲートIGBTは110T′として第８図
に示されている。装置110S′および110T′は、FET10′
および10T′がFET10Sおよび10Tから異なるのど同じ態様
で装置110Sおよび110Tから異なっている。しかしなが
ら、この異なる構造が絶縁ゲート型バイポーラトランジ
スタの動作に影響を及ぼす様子は電界効果トランジスタ
の動作に影響を及ぼす様子とは実質的に異なっているこ
とに注意されたい。これは、絶縁ゲート型バイポーラト
ランジスタにおいては、寄生NPNトランジスタの利得を
抑圧する目的が、電界効果トランジスタにおける場合の
ように安全動作領域を最大にするよりむしろIGBTのラッ
チング電流レベルを増大するためだからである。
本発明者は、MOS制御チャンネルがサイリスタのター
ンオフを制御するために導入されて、MOS制御サイリス
タ（MCT）を構成した場合に生じる寄生NPNバイポーラト
ランジスタの従来知られていない作用を発見した。従来
の表面ゲート型の縦型MCTを210Sとして第９図に示し、
本発明による表面ゲート型および溝形ゲート型のMCTを
それぞれ第11図および第12図に210S′および210T′とし
て示している。第10図は本発明を使用せずに構成された
溝形ゲート型のMCTを210Tとして示している。
ンオフを制御するために導入されて、MOS制御サイリス
タ（MCT）を構成した場合に生じる寄生NPNバイポーラト
ランジスタの従来知られていない作用を発見した。従来
の表面ゲート型の縦型MCTを210Sとして第９図に示し、
本発明による表面ゲート型および溝形ゲート型のMCTを
それぞれ第11図および第12図に210S′および210T′とし
て示している。第10図は本発明を使用せずに構成された
溝形ゲート型のMCTを210Tとして示している。
このような寄生NPNトランジスタの存在はFETおよびIG
BTに類似していることによって容易に認識されるが、そ
の作用自体、およびその作用の程度も本技術分野では何
ら理解されていなかったし、または認識されてもいなか
った。そのため、寄生トランジスタについて何かを行う
という示唆もなければ試みもなかった。MOSFETおよびIG
BTにおける寄生NPNバイポーラトランジスタの知られて
いる作用は、寄生トランジスタがMCTに悪影響を及ぼす
という示唆を与えるものではない。にも拘らず、本発明
者は、寄生NPNバイポーラトランジスタの利得を増大す
るとMCTのターンオフ時間が間接的に増大することを見
い出した。これは一連の効果または考察の結果である。
まず、MCTがラッチするためには、サイリスタのPNP（上
側）トランジスタのαＰおよびサイリスタのNPN（下
側）トランジスタのαｎの和が１より大きくなければな
らない。ここにおいてαはサイリスタの対応する固有の
トランジスタの電流利得である。混乱を避けるために、
サイリスタの再生作用を生じる固有のPNPおよびNPNトラ
ンジスタはここにおいてサイリスタのPNPトランジスタ
およびサイリスタのNPNトランジスタと称し、寄生NPNト
ランジスタはサイリスタの固有すなわち主要なNPNトラ
ンジスタと明確に区別するためにその名前で呼ぶ。MCT
中に蓄積された電荷の大多数はＰ型の（広い）ベース領
域中に存在する。この結果、MCTのターンオフ時間はＰ
型ベース領域中のキャリアのライフタイムが短くなるに
従って短くなる。これはライフタイムが短くなると装置
のターンオフの際のベース領域中の蓄積電荷の再結合が
更に速くなるからである。したがって、Ｐ型ベース領域
におけるライフタイムを最小にすることが望ましい。し
かしながら、Ｐ型ベース領域中のキャリアのライフタイ
ムが短くなればなるほど、サイリスタのNPNトランジス
タのαｎが低くなるこのため、要求条件αｎ＞（１−α
Ｐ）によりαｎに対する下限およびＰ型ベース領域中の
キャリアのライフタイムの下限が定まる。そこで、αＰ
を増大できると、αｎおよびＰ型ベース中のキャリアの
ライフタイムを更に減少できる。サイリスタのPNPトラ
ンジスタのαＰはサイリスタのＰ型エミッタ領域のエミ
ッタ効率の関数であるので、その効率は最大にしなけれ
ばならないことが認識された。また、寄生トランジスタ
はＰ型ベース領域220から、Ｐ型エミッタ領域224に接触
している主電極246への電子の流れに対する別の通路を
形成していることが認識された。したがって、寄生NPN
トランジスタに流れる電子が多くなればなるほど、Ｐ型
エミッタ領域の有効なエミッタ効率が低くなる。寄生NP
Nトランジスタを流れる電子の量の主な制御因子は寄生N
PNバイポーラトランジスタのベース輸送効率である。ベ
ース輸送効率が高くなればなるほど、多くの電子がその
トランジスタに流れる。このベース輸送効率は、MCTの
Ｐ型エミッタ領域の延長部222を更に高濃度にドープす
ることによって低減することができる。この結果、MCT
構造の寄生NPNトランジスタの利得を制御することによ
ってターンオフ時間を短かくし、MCTの速度を増大する
ことができる。MCTの速度と寄生NPNトランジスタの特性
との間のこの関係は従来認識されていず、このため従来
技術では高濃度にドープされたＰ型エミッタ領域延長部
およびカウンタードープされたチャンネルをMCTに設け
ることを何ら示唆していない。実際の装置についての測
定およびそのシュミレーションから電子の50％ほどが従
来のMCTのＰ型エミッタ領域延長部を通って流れ、これ
によりＰ型エミッタの効率にかなりの悪影響が生ずるこ
とを確認した。更に大きなパーセンテージの電子がター
ンオフの際にその通路に流れることがある。この電子の
流れは、大電流でターンオフし損なうMCTの重要な原因
と認められる接合部のなだれ降伏の重要な原因であると
考えられる。
BTに類似していることによって容易に認識されるが、そ
の作用自体、およびその作用の程度も本技術分野では何
ら理解されていなかったし、または認識されてもいなか
った。そのため、寄生トランジスタについて何かを行う
という示唆もなければ試みもなかった。MOSFETおよびIG
BTにおける寄生NPNバイポーラトランジスタの知られて
いる作用は、寄生トランジスタがMCTに悪影響を及ぼす
という示唆を与えるものではない。にも拘らず、本発明
者は、寄生NPNバイポーラトランジスタの利得を増大す
るとMCTのターンオフ時間が間接的に増大することを見
い出した。これは一連の効果または考察の結果である。
まず、MCTがラッチするためには、サイリスタのPNP（上
側）トランジスタのαＰおよびサイリスタのNPN（下
側）トランジスタのαｎの和が１より大きくなければな
らない。ここにおいてαはサイリスタの対応する固有の
トランジスタの電流利得である。混乱を避けるために、
サイリスタの再生作用を生じる固有のPNPおよびNPNトラ
ンジスタはここにおいてサイリスタのPNPトランジスタ
およびサイリスタのNPNトランジスタと称し、寄生NPNト
ランジスタはサイリスタの固有すなわち主要なNPNトラ
ンジスタと明確に区別するためにその名前で呼ぶ。MCT
中に蓄積された電荷の大多数はＰ型の（広い）ベース領
域中に存在する。この結果、MCTのターンオフ時間はＰ
型ベース領域中のキャリアのライフタイムが短くなるに
従って短くなる。これはライフタイムが短くなると装置
のターンオフの際のベース領域中の蓄積電荷の再結合が
更に速くなるからである。したがって、Ｐ型ベース領域
におけるライフタイムを最小にすることが望ましい。し
かしながら、Ｐ型ベース領域中のキャリアのライフタイ
ムが短くなればなるほど、サイリスタのNPNトランジス
タのαｎが低くなるこのため、要求条件αｎ＞（１−α
Ｐ）によりαｎに対する下限およびＰ型ベース領域中の
キャリアのライフタイムの下限が定まる。そこで、αＰ
を増大できると、αｎおよびＰ型ベース中のキャリアの
ライフタイムを更に減少できる。サイリスタのPNPトラ
ンジスタのαＰはサイリスタのＰ型エミッタ領域のエミ
ッタ効率の関数であるので、その効率は最大にしなけれ
ばならないことが認識された。また、寄生トランジスタ
はＰ型ベース領域220から、Ｐ型エミッタ領域224に接触
している主電極246への電子の流れに対する別の通路を
形成していることが認識された。したがって、寄生NPN
トランジスタに流れる電子が多くなればなるほど、Ｐ型
エミッタ領域の有効なエミッタ効率が低くなる。寄生NP
Nトランジスタを流れる電子の量の主な制御因子は寄生N
PNバイポーラトランジスタのベース輸送効率である。ベ
ース輸送効率が高くなればなるほど、多くの電子がその
トランジスタに流れる。このベース輸送効率は、MCTの
Ｐ型エミッタ領域の延長部222を更に高濃度にドープす
ることによって低減することができる。この結果、MCT
構造の寄生NPNトランジスタの利得を制御することによ
ってターンオフ時間を短かくし、MCTの速度を増大する
ことができる。MCTの速度と寄生NPNトランジスタの特性
との間のこの関係は従来認識されていず、このため従来
技術では高濃度にドープされたＰ型エミッタ領域延長部
およびカウンタードープされたチャンネルをMCTに設け
ることを何ら示唆していない。実際の装置についての測
定およびそのシュミレーションから電子の50％ほどが従
来のMCTのＰ型エミッタ領域延長部を通って流れ、これ
によりＰ型エミッタの効率にかなりの悪影響が生ずるこ
とを確認した。更に大きなパーセンテージの電子がター
ンオフの際にその通路に流れることがある。この電子の
流れは、大電流でターンオフし損なうMCTの重要な原因
と認められる接合部のなだれ降伏の重要な原因であると
考えられる。
本発明者により、まず第１にエミッタ領域延長部を高
濃度にドープし、MCTのＰ型エミッタ領域延長部のチャ
ンネル部分をカウンタードープすればよいことがわかっ
た。すなわち、エミッタ領域延長部を本質的に除去する
ことである。MCTのＰ型エミッタ領域用のドーパントと
してホウ素と、アルミニウム、インジウムおよびガリウ
ムのうちの１つ以上とを組み合わせて使用することによ
って、チャンネルが半導体本体の平面に沿って位置する
か或いはゲート電極を含む溝の側壁に沿って位置するか
に関係なく、MCTの高濃度にドープされたＰ型エミッタ
領域に低濃度にドープされたチャンネル部分が形成され
る利点がある。また、これらの改良された動作特性は高
濃度にドープされたエミッタ領域のMOSしきい値を調節
するようにカウンタードーピングを使用することによっ
てMCTで得ることができる。高濃度にドープされたエミ
ッタ領域をカウンタードープまたは低濃度にドープされ
たチャンネルとともに有する利点は、MOSターンオフ構
造がＮ型エミッタ領域内に設けられたＰ＋ソース領域を
含んでいる相補型のMCTにも同様に適用することができ
る。
濃度にドープし、MCTのＰ型エミッタ領域延長部のチャ
ンネル部分をカウンタードープすればよいことがわかっ
た。すなわち、エミッタ領域延長部を本質的に除去する
ことである。MCTのＰ型エミッタ領域用のドーパントと
してホウ素と、アルミニウム、インジウムおよびガリウ
ムのうちの１つ以上とを組み合わせて使用することによ
って、チャンネルが半導体本体の平面に沿って位置する
か或いはゲート電極を含む溝の側壁に沿って位置するか
に関係なく、MCTの高濃度にドープされたＰ型エミッタ
領域に低濃度にドープされたチャンネル部分が形成され
る利点がある。また、これらの改良された動作特性は高
濃度にドープされたエミッタ領域のMOSしきい値を調節
するようにカウンタードーピングを使用することによっ
てMCTで得ることができる。高濃度にドープされたエミ
ッタ領域をカウンタードープまたは低濃度にドープされ
たチャンネルとともに有する利点は、MOSターンオフ構
造がＮ型エミッタ領域内に設けられたＰ＋ソース領域を
含んでいる相補型のMCTにも同様に適用することができ
る。
以上図示し説明した装置の各々は縦型の装置である
が、本発明は横型（ラテラル）装置にも同様に適用でき
る。
が、本発明は横型（ラテラル）装置にも同様に適用でき
る。
本発明を好適実施例について詳細に説明したが、本技
術分野に専門知識を有する者にとって多くの変更および
変形を行うことができるものである。従って、本発明の
真の精神および範囲に入るこのような全ての変更および
変形は特許請求の範囲に含まれるものである。
術分野に専門知識を有する者にとって多くの変更および
変形を行うことができるものである。従って、本発明の
真の精神および範囲に入るこのような全ての変更および
変形は特許請求の範囲に含まれるものである。
第１図は従来の表面ゲート型の縦型FET構造を示す斜視
図である。 第２図は従来の溝形ゲート型の縦型FETを示す斜視図で
ある。 第３図は本発明による表面ゲート型の縦型FET構造を示
す斜視図である。 第４図は本発明による溝形ゲート型の縦型FETを示す斜
視図である。 第５図は従来の表面ゲート型の縦型IGBT構造示す斜視図
である。 第６図は従来の溝形ゲート型の縦型IGBTを示す斜視図で
ある。 第７図は本発明による表面ゲート型の縦型IGBTを示す斜
視図である。 第８図は本発明による溝形ゲート型の縦型IGBTを示す斜
視図である。 第９図は従来の表面ゲート型の縦型MCT構造を示す斜視
図である。 第10図は溝形ゲート型の縦型MCT構造を示す斜視図であ
る。 第11図は本発明による表面ゲート型の縦型MCTを示す斜
視図である。 第12図は本発明による溝形ゲート型のMCT構造を示す斜
視図である。 18……ドレイン領域、20……ドリフト領域、22……Ｐ−
本体領域延長部、24……Ｐ＋本体領域、26……Ｎ＋ソー
ス領域、42……絶縁ゲート電極、46……ソース電極、48
……ドレイン電極。
図である。 第２図は従来の溝形ゲート型の縦型FETを示す斜視図で
ある。 第３図は本発明による表面ゲート型の縦型FET構造を示
す斜視図である。 第４図は本発明による溝形ゲート型の縦型FETを示す斜
視図である。 第５図は従来の表面ゲート型の縦型IGBT構造示す斜視図
である。 第６図は従来の溝形ゲート型の縦型IGBTを示す斜視図で
ある。 第７図は本発明による表面ゲート型の縦型IGBTを示す斜
視図である。 第８図は本発明による溝形ゲート型の縦型IGBTを示す斜
視図である。 第９図は従来の表面ゲート型の縦型MCT構造を示す斜視
図である。 第10図は溝形ゲート型の縦型MCT構造を示す斜視図であ
る。 第11図は本発明による表面ゲート型の縦型MCTを示す斜
視図である。 第12図は本発明による溝形ゲート型のMCT構造を示す斜
視図である。 18……ドレイン領域、20……ドリフト領域、22……Ｐ−
本体領域延長部、24……Ｐ＋本体領域、26……Ｎ＋ソー
ス領域、42……絶縁ゲート電極、46……ソース電極、48
……ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−125871（ＪＰ，Ａ) 特開 昭56−71944（ＪＰ，Ａ) 特開 昭54−82183（ＪＰ，Ａ) 特開 昭63−157474（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336 H01L 29/749
Claims (9)
- 【請求項１】シリコン材料から形成され、Ｎ型領域（2
0,120,220）に形成されるＰ型本体領域（24,124,224）
を含み、前記Ｐ型本体領域（24,124,224）に隣接して配
置される絶縁ゲート電極（42,142,242）のゲート酸化物
層（43,143,243）に隣接するチャンネル部を有し、これ
によって前記チャンネル部のの導電率を制御するFET
（電界効果トランジスタ）、IGBT（絶縁ゲート型パイポ
ーラトランジスタ）およびMCT（MOS制御トランジスタ）
構造において、 前記Ｐ型本体領域（24,124,224）はホウ素と、インジウ
ム、アルミニウムおよびガリウムから選択された１つ以
上の他のドーピング材料とによってドープされ、 前記Ｐ型本体領域（24,124,224）の前記チャンネル部の
ドーピング濃度は前記１つ以上の他のドーピング材料の
前記ゲート酸化物層（43,143,243）への空乏化によって
前記Ｐ型本体領域（24,124,224）の残りの部分のドーピ
ング濃度に比較して減じられた構成を有することを特徴
とする動作特性を改善したFET、IGBTおよびMCTから選択
された１つのトランジスタ構造。 - 【請求項２】前記Ｐ型本体領域（24）はＮ型ドリフト領
域（20）に形成され、前記チャンネル部は前記ドリフト
領域（20）と前記Ｐ型本体領域（24）に形成されたＮ型
ソース領域（26）の間に伸び、これによって前記ソース
領域（26）、前記Ｐ型本体領域（24）および前記ドリフ
ト領域（20）によって形成される寄生NPNトランジスタ
の活性化が抑制されることを特徴とする請求項１のFE
T。 - 【請求項３】前記Ｐ型本体領域（124）はＮ型ドリフト
領域（120）に形成され、前記チャンネル部は前記ドリ
フト領域（120）と前記Ｐ型本体領域（124）に形成され
たＮ型エミッタ領域（126）の間に伸び、これによって
前記エミッタ領域（126）、前記Ｐ型本体領域（124）お
よび前記ドリフト領域（120）によって形成される寄生N
PNトランジスタのラッチングが抑制されることを特徴と
する請求項１のIGBT。 - 【請求項４】前記Ｐ型本体領域（224）はＮ型ドリフト
領域（220）に形成され、前記チャンネル部は前記ドリ
フト領域（220）と前記Ｐ型本体領域（224）に形成され
たＮ型領域（226）の間に伸び、これによって前記MCTの
ターン・オフ時間が減少させられることを特徴とする請
求項１のMCT。 - 【請求項５】シリコン材料から形成され、Ｎ型領域（2
0,120,220）に形成されるＰ型本体領域（24,124,224）
を含み、前記Ｐ型本体領域（24,124,224）に隣接して配
置される絶縁ゲート電極（42,142,242）のゲート酸化物
層（43,143,243）に隣接するチャンネル部を有し、これ
によって前記チャンネル部の導電率を制御するFET（電
解効果トランジスタ）、IGBT（絶縁ゲート型バイポーラ
トランジスタ）およびMCT（MOS制御トランジスタ）構造
の製造方法において、 ボロンで前記Ｐ型領域（24,124,224）をドープして前記
チャンネル部に適した第１の不純物濃度にし、 インジウム、アルミニウムおよびガリウムから選択され
た１つ以上の他のＰ型ドーピング材料によって前記Ｐ型
本体領域（24,124,224）を第２の不純物濃度でドープす
ることにより前記Ｐ型本体領域（24,124,224）に適した
第３の不純物濃度にし、 前記１つ以上の他のＰ型ドーピング材料の前記ゲート酸
化物層（43,143,243）への空乏化によって前記第３の不
純物濃度を前記チャンネル部において前記第１の不純物
濃度にほぼ等しい濃度に減ずることを特徴とする動作特
性を改善したFET,IGBTおよびMCTから選択された１つの
トランジスタ構造の製造方法。 - 【請求項６】前記ボロンと前記１つ以上の他のドーピン
グ材料は一緒にドープされることを特徴とする請求項５
の動作特性を改善したFET、IGBTおよびMCTから選択され
た１つのトランジスタ構造の方法。 - 【請求項７】前記１つ以上の他のＰ型ドーピング材料は
ガリウムであり、前記Ｐ型本体領域（24,124,224）は最
初のボロンでドープされ、次にガリウムでドープされる
ことを特徴とする請求項５の動作特性を改善した改善し
たFET、IGBTおよびMCTから選択された１つのトランジス
タ構造の製造方法。 - 【請求項８】前記１つ以上の他のＰ型ドーピング材料は
インジウムであり、前記Ｐ型本体領域（24,124,224）は
最初にインジウムでドープされ、次にボロンでドープさ
れることを特徴とする請求項５の動作特性を改善したFE
T、IGBTおよびMCTから選択された１つのトランジスタ構
造の構造の製造方法。 - 【請求項９】前記１つ以上の他のＰ型ドーピング材料は
アルミニウムであり、前記Ｐ型本体領域（24,124,224）
は最初にアルミニウムでドープされ、次にボロンでドー
プされることを特徴とする請求項５の動作特性を改善し
たFET、IGBTおよびMCTから選択された１つのトランジス
タ構造の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37517789A | 1989-07-03 | 1989-07-03 | |
| US375,177 | 1989-07-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0352266A JPH0352266A (ja) | 1991-03-06 |
| JP3188443B2 true JP3188443B2 (ja) | 2001-07-16 |
Family
ID=23479807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11191790A Expired - Lifetime JP3188443B2 (ja) | 1989-07-03 | 1990-05-01 | 動作特性を改善したｆｅｔ、ｉｇｂｔおよびｍｃｔ構造、およびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6656774B1 (ja) |
| EP (1) | EP0407011B1 (ja) |
| JP (1) | JP3188443B2 (ja) |
| KR (1) | KR910003836A (ja) |
| CA (1) | CA2013349C (ja) |
| DE (1) | DE69028161T2 (ja) |
| TW (1) | TW399774U (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4210071A1 (de) * | 1992-03-27 | 1993-09-30 | Asea Brown Boveri | MOS-gesteuerter Thyristor MCT |
| JPH06163907A (ja) * | 1992-11-20 | 1994-06-10 | Hitachi Ltd | 電圧駆動型半導体装置 |
| US5817546A (en) * | 1994-06-23 | 1998-10-06 | Stmicroelectronics S.R.L. | Process of making a MOS-technology power device |
| EP0689238B1 (en) * | 1994-06-23 | 2002-02-20 | STMicroelectronics S.r.l. | MOS-technology power device manufacturing process |
| DE19522161C2 (de) * | 1995-06-19 | 1998-12-24 | Siemens Ag | MOS-Halbleiterbauelement mit verbesserten Durchlaßeigenschaften |
| GB2321337B (en) * | 1997-01-21 | 2001-11-07 | Plessey Semiconductors Ltd | Improvements in or relating to semiconductor devices |
| JP3618517B2 (ja) * | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US6310407B1 (en) | 1998-07-13 | 2001-10-30 | Nec Corporation | Passenger detecting system and air bag system using the same |
| DE19908809B4 (de) | 1999-03-01 | 2007-02-01 | Infineon Technologies Ag | Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung |
| EP1047133A1 (en) * | 1999-04-23 | 2000-10-25 | STMicroelectronics S.r.l. | Method for producing devices for control circuits integrated in power devices |
| JP4882214B2 (ja) * | 2004-09-17 | 2012-02-22 | 富士電機株式会社 | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 |
| JP4552010B2 (ja) * | 2004-12-06 | 2010-09-29 | 国立大学法人金沢大学 | 鋼の切削方法及び切削装置 |
| JP2007095997A (ja) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| KR101128286B1 (ko) * | 2008-06-26 | 2012-03-23 | 산켄덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2014060362A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
| JP2016111677A (ja) | 2014-09-26 | 2016-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置、無線センサ、及び電子機器 |
| US10334196B2 (en) | 2016-01-25 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3065115A (en) * | 1959-12-29 | 1962-11-20 | Texas Instruments Inc | Method for fabricating transistors having desired current-transfer ratios |
| JPS5242164A (en) * | 1975-09-30 | 1977-04-01 | Denken:Kk | Method of detecting number of parked cars |
| US4242691A (en) | 1978-09-18 | 1980-12-30 | Mitsubishi Denki Kabushiki Kaisha | MOS Semiconductor device |
| FR2458907A1 (fr) * | 1979-06-12 | 1981-01-02 | Thomson Csf | Transistor a effet de champ a tension de seuil ajustable |
| IT1133869B (it) * | 1979-10-30 | 1986-07-24 | Rca Corp | Dispositivo mosfet |
| DE2945324A1 (de) * | 1979-11-09 | 1981-05-21 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit verbessertem schaltverhalten |
| US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
| FR2487583A1 (fr) * | 1980-07-25 | 1982-01-29 | Thomson Csf | Procede de fabrication d'un transistor a effet de champ a rainure |
| JPS583288A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | 二重拡散型ｍｏｓ半導体装置の製造方法 |
| JPS5833870A (ja) | 1981-08-24 | 1983-02-28 | Hitachi Ltd | 半導体装置 |
| JPS59149057A (ja) * | 1983-02-15 | 1984-08-25 | Nissan Motor Co Ltd | 縦型ｍｏｓトランジスタ |
| GB2150753B (en) * | 1983-11-30 | 1987-04-01 | Toshiba Kk | Semiconductor device |
| JPS60186068A (ja) * | 1985-01-31 | 1985-09-21 | Hitachi Ltd | 絶縁ゲート電界効果トランジスタ |
| US4684413A (en) * | 1985-10-07 | 1987-08-04 | Rca Corporation | Method for increasing the switching speed of a semiconductor device by neutron irradiation |
| US4779123A (en) * | 1985-12-13 | 1988-10-18 | Siliconix Incorporated | Insulated gate transistor array |
| JPH0693512B2 (ja) * | 1986-06-17 | 1994-11-16 | 日産自動車株式会社 | 縦形ｍｏｓｆｅｔ |
| US4746964A (en) * | 1986-08-28 | 1988-05-24 | Fairchild Semiconductor Corporation | Modification of properties of p-type dopants with other p-type dopants |
| JPS63133677A (ja) * | 1986-11-26 | 1988-06-06 | Matsushita Electronics Corp | 電界効果型半導体装置 |
| US4775879A (en) * | 1987-03-18 | 1988-10-04 | Motorola Inc. | FET structure arrangement having low on resistance |
| US4811065A (en) * | 1987-06-11 | 1989-03-07 | Siliconix Incorporated | Power DMOS transistor with high speed body diode |
-
1990
- 1990-03-14 TW TW085207879U patent/TW399774U/zh not_active IP Right Cessation
- 1990-03-29 CA CA002013349A patent/CA2013349C/en not_active Expired - Fee Related
- 1990-05-01 JP JP11191790A patent/JP3188443B2/ja not_active Expired - Lifetime
- 1990-05-01 EP EP90304708A patent/EP0407011B1/en not_active Expired - Lifetime
- 1990-05-01 DE DE69028161T patent/DE69028161T2/de not_active Expired - Fee Related
- 1990-05-03 KR KR1019900006228A patent/KR910003836A/ko not_active Application Discontinuation
-
1994
- 1994-09-22 US US08/310,041 patent/US6656774B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2013349A1 (en) | 1991-01-03 |
| EP0407011A3 (en) | 1991-03-13 |
| DE69028161T2 (de) | 1997-01-16 |
| KR910003836A (ko) | 1991-02-28 |
| EP0407011B1 (en) | 1996-08-21 |
| US6656774B1 (en) | 2003-12-02 |
| DE69028161D1 (de) | 1996-09-26 |
| CA2013349C (en) | 2001-01-30 |
| TW399774U (en) | 2000-07-21 |
| EP0407011A2 (en) | 1991-01-09 |
| JPH0352266A (ja) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882038B2 (en) | Method of manufacturing a bipolar semiconductor switch | |
| JP3188443B2 (ja) | 動作特性を改善したｆｅｔ、ｉｇｂｔおよびｍｃｔ構造、およびその製造方法 | |
| US6441408B2 (en) | Power semiconductor component for high reverse voltages | |
| US4364072A (en) | Static induction type semiconductor device with multiple doped layers for potential modification | |
| EP1895595A2 (en) | Semiconductor device and electric power conversion apparatus therewith | |
| JP2663679B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| US7994569B2 (en) | Semiconductor device and method for forming the same | |
| Goodman et al. | Improved COMFETs with fast switching speed and high-current capability | |
| JP2000323488A (ja) | ダイオードおよびその製造方法 | |
| US7250639B1 (en) | Insulated gate bipolar transistor | |
| US20200075584A1 (en) | Conductivity Modulated Drain Extended MOSFET | |
| US5466951A (en) | Controllable power semiconductor element with buffer zone and method for the manufacture thereof | |
| US20190312105A1 (en) | Semiconductor device | |
| US5851857A (en) | High voltage power MOS device | |
| US20140213022A1 (en) | Method of Manufacturing a Reduced Free-Charge Carrier Lifetime Semiconductor Structure | |
| KR100490801B1 (ko) | 파워반도체디바이스제조방법 | |
| JPH08340101A (ja) | 横型半導体装置およびその製造方法 | |
| EP0199293B1 (en) | Insulated gate semiconductor device | |
| US5223732A (en) | Insulated gate semiconductor device with reduced based-to-source electrode short | |
| Chow et al. | The effect of substrate doping on the performance of anode-shorted n-channel lateral insulated-gate bipolar transistors | |
| JPH07226511A (ja) | 半導体装置 | |
| US7161230B2 (en) | Insulated gate bipolar transistor having a high switching speed and method for fabricating the same | |
| Chow et al. | Counterdoping of MOS channel (CDC)-a new technique of improving suppression of latching in insulated gate bipolar transistors | |
| US6727527B1 (en) | Reverse blocking IGBT | |
| JP3518486B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |