JPS583288A - 二重拡散型ｍｏｓ半導体装置の製造方法 - Google Patents
二重拡散型ｍｏｓ半導体装置の製造方法Info
- Publication number
- JPS583288A JPS583288A JP56101555A JP10155581A JPS583288A JP S583288 A JPS583288 A JP S583288A JP 56101555 A JP56101555 A JP 56101555A JP 10155581 A JP10155581 A JP 10155581A JP S583288 A JPS583288 A JP S583288A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- channel region
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 7
- 238000007127 saponification reaction Methods 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- BHPQYMZQTOCNFJ-UHFFFAOYSA-N Calcium cation Chemical compound [Ca+2] BHPQYMZQTOCNFJ-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910001424 calcium ion Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 210000003127 knee Anatomy 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 abstract description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract description 3
- -1 boron ions Chemical class 0.000 abstract 4
- 229910052796 boron Inorganic materials 0.000 abstract 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 230000003449 preventive effect Effects 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 241000272201 Columbiformes Species 0.000 description 1
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 241000277331 Salmonidae Species 0.000 description 1
- 206010047924 Wheezing Diseases 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、二重拡散型ＭＯＳ半導体装置の製造方法に関
する。
する。
＝嵐拡散［Ｍ０８半導体装置は、−一の拡赦Ｗｌ＆値っ
てチャネル領域とソース領域を形成し、その拡散」によ
りチャネル長が決定される。
てチャネル領域とソース領域を形成し、その拡散」によ
りチャネル長が決定される。
このためチャネル員の制御精度が非常感：良（、高いコ
ン〆ククンスを得ることができるので、短ｔヤネル化Ｖ
濶成するのＬ−適°している。
ン〆ククンスを得ることができるので、短ｔヤネル化Ｖ
濶成するのＬ−適°している。
而して、Ｎデャ率ル票子からなる二重鉱敏製Ｍｏ８半導
体装置は、例えば第ｆｉｌ（ω乃至−一（至）直；示す
如（Ｍ造される。
体装置は、例えば第ｆｉｌ（ω乃至−一（至）直；示す
如（Ｍ造される。
先ず、１１図（（転）≦：示す如（、Ｎ型半導体基板１
の表函区二ｒ−）飯化膜１な厚＊＃１０００λ形成する
０次いで、Ｊ”−）鹸化Ｊ１１１１上−二多結晶Ｖツコ
ンＪ１１ｖ厚さ約３ｏｏｏ＆形成し、この多結晶シリコ
ン層の所定領域なエツチングにより除去してチャネル領
域ｊ及びソース領域＃を形成するための應Ｊｔ’關口す
ると共に、そＱＩＩ−二マスクとなるマスク層４に、４
図（鱒−二示す如く形成する０次≦二、８４図（Ｏｌ；
示す如く、マスク層４をマスク−ニジてＺａンのイオン
注入ｔ’ＪｋＬ、熱島珊≦二よって拡散＃＊Ｘｊｔが例
えは５声−のデｆネル領域ｌな形成する０次いで、閾じ
マスク層４なマスクにして５ｙのイオン注入ｋＪＩＫシ
、拡散＃Ｉさｘｈが例えば３μ諷のソース領域−を同１
帽二示す如＜形成する。ｇる後、所定の一極配＃Ｉ′に
形成して二重拡散型ＭＯ８半導体装−を得る。
の表函区二ｒ−）飯化膜１な厚＊＃１０００λ形成する
０次いで、Ｊ”−）鹸化Ｊ１１１１上−二多結晶Ｖツコ
ンＪ１１ｖ厚さ約３ｏｏｏ＆形成し、この多結晶シリコ
ン層の所定領域なエツチングにより除去してチャネル領
域ｊ及びソース領域＃を形成するための應Ｊｔ’關口す
ると共に、そＱＩＩ−二マスクとなるマスク層４に、４
図（鱒−二示す如く形成する０次≦二、８４図（Ｏｌ；
示す如く、マスク層４をマスク−ニジてＺａンのイオン
注入ｔ’ＪｋＬ、熱島珊≦二よって拡散＃＊Ｘｊｔが例
えは５声−のデｆネル領域ｌな形成する０次いで、閾じ
マスク層４なマスクにして５ｙのイオン注入ｋＪＩＫシ
、拡散＃Ｉさｘｈが例えば３μ諷のソース領域−を同１
帽二示す如＜形成する。ｇる後、所定の一極配＃Ｉ′に
形成して二重拡散型ＭＯ８半導体装−を得る。
しかしながら、このよう櫨；シて製造された二重拡１［
ＭＯ８半４体−威では、チャネル領域Ｉ及びソース懺域
−Ｖ形成する頗の熱処理ｄ二より、ｒ−）鹸化績２の近
傍の表向領域ではＩロンの［ｆが―れ下がり、リンのａ
度が轟くなり易い、そ□の結果ンデャ卓ルー域５及びソ
ース電域−の表−領域で／譬ンテスルー塊象が発生し、
耐圧が低下する問題があった。
ＭＯ８半４体−威では、チャネル領域Ｉ及びソース懺域
−Ｖ形成する頗の熱処理ｄ二より、ｒ−）鹸化績２の近
傍の表向領域ではＩロンの［ｆが―れ下がり、リンのａ
度が轟くなり易い、そ□の結果ンデャ卓ルー域５及びソ
ース電域−の表−領域で／譬ンテスルー塊象が発生し、
耐圧が低下する問題があった。
本発明は、かかる点Ｌ−麺みてなされたもので、バンチ
スルー境碌の藷生に阻止して高耐圧特性な有する二菖拡
赦層Ｍｏ８半導体装置の製造方法な蒐出したものである
。′ 以下、本発明のＩＩ−例６二ついて図面な参照して赦明
する。
スルー境碌の藷生に阻止して高耐圧特性な有する二菖拡
赦層Ｍｏ８半導体装置の製造方法な蒐出したものである
。′ 以下、本発明のＩＩ−例６二ついて図面な参照して赦明
する。
先ず、第２図（Ａ）に示す如＜、ＮｔｔｉＮ型半４体型
板４体基板１０熱酸化法等によりｒ−）鹸化績１１な厚
喜約１ｏｏｏ＆形成する０次いで、同一（醋に示す如＜
、ｒ−）鹸化＠ｘｘ上区；多紬晶ｖ９コン層な厚さ約５
ｏｏＯ？彫戚し、これｉニエッテンダを施して後述する
チャネル領域ｒ４及０ソース領域１ｒ＠ｆ形成するため
の窓１１を開口すると共Ｃ二、チャネル領域１４及びソ
ース領域１１に形成する廉のマスクとなるｒ−）ｊｍ１
ａｙ形成する０次いで、ｒ−）層１１？マスクにしてＺ
ａンのイオン注入ｔ’ＪＩＬ、熱処理６二よって拡＊Ｓ
さｘＪｌが例えばＳ声−のチャネル領域１４【半４体基
板υ内に形成する。
板４体基板１０熱酸化法等によりｒ−）鹸化績１１な厚
喜約１ｏｏｏ＆形成する０次いで、同一（醋に示す如＜
、ｒ−）鹸化＠ｘｘ上区；多紬晶ｖ９コン層な厚さ約５
ｏｏＯ？彫戚し、これｉニエッテンダを施して後述する
チャネル領域ｒ４及０ソース領域１ｒ＠ｆ形成するため
の窓１１を開口すると共Ｃ二、チャネル領域１４及びソ
ース領域１１に形成する廉のマスクとなるｒ−）ｊｍ１
ａｙ形成する０次いで、ｒ−）層１１？マスクにしてＺ
ａンのイオン注入ｔ’ＪＩＬ、熱処理６二よって拡＊Ｓ
さｘＪｌが例えばＳ声−のチャネル領域１４【半４体基
板υ内に形成する。
次に、ｒ−Ｆ層ＩＳなマスク６二してチャネル領域１４
＆；ツンイオンを注入してソース領域拡散源層１１に形
成する０次いで、ｗ４嫌４：ｒ−）層１１なマスクｉ：
ｆ−）鹸化績１１中ζ：ガリウム！イオン注入する０次
いで、次工機の島Ｉ＆瑞の−にｒ−）鹸化績ｌｌ中のｔ
ｙりムが外部拡散するの【防止するためＣ１ｆ−）鹸化
績１１ ゛及びｆ−４鳩１１上−二チツ化Ｖリコ
ン（８１，Ｎ４）等からなる外部拡散防止ｗＩ４１＃な
厚さ約５００１彫成する。
＆；ツンイオンを注入してソース領域拡散源層１１に形
成する０次いで、ｗ４嫌４：ｒ−）層１１なマスクｉ：
ｆ−）鹸化績１１中ζ：ガリウム！イオン注入する０次
いで、次工機の島Ｉ＆瑞の−にｒ−）鹸化績ｌｌ中のｔ
ｙりムが外部拡散するの【防止するためＣ１ｆ−）鹸化
績１１ ゛及びｆ−４鳩１１上−二チツ化Ｖリコ
ン（８１，Ｎ４）等からなる外部拡散防止ｗＩ４１＃な
厚さ約５００１彫成する。
次≦二、Ｉ４図（ｌに示す如く、これＩ：熱地理を施し
、ソース領域拡散源層ＺＪを例えば約３μｍの拡散＃ｌ
＄Ｘｊｔまで拡散せしめてソース領域ｘｙｖ形成する。
、ソース領域拡散源層ＺＪを例えば約３μｍの拡散＃ｌ
＄Ｘｊｔまで拡散せしめてソース領域ｘｙｖ形成する。
ここで、ｒ−）酸イヒ膜１１中に注入するｔｆｙクムの
織度は、前述の熱処理儂＝よってソース−域１ｒの拡散
−さＸｈ力纂所定値−；遣したとき６二、チャネル領域
１４の表Ｉｉｉ領域６二おける＃ロンのａ度低下に十分
防止できる根ｆ＆二股室するのが繍ましい、このよう１
ニガリク＾１Ｄ＃度Ｖ設定すると、リンの褒函一度よ６
ノｔよ低一度となるが、Ｉツクムの拡赦遮度カ１遮し）
ので７９クムの縦方向の拡散澤さ曇よ同図中破−１０で
示す如く、ソース領域１１の拡ｉ！ｋｌＩｌＩＩ冨Ｊ愈
とほぼ等しくなる。また、横方向の拡散−よ縦方向より
も深く入るので、ｔヤネル領域１４を形成する一ロンＱ
横方真の威力１りと１社−等しくなる。つまり、チャネ
ル領域１４の表両領域全体ＣＩって！デクムを流入し丸
状膳６；なる。
織度は、前述の熱処理儂＝よってソース−域１ｒの拡散
−さＸｈ力纂所定値−；遣したとき６二、チャネル領域
１４の表Ｉｉｉ領域６二おける＃ロンのａ度低下に十分
防止できる根ｆ＆二股室するのが繍ましい、このよう１
ニガリク＾１Ｄ＃度Ｖ設定すると、リンの褒函一度よ６
ノｔよ低一度となるが、Ｉツクムの拡赦遮度カ１遮し）
ので７９クムの縦方向の拡散澤さ曇よ同図中破−１０で
示す如く、ソース領域１１の拡ｉ！ｋｌＩｌＩＩ冨Ｊ愈
とほぼ等しくなる。また、横方向の拡散−よ縦方向より
も深く入るので、ｔヤネル領域１４を形成する一ロンＱ
横方真の威力１りと１社−等しくなる。つまり、チャネ
ル領域１４の表両領域全体ＣＩって！デクムを流入し丸
状膳６；なる。
越る後、所定領域６；所蓋・電極配−（ｗＡ示せず）Ｖ
＊威すれば、テヤネに領域１４Φ表＠領域での一１ンの
一度弧下を防止することにより、Δ７ｆスルー構象・脅
４に會陣止して高耐圧＊＊を備えた二重拡散ＩＩＭＯ畠
半導体装置１１を得ることができる。また、！ツクム・
沫入鰍ｖｉｉｓ節スることによって、しきい値１１ｉＥ
（Ｖ、Ｎ） ＆容ｊ＆−−所°定値Ｌ−設定すること
がで会る。
＊威すれば、テヤネに領域１４Φ表＠領域での一１ンの
一度弧下を防止することにより、Δ７ｆスルー構象・脅
４に會陣止して高耐圧＊＊を備えた二重拡散ＩＩＭＯ畠
半導体装置１１を得ることができる。また、！ツクム・
沫入鰍ｖｉｉｓ節スることによって、しきい値１１ｉＥ
（Ｖ、Ｎ） ＆容ｊ＆−−所°定値Ｌ−設定すること
がで会る。
崗、外部拡散防止１１Ｊ−は、鉱ＳＵａ廻ａに完全に除
去しても一部いし、威鉱フィールド鹸化膜の一部として
憾存させても良い。
去しても一部いし、威鉱フィールド鹸化膜の一部として
憾存させても良い。
以上＠明した振（、重織＠に係る二重拡散蝋ＭＯ８半導
体装置の緩速７法こよれば、ｄンテスルー構象の発生ｖ
ＰＡ止して高耐圧４ＨＩｋｖｔ有する二菖鉱歓１１１Ｍ
Ｏ８半導体装置なＳａＷ得ることがで番為。
体装置の緩速７法こよれば、ｄンテスルー構象の発生ｖ
ＰＡ止して高耐圧４ＨＩｋｖｔ有する二菖鉱歓１１１Ｍ
Ｏ８半導体装置なＳａＷ得ることがで番為。
第１１１！１（Ａ）乃遍−一（至）は、質未Φ半導体装
置の製造方法な工騙馴６二示す＃！喘鳴−第重図（４）
乃血Ｘ＊（ａは、本ｆ４嘴に係る半導体装置の畷造方法
な４−願区；承す説＠閣である。 Ｗ・・・半導体１板、１１・・・ｒ−）鐘化膿、１１・
・・麿、ＪＪ−・ｒ−）層、１４・・・テヤネｋｌｌＡ
域、１１・・・ソース領域拡散源層、１−・・・外澤鉱
＊＊止編、ＩＦ・・・ソース領域、１＃・・・二重拡散
握ＭＯ８半導体ｉ［１ｌＩｌ。 出臘人代城人 升虐十鍮江 武 − 第１図 （Ａ） （８） （Ｄ） １３ｚ、′ １ （８） （Ｃ） （Ｄ） 一一
置の製造方法な工騙馴６二示す＃！喘鳴−第重図（４）
乃血Ｘ＊（ａは、本ｆ４嘴に係る半導体装置の畷造方法
な４−願区；承す説＠閣である。 Ｗ・・・半導体１板、１１・・・ｒ−）鐘化膿、１１・
・・麿、ＪＪ−・ｒ−）層、１４・・・テヤネｋｌｌＡ
域、１１・・・ソース領域拡散源層、１−・・・外澤鉱
＊＊止編、ＩＦ・・・ソース領域、１＃・・・二重拡散
握ＭＯ８半導体ｉ［１ｌＩｌ。 出臘人代城人 升虐十鍮江 武 − 第１図 （Ａ） （８） （Ｄ） １３ｚ、′ １ （８） （Ｃ） （Ｄ） 一一
Claims (1)
- 【特許請求の範囲】 １４電櫃の半４体基板の表面１：鹸化ｗＩ＆な形成する
工場と、該鹸化編上に所定パターンのｒ−ト鳩ｖｔ＃成
するニーと、該ｒ−）層【マスク６二してｌＩＩ紀轟板
内６二”ｓ１起基板と遊導域型の不一１な注入してデャ
ネル領域ン形成する工場と、前記ｒ−）層をマスクにし
て＃紀デャ率ル領域感二遂導電製の不純物を注入し、か
つ１紀鹸化＄に１５りムイオンな注入する工種ｉ％前配
轟板及びｗｉ紀ｒ−）層の露出表面檻：外部拡散防止膜
なｉＩ成した後熱縄礪な一麿して１紀チャネル領域内に
ソース領域の形成及び＊紀カリクムイオンの拡散′に施
す工場とｔ−具備することな特徴とする二重拡散型ＭＯ
Ｓ半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101555A JPS583288A (ja) | 1981-06-30 | 1981-06-30 | 二重拡散型ｍｏｓ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101555A JPS583288A (ja) | 1981-06-30 | 1981-06-30 | 二重拡散型ｍｏｓ半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583288A true JPS583288A (ja) | 1983-01-10 |
Family
ID=14303661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101555A Pending JPS583288A (ja) | 1981-06-30 | 1981-06-30 | 二重拡散型ｍｏｓ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583288A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4616619A (en) * | 1983-07-18 | 1986-10-14 | Nippon Soken, Inc. | Method for controlling air-fuel ratio in internal combustion engine |
| EP0407011A2 (en) * | 1989-07-03 | 1991-01-09 | Harris Corporation | Insulated gate semiconductor devices |
-
1981
- 1981-06-30 JP JP56101555A patent/JPS583288A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4616619A (en) * | 1983-07-18 | 1986-10-14 | Nippon Soken, Inc. | Method for controlling air-fuel ratio in internal combustion engine |
| EP0407011A2 (en) * | 1989-07-03 | 1991-01-09 | Harris Corporation | Insulated gate semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0083088A2 (en) | Method of producing field effect transistors having very short channel length | |
| KR19990060472A (ko) | 반도체소자의 산화막 형성방법 | |
| JPS583288A (ja) | 二重拡散型ｍｏｓ半導体装置の製造方法 | |
| US4877751A (en) | Method of forming an N+ poly-to- N+ silicon capacitor structure utilizing a deep phosphorous implant | |
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2557206B2 (ja) | 半導体素子の製造方法 | |
| JPS59161870A (ja) | 半導体装置の製造方法 | |
| JPH06267974A (ja) | 半導体素子の製造方法 | |
| JPS6055658A (ja) | 半導体装置の製造方法 | |
| JPS6151875A (ja) | 半導体装置 | |
| JPS6243341B2 (ja) | ||
| JPS61127173A (ja) | 半導体装置の製造方法 | |
| KR950021133A (ko) | 반도체 소자 제조방법 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPS5783061A (en) | Manufacture of semiconductor integrated circuit | |
| JPS5816567A (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPH06267881A (ja) | 半導体装置とその製造方法 | |
| JPH06252354A (ja) | 半導体装置の製造方法 | |
| KR100337201B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| JPS59135768A (ja) | 半導体装置の製造方法 | |
| JPS62122174A (ja) | 電界効果半導体装置および製造方法 | |
| JPH10163490A (ja) | トランジスタの製造方法 | |
| JPH027441A (ja) | 半導体装置の製造方法 | |
| JPS6132470A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH03215971A (ja) | 相補型半導体装置の製造方法 |