JPH06252354A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】通常のＬＯＣＯＳ法で素子分離領域形成後にウ
ェルを形成する場合でも、活性領域と素子分離領域下の
双方で最適な不純物濃度プロファイルを実現できる半導
体装置の製造方法を提供する。 【構成】ｐ型シリコン基板１表面にシリコン窒化膜２を
堆積し、その上にレジストパターン３を形成する。つぎ
にレジストパターン３をマスクとしてシリコン窒化膜２
を選択的にエッチングして、シリコン窒化膜パターン２
ａを形成する。レジストパターン３を除去後、シリコン
窒化膜パターン２ａをマスクとして熱酸化を行いシリコ
ン酸化膜４を形成する。シリコン窒化膜パターン２ａを
除去せず、レジストパターン５を形成し、レジストパタ
ーン５をマスクとしてイオン注入によりｎ型不純物を注
入する。シリコン窒化膜パターン２ａを除去した後、最
後に、９００℃で１６時間程度熱処理を行うことにより
不純物を拡散（ドライブイン）させ、シリコン酸化膜４
下とシリコン窒化膜パターン２ａに保護されていた活性
領域下で不純物濃度分布がほぼ等しいｎ型拡散層（ｎウ
ェル）７を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体集積回路におけるウェル形成方法に関
する。

【０００２】

【従来の技術】従来、半導体装置（特にＣＭＯＳ Ｉ
Ｃ）の製造においては、半導体基板上にｎ型拡散層（ｎ
ウェル）またはｐ型拡散層（ｐウェル）、もしくはその
両者を形成した後、素子分離領域を形成し、その後ＭＯ
Ｓトランジスタを形成している（たとえば、S.Z.SZEVLS
I Technology 2nd ed. McGraw-Hill New York 1988 48
3-487 ページ）。この方法では、不純物濃度が均一で、
電気特性の良好なウェルが形成されるが、フォトリソグ
ラフィー時のアライメントキー形成のための酸化とエッ
チングの工程が、ウェル形成工程とは別に必要となる。

【０００３】そのため、最近では、キー形成工程を省略
し工程を簡略化するために、素子分離領域形成工程とキ
ー形成工程を兼用する方法が考案されている。この方法
は、ウェル形成工程と素子分離領域形成工程の順番を入
れ換え、素子分離領域形成を先に行うことにより、素子
分離形成工程とキー形成工程を兼用することができ、工
程数を削減することができる。

【０００４】以下、図面を参照しながら、上記した従来
の半導体装置の製造方法の一例について説明する。図６
は従来法の工程断面図である。まずｐ型シリコン基板１
表面にシリコン窒化膜２を１００ｎｍ堆積し、その上に
レジストパターン３を形成する（図６（ａ））。

【０００５】レジストパターン３をマスクとしてシリコ
ン窒化膜２を選択的にエッチングし、シリコン窒化膜パ
ターン２ａを形成する。次にレジストパターンを除去
後、シリコン窒化膜パターン２ａをマスクとして熱酸化
を行い、シリコン酸化膜４を２００ｎｍ形成する（図６
（ｂ））。

【０００６】シリコン窒化膜パターン２ａを除去した
後、レジストパターン５を形成し、レジストパターン５
をマスクとしてイオン注入によりｎ型不純物として燐イ
オン６を注入する（図６（ｃ））。

【０００７】最後に、９００℃で１６時間程度熱処理を
行うことによりｎ型不純物を拡散させ、ｎウェル（ｎ型
拡散層）８を形成する（図６（ｄ））。

【０００８】

【発明が解決しようとする課題】しかしながら上記のよ
うな方法では、シリコン酸化膜領域がイオン注入のスト
ッパとして働くため、シリコン窒化膜を除去し燐イオン
注入した活性領域と、シリコン酸化膜領域下で不純物濃
度が大きく異なる。活性領域での不純物濃度プロファイ
ルを最適にするため、たとえば通常のウェル形成後素子
分離領域を形成する場合によく用いられる、１２０ｋｅ
Ｖ程度のエネルギーで燐イオンを注入すると、燐イオン
が素子分離領域をほとんど通過せず、素子分離領域下で
の不純物濃度が極端に低下し、ウェルが電気的に孤立す
る。ウェルを電気的に孤立させないためには、ウェルへ
のコンタクト数を増加させる必要があり、デバイスサイ
ズ縮小化への大きな障害となる。

【０００９】また、素子分離領域下での不純物濃度を増
加させるためにイオン注入のエネルギーをたとえば２２
０ｋｅＶ程度まで増加させると、活性領域での不純物濃
度分布が１２０ｋｅＶ注入の場合と比較して倍近く深い
方にシフトする。その結果、表面不純物濃度が低下し、
トランジスター特性に悪影響を与える。

【００１０】本発明は上記問題点に鑑み、素子分離領域
形成後にウェルを形成する場合でも、活性領域と素子分
離領域下の双方で最適な不純物濃度プロファイルを実現
できる半導体装置の製造方法を提供することを目的とす
るものである。

【００１１】

【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置製造方法は、シリコン酸化膜まで形
成した後、シリコン窒化膜パターンを除去せずに、前記
シリコン酸化膜およびシリコン窒化膜パターン上にレジ
ストパターン形成し、前記レジストパターンをマスクと
してイオン注入により不純物を注入してウェルを形成す
ることを特徴とする。

【００１２】

【作用】上記方法によれば、不純物イオン注入の際に活
性領域上にはシリコン窒化膜が存在し、素子分離領域は
シリコン酸化膜で形成されているため、前記シリコン窒
化膜と前記シリコン酸化膜の厚みを適当に調整すること
により、活性領域と素子分離領域下で、それぞれ最適な
不純物濃度プロファイルを得ることができる。また、不
純物イオン注入を高エネルギーで行うことにより、注入
後のドライブイン処理の削除や、不純物濃度プロファイ
ルの最適化などの利点が得られる。

【００１３】

【実施例】（実施例１）図３は、シリコン酸化膜または
シリコン窒化膜を堆積したシリコン基板に、燐イオンを
２００ｋｅＶで注入した場合の、シリコン基板表面から
の平均射影飛程を示したものである。図３の横軸は、シ
リコン基板上に堆積したシリコン酸化膜およびシリコン
窒化膜の膜厚に対応している。また、図中の実線、破線
はそれぞれシリコン酸化膜、シリコン窒化膜に対応して
いる。図から明かなように、シリコン基板上のシリコン
酸化膜または、シリコン窒化膜の厚みを適当に選択する
ことにより、シリコン酸化膜およびシリコン窒化膜下の
シリコン基板中での不純物の平均射影飛程をそれぞれ独
立に最適に制御することができる。

【００１４】本発明は、上記の事実に基づき、シリコン
酸化膜下と活性領域でそれぞれ最適な不純物濃度分布を
もったウェルを形成する。以下、図面を参照して本発明
の一実施例を説明する。

【００１５】図１は、本発明の第１の実施例を説明する
ための工程順を示した半導体チップの断面図である。な
お、従来例と同じ構成部材には同符号を用いる。ｐ型シ
リコン基板１表面にシリコン窒化膜２をたとえば１００
ｎｍの厚みで堆積し、その上にレジストパターン３を形
成する（図１（ａ））。レジストパターン３をマスクと
してシリコン窒化膜２を選択的にエッチングし、シリコ
ン窒化膜パターン２ａを形成する。

【００１６】次に、レジストパターン３を除去後、シリ
コン窒化膜パターン２ａをマスクとして熱酸化を行い、
素子分離の酸化膜４を形成する（図１（ｂ））。素子分
離領域のシリコン酸化膜４の厚みはたとえば２００ｎｍ
程度とする。

【００１７】シリコン窒化膜パターン２ａを除去せず、
レジストパターン５を形成し、レジストパターン５をマ
スクとしてイオン注入によりｎ型不純物として燐をたと
えば２２０ｋｅＶで１Ｅ１３ｃｍ−２程度注入する（図
１（ｃ））。

【００１８】シリコン窒化膜パターン２ａを除去した
後、最後に、９００℃で１６時間程度熱処理を行うこと
により不純物を拡散（ドライブイン）させ、ｎ型拡散層
（ｎウェル）８を形成する（図１（ｄ））。

【００１９】上記条件で燐イオンの注入を行った場合の
燐イオンの平均射影飛程を図２から見積ると、活性領域
での不純物の平均射影飛程は約１２０ｎｍ、シリコン酸
化膜下での平均射影飛程は約３６ｎｍになる。シリコン
酸化膜２００ｎｍのうち、約半分の１００ｎｍがシリコ
ン基板中に沈んでいることを考慮し、活性領域のシリコ
ン基板表面からの深さを見積ると、シリコン酸化膜下の
不純物濃度のピークは約１３６ｎｍ内部に位置すること
になり、活性領域での平均射影飛程１２０ｎｍとほぼ等
しくなる。

【００２０】図３にシリコン窒化膜の厚さを変化させた
ときの、平均射影飛程の変化を示す。シリコン窒化膜が
ない場合は、活性領域での平均射影飛程が非常に深い方
にシフトしている。また、たとえば、シリコン窒化膜の
膜厚を１５０ｎｍにした場合は、平均射影飛程が非常に
浅くなっている。

【００２１】以上のように、本実施例によると、シリコ
ン窒化膜２の膜厚を変化させることにより、活性領域で
の平均射影飛程を自由にコントロールすることができ、
活性領域とシリコン酸化膜４下でそれぞれ独立に不純物
濃度分布を最適に制御できる。 （実施例２）実施例１において、シリコン窒化膜２堆積
前または、直後にｐ型不純物としてたとえばホウ素を１
００ｋｅＶで６Ｅ１２ｃｍ−２程度注入した後、実施例
１記載の工程を行うことにより、ツインウェル構造を形
成することができる。

【００２２】図４は、本発明の第２の実施例を説明する
ための工程順を示した半導体チップの断面図である。ｐ
型シリコン基板１１表面にシリコン窒化膜１２をたとえ
ば１００ｎｍの厚みで堆積した後、イオン注入によりｐ
型不純物として、たとえばホウ素イオンを１００ｋｅＶ
で６Ｅ１２ｃｍ−２程度注入し、ホウ素イオン注入領域
１４を形成する（図４（ａ））。このとき、シリコン基
板１１表面からのホウ素イオンの平均射影飛程は約１２
０ｎｍである。

【００２３】次にレジストパターン１５を形成する（図
４（ｂ））。前記レジストパターン１５をマスクとして
シリコン窒化膜１２を選択的にエッチングし、シリコン
窒化膜パターン１２ａを形成する。次に、レジストパタ
ーン１５を除去後、シリコン窒化膜パターン１２ａをマ
スクとして熱酸化を行い、素子分離シリコン酸化膜１６
を形成する（図４（ｃ））。素子分離領域のシリコン酸
化膜１６の厚みはたとえば２００ｎｍ程度とする。

【００２４】シリコン窒化膜パターン１２ａを除去せ
ず、レジストパターン１７を形成し、前記レジストパタ
ーンをマスクとしてイオン注入によりｎ型不純物として
燐をたとえば２２０ｋｅＶで１Ｅ１３ｃｍ−２程度注入
する（図４（ｄ））。

【００２５】シリコン窒化膜パターン２ａを除去した
後、最後に、９００℃で１６時間程度熱処理を行うこと
により不純物を拡散（ドライブイン）させ、ｎウェル２
０およびｐウェル２１よりなるツインウェル構造を形成
する（図４（ｅ））。

【００２６】本実施例によると、ｐウェルは素子分離領
域形成前に形成されているため、ｐウェルでは、活性領
域と素子分離領域での不純物濃度は等しい。また、実施
例１記載の理由により、ｎウェルでも活性領域と素子分
離領域での不純物濃度がほぼ等しくなる。

【００２７】以上のように本実施例により、ウェル形成
前に素子分離領域を形成する場合でも、ｎウェル内、ｐ
ウェル内ともに活性領域と素子分離領域下で不純物濃度
がほぼ等しい、電気的に優れたツインウェル構造を形成
することができる。

【００２８】また、本実施例において、ｐ型不純物のイ
オン注入はシリコン窒化膜形成後に行ったが、素子分離
領域形成前のいずれの工程で行っても、同じ効果が得ら
れる。 （実施例３）実施例１のイオン注入をたとえば１ＭｅＶ
程度の高エネルギーで行うことにより、基板内部に直接
不純物濃度の高い領域を作り、長時間の熱処理（ドライ
ブイン）を行うことなくウェルを形成することができ
る。長時間の熱処理が必要ないため、ウェルの横方向の
広がりが少なくなり、ウェル間の間隔を小さくすること
ができる。さらに、長時間の熱処理が必要ないことによ
り、不純物の拡散を防止できるため、ウェル形成のため
のイオン注入と同時にＭＯＳトランジスターのしきい電
圧制御用のイオン注入を行うことができる。

【００２９】しかしながら、たとえ高エネルギーイオン
注入を用いても、素子分離領域形成後、シリコン窒化膜
を除去した後イオン注入を行うと、活性領域と素子分離
領域下で不純物濃度分布が大きく異なるという問題が生
じる（従来例は、通常の数百ｋｅＶでのイオン注入の場
合について記載したが、高エネルギーイオン注入の場合
でも従来例記載の問題が生じる。）本実施例は、活性領
域上のシリコン窒化膜を除去せずに、シリコン窒化膜上
からイオン注入を行うものであり、シリコン窒化膜の膜
厚をコントロールすることにより、活性領域での不純物
の平均射影飛程をコントロールしようとするものであ
る。このため、本実施例の半導体装置の製造方法を用い
ることにより、活性領域と素子分離領域下のいずれの領
域でも最適な不純物濃度分布を得ることができる。

【００３０】ここで、具体的な実施例を示す前に、本発
明で用いられる高エネルギーイオン注入の用語上の定義
を明確にしておく。すなわち、高エネルギー注入とは、
単結晶性の半導体基板へのイオン注入にて形成された、
ダメージを受けた層を含む不純物層の不純物濃度のピー
クが半導体基板中にあり、通常の熱処理（拡散）後のそ
の不純物層のテール（半導体基板表面側）が半導体基板
表面に達していない不純物層プロファイルを形成するイ
オン注入とする。あるいは、このテールが基板表面に達
していても、不純物層のテール部の半導体基板表面での
不純物濃度が、たとえば、基板不純物濃度の２０％程度
以下の値で基板表面部に形成されるデバイスの特性に顕
著な影響を与えなければ、本発明の高エネルギーイオン
注入の対象事例として考慮されるべきである。

【００３１】図５は、本発明の第３の実施例を説明する
ための工程順を示した半導体チップの断面図である。本
実施例では、高エネルギー注入によりツインウェルを形
成する場合の手順を示す。

【００３２】図５（ａ）では、実施例１と同じ手順によ
り、素子分離用のシリコン酸化膜３３が形成されてい
る。シリコン酸化膜３３およびシリコン窒化膜３２の膜
厚は、実施例１の場合と同様それぞれ、２００ｎｍ、１
００ｎｍとする。

【００３３】シリコン窒化膜３２のパターンを除去せ
ず、ｎウェル形成のためのレジストパターン３４を形成
し、前記レジストパターン３４をマスクとしてイオン注
入によりｎ型不純物として燐をたとえば１．２ＭｅＶ、
１ＭｅＶ、８００ｋｅＶ、６００ｋｅＶ、４００ｋｅＶ
とエネルギーを変えながら計１Ｅ１３ｃｍ−２程度注入
し、ｎウェル３６を形成する。さらにひきつずいてＭＯ
Ｓトランジスターのしきい値電圧制御のため、ホウ素イ
オン３５を８０ｋｅＶで５Ｅ１２ｃｍ−２程度注入する
（図５（ｂ））。

【００３４】次に、レジストパターン３４を除去後、ｐ
ウェル形成用のレジストパターン３７を形成する。レジ
ストパターン３７をマスクとしてイオン注入によりｐ型
不純物としてホウ素イオン３８を１ＭｅＶ、８００ｋｅ
Ｖ、６００ｋｅＶ、４００ｋｅＶとエネルギーを変えな
がら計１Ｅ１３ｃｍ−２程度注入し、ｐウェル３９を形
成する。さらにひきつずいてＭＯＳトランジスターのし
きい値電圧制御のため、ホウ素イオンを８０ｋｅＶで５
Ｅ１２ｃｍ−２程度注入する（図５（ｃ））。最後に、
シリコン窒化膜パターン３２を除去した後、９００℃で
３０分程度不純物活性化のための熱処理を行い、ツイン
ウェル構造を形成する。

【００３５】以上の方法で実施例１，２の場合と同様、
活性領域と素子分離領域下で不純物濃度分布かほぼ等し
いウェルを形成することができる。本実施例において
も、実施例１，２の場合と同様に、シリコン窒化膜の膜
厚を変化させることにより、活性領域での不純物濃度プ
ロファイルを任意にコントロールすることができる。つ
まり、活性領域での不純物濃度分布を最適に保ちつつ、
ウェル間の不純物濃度を十分高く保つことができる。本
実施例により、高エネルギー注入によるウェル形成の長
所である不純物濃度分布の深さ方向の制御性のよさに、
横方向の制御性を付け加えることができる。

【００３６】また、本実施例において、ウェル形成用の
不純物イオンを注入後、しきい値電圧制御のための不純
物イオンのみならず、チャンネルストップ、パンチスル
ーストップ用の不純物イオンの注入を行うことも可能で
ある。

【００３７】本実施例では、高エネルギー注入によりツ
インウェルを形成する方法を示したが、ｎウェルのみの
形成を行い、シングルウェルを形成した場合でも本発明
の効果は同等である。

【００３８】

【発明の効果】以上の実施例の説明より明らかなよう
に、本発明によれば素子分離領域形成後、シリコン窒化
膜を除去せずにイオン注入を行うため、シリコン窒化膜
の厚さを変化させることにより、活性領域での不純物濃
度のプロファイルを任意にコントロールすることがで
き、活性領域と素子分離領域下の不純物濃度プロファイ
ルをほぼ均一にすることができる。このことにより、工
程簡略化のため素子分離形成後ウェルを形成する場合で
も、活性領域での不純物濃度分布を最適に保ちつつ、ウ
ェル間の不純物濃度を十分高く保つことができ、性能を
維持させることができる。このように本発明は非常に簡
易的な方法で、性能の優れた半導体装置の製造方法を提
供するものであり、工業的価値が大である。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体装置の製
造方法の工程断面図

【図２】シリコン酸化膜またはシリコン窒化膜を堆積し
たシリコン基板に、燐イオンを２２０ｋｅＶで注入した
場合の、シリコン基板表面からの平均射影飛程を示した
グラフ

【図３】活性領域上のシリコン窒化膜の膜厚を変化させ
たときの、燐イオンの平均射影飛程の変化を示す模式図

【図４】本発明の第２の実施例における半導体装置の製
造方法の工程断面図

【図５】本発明の第３の実施例における半導体装置の製
造方法の工程断面図

【図６】従来の半導体装置の製造方法の工程断面図

【符号の説明】

１ ｐ型シリコン基板 ２ シリコン窒化膜 ２ａ シリコン窒化膜パターン ３ レジストパターン ４ シリコン酸化膜 ５ レジストパターン ６ 燐イオン ７ 燐イオン注入領域 ８ ｎウェル

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/316 9274−4Ｍ Ｈ０１Ｌ 21/94 Ａ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板表面にシリコン窒化膜を堆積
   しエッチングにより所望のパターンを形成する工程と、
   前記シリコン窒化膜パターンをマスクとして前記シリコ
   ン窒化膜のない領域を酸化して酸化膜領域とする工程
   と、前記シリコン窒化膜を除去せず、前記シリコン窒化
   膜パターンおよび前記酸化膜領域上の所望領域にレジス
   トパターンを形成する工程と、前記レジストパターンを
   マスクとしてイオン注入を行う工程と、前記イオン注入
   後にシリコン窒化膜を除去する工程を備えた半導体装置
   の製造方法。
2. 【請求項２】 イオン注入は高エネルギーイオン注入で
   行う請求項１記載の半導体装置の製造方法。