JPS61127173A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、半導体装置の製造方法に関し、特に二重拡
散型のπＭＯＳ構造の半導体装置等の製造に適用される
改良された半導体装置製造方法に関するものである。

［発明の技術的背景］ 従来、たとえば二重拡散型πＭＯＳ構造のパワーＭＯＳ
半導体装置は第２図に示ずような工程で製造されていた
。　すなわち、第２図（Ａ＞に示すように半導体基板１
の一生表面上に形成した酸化膜２上に不純物非添加（ア
ンド−ブト）の多結晶シリコン膜を堆積した後、該多結
晶シリコン膜上に公知のフォトエツチングプロセス（Ｐ
ＥＰ）で形成したレジストパターン３（もしくはレジス
トブロック）をマスクとして該多結晶シリコン膜を化学
エツチング法により選択的にエツチングして多結晶シリ
コンから成るゲート電極４を形成する。　そして、レジ
ストパターン３をグー１〜電極４上に残した状態でゲー
ト電極４間の半導体基板１内に酸化膜２を通して第一の
導電型の不純物Ｐをイオン注入した後、レジストパター
ン３を剥離し、更に該半導体基板１を熱処理することに
より第２図（Ｂ）に示すように各ゲート電極４間の半導
体基板１内にチャンネルベース領域１Ｂを形成させる。

　次に、各ゲート電極４をマスクとして第２図（Ｃ）に
示すように、各ゲート電極４間の半導体基板内に第二の
導電型の不純物Ｎをイオン注入した後、該半導体基板を
熱処理することにより、チャンネルベース領域１Ｂ内に
ソース領域１Ｓを形成させる。

［背景技術の問題点］ 前記のごとき従来の製造方法には次のような欠点があり
、従って従来方法では均一な性能の高信頼性の半導体装
置を製造することができず、また製造歩留りも低いとい
う問題点があった。

■　従来方法では、チャンネルベース領域形成のための
イオン注入を行う時にゲート電極へのイオン注入を防止
するためにゲート電極４上にレジス１−パターン３（レ
ジストブロック）を残した状態でイオン注入を行ってい
るが、ゲート電極形成時にレジストパターン３の下の多
結晶シリコン膜がサイドエッチされるためゲート電極４
がその上のレジストパターンよりも小さくなってレジス
トパターン３がゲート電Ｆｉ４に対して第２図（△）に
示すようにオーバーハング（張出し）状態となっている
ので、注入イオンはレジストパターン３をマスクとして
注入され、従ってイオン注入領域（すなわち、チャンネ
ルベース領域）をゲート電極４に対し士セルファライン
で形成することができない。　その結果、従来方法では
チャンネルベース領域１Ｂを精密かつ一定に形成するこ
とができないため、各素子のしきい値電圧のばらつきが
大きく、均一な性能の信頼性の高いＭＯＳ半導体装置を
製造することができなかった。

■　従来方法では、ゲート電極形成のために使用したレ
ジストパターン３をマスクにしてチャンネルベース領域
形成のためのイオン注入を行っているが、第２図（Ａ）
に示すようにゲート電極形成時（多結晶シリコン膜のバ
ターニング及び選択エツチング時）にゲート電極間の酸
化膜２上に付着したごみ５がイオン注入時にも残ってい
るため、このごみ５がマスクとなって該ごみの直下の半
導体基板内にはイオン注入が行われない領域が生じ、そ
の結果、第２図（Ｂ）に示すように、分断された欠陥チ
ャンネルベース領域１ｂが生じてしまい、不良品となる
素子を生じやすかった。　このため、従来方法では歩留
りが比較的低いという問題点があった。

し発明の目的］ この発明の目的は、前記従来方法における問題点を解決
し、しきい値電圧のばらつきが少なく、均一な性能のＭ
ＯＳ半導体装置を従来方法よりも高い歩留りで製造する
ことのできる、改良された半導体装置製造方法を提供す
ることである。

［発明の概要］ 本発明者は種々の実験の結果、チャンネルベース領域形
成のためのイオン注入を行う時にはゲート電極上にレジ
ストパターンを残さなくてもチャンネルベース領域形成
や・その後の１稈に障害を生じないことを確認し、その
結果本発明の方法を実現化したものである。

本発明による方法は、グー１−電極形成後、該ゲート電
極のバターニングに使用したレジストパターンを剥離す
るとともに該ゲート電極間の酸化膜上に付着しているご
みを除去し、しかる後チャンネルベース領域形成のため
のイオン注入を行うことを特徴とするものである。　こ
の本発明の方法によれば、チャンネルベース領域はゲー
ト電極に対してヒルファラインで形成できるため、チャ
ンネルベース長の均一な素子形成を行うことができ、し
かもチャンネルベース長を精密に制御することができる
。　また、本発明方法によれば、ゲート電極形成時に酸
化膜上に付着したごみを除去してからチャンネルベース
領域形成のためのイオン注入を行うため、欠陥チャンネ
ルベース領域を生ずることがなくなり、素子歩留りを改
善することができる。

［発明の実施例］ 以下に第１図を参照して本発明の方法について説明する
。　なお、第１図において第２図と同一符号で表示した
部分は第２図に示した部分と同じである。

本発明の方法に先立って、まず半導体基板１の一主表面
上の酸化膜２の上に不純物非添加の多結晶シリコン膜を
形成し、更にその上にＰＥＰで形成したレジストパター
ンをマスクとして該多結晶シリコン膜を選択的に除去し
て第１図（Ａ）に示すように、多結晶シリコン（アンド
−ブト）から成るゲート電極４を半導体基板１上の酸化
膜２の上に形成させる。

本発明の方法においては、前記工程後、まずゲート電Ｆ
ｉ４上のレジストパターンを剥離するとともに酸化膜２
上に付着したごみ等を除去する。

そして、露出したゲート電極４をマスクとして該ゲート
電極４間の半導体基板１内に酸化膜２を通してデセンネ
ルベース形成用不純物Ｐをイオン注入する。　この場合
、従来方法とは異なり、ゲート電極４をマスクとしてイ
オン注入するので、イオン注入領域はゲート電極４に対
してセルファラインで形成される。　ついでイオン注入
領域を熱処理することにより注入不純物を半導体基板内
に拡散させて第１図（Ｂ）に示すようにゲート電極間の
半導体基板１内にチャンネルベース領域１Ｂを形成させ
る。

そして、次のソース形成工程では再びゲート電極４をマ
スクとしてチャンネルベース領域１Ｂ内に第１図（Ｃ）
に示すようにソース形成用不純物Ｎをイオン注入した後
、熱処理を行ってチャンネルベース領域１Ｂ内にソース
領域１Ｓを形成する。

［発明の効果］ 前記実施例に示したように、本発明の方法においては、
チャンネルベース領域形成のためのイオン注入を行う時
にゲート電極をマスクにしてイオン注入を行うのでチャ
ンネルベース領域をゲート電極に対してセルファライン
で形成することができるため、チャンネルベース長を精
密に且つ一定値に形成することができ、またソース領域
形成のためのイオン注入もゲート電極をマスクにして実
施するのでゲート・ソース間距離を精密に制御すること
ができる。　従って、本発明方法によればしきいｌ１Ｉ
１１圧Ｖｔｈのばらつきの少ないＭＯＳ半導体装置を製
造することができる。

また、本発明方法では、チャンネルベース領域形成のた
めのイオン注入工程に先立ってゲート電極間の酸化膜上
のごみ等を除去した債にチャンネルベース領域形成のた
めのイオン注入を行うので欠陥チャンネルベース長域を
生じる恐れがなく、従ってＭＯ３半導体装置製造におけ
る歩留りが改善されるとともに信頼性の高いＭＯ３半導
体装置を製造することができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための工程順の断面図
、第２図は従来方法の工程順の断面図である。　。 １・・・半導体基板、　２・・・酸化膜、　３・・・レ
ジストパターン（レジストブロック）、　４・・・ゲー
ト電極、　１Ｂ・・・チャンネルベース領域、　１Ｓ・
・・ソース領域。 第１図

Claims (1)

1. 【特許請求の範囲】 １　多結晶シリコンをゲート電極として使用するシリコ
   ンゲートプロセスによりＭＯＳ半導体装置を製造する半
   導体装置製造方法において、 多結晶シリコンから成るゲート電極の形成後、該ゲート
   電極形成用のマスクとして使用したレジストパターンを
   該ゲート電極上から剥離するとともに該ゲート電極形成
   時に該ゲート電極間の絶縁膜上に付着しているごみを除
   去し、しかる後該ゲート電極をマスクとして該ゲート電
   極間の半導体基板内に該絶縁膜を通して所定の導電型の
   不純物をイオン注入することを特徴とする半導体装置の
   製造方法。