JPH06267881A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH06267881A JPH06267881A JP7756193A JP7756193A JPH06267881A JP H06267881 A JPH06267881 A JP H06267881A JP 7756193 A JP7756193 A JP 7756193A JP 7756193 A JP7756193 A JP 7756193A JP H06267881 A JPH06267881 A JP H06267881A
- Authority
- JP
- Japan
- Prior art keywords
- implantation
- amount
- ion implantation
- single crystal
- dose amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 残留欠陥の位置を接合位置から引き離してリ
ーク電流を少なくする。 【構成】 ソース領域４とドレイン領域６の拡散領域は
表面側の高濃度拡散領域４ａ，６ａとそれよりも深い位
置の低濃度拡散領域４ｂ，６ｂとからそれぞれ構成され
ている。低濃度拡散領域４ｂ，６ｂは接合深さを決定す
るための拡散領域であり、高濃度拡散領域４ａ，６ａは
注入時にアモルファス化され、その後活性化時に単結晶
化した拡散領域である。拡散領域４，６の不純物濃度分
布形状は、２回のイオン注入による２つの分布ａ，ｂが
重ね合わされた分布形状Ｔをもっている。分布形状ａで
示される、低エネルギーで高ドーズ量の注入では基板表
面からｘ1までの領域がアモルファス化される。分布形
状ｂで示される、高エネルギーで低ドーズ量の注入で
は、拡散層の濃度がＰ型基板又はＰ型ウエルの濃度と等
しくなった位置で接合が形成され、接合深さｘｊが決定
される。
ーク電流を少なくする。 【構成】 ソース領域４とドレイン領域６の拡散領域は
表面側の高濃度拡散領域４ａ，６ａとそれよりも深い位
置の低濃度拡散領域４ｂ，６ｂとからそれぞれ構成され
ている。低濃度拡散領域４ｂ，６ｂは接合深さを決定す
るための拡散領域であり、高濃度拡散領域４ａ，６ａは
注入時にアモルファス化され、その後活性化時に単結晶
化した拡散領域である。拡散領域４，６の不純物濃度分
布形状は、２回のイオン注入による２つの分布ａ，ｂが
重ね合わされた分布形状Ｔをもっている。分布形状ａで
示される、低エネルギーで高ドーズ量の注入では基板表
面からｘ1までの領域がアモルファス化される。分布形
状ｂで示される、高エネルギーで低ドーズ量の注入で
は、拡散層の濃度がＰ型基板又はＰ型ウエルの濃度と等
しくなった位置で接合が形成され、接合深さｘｊが決定
される。
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳトランジスタなど
の半導体装置とその製造方法に関し、特に微細化に好都
合な接合深さの浅い不純物拡散領域をもつ半導体装置と
その製造方法に関するものである。
の半導体装置とその製造方法に関し、特に微細化に好都
合な接合深さの浅い不純物拡散領域をもつ半導体装置と
その製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の不純物拡散領域をイオン注
入工程により形成する場合は、注入された不純物を活性
化するために熱処理を施す。素子サイズがそれほど微細
でない半導体装置では活性化を高温で行なうことができ
るため、残留欠陥に基づくリーク電流が問題になること
はない。しかし、素子が微細化されると拡散領域の深さ
を浅くする必要があり、そのため注入されたイオンが拡
散するのを防いで活性化するために、活性化温度を低下
させる必要がある。活性化温度が低くなると、不純物イ
オンの拡散は抑制されるが、転位ループによる残留欠陥
が発生するようになる。この欠陥の位置は接合位置と接
近して発生し、それがリーク電流の増大を招く。このリ
ーク電流は、ハーフミクロン又はサブハーフミクロンと
呼ばれるような微細な素子になると、実用上無視できな
いレベルのリーク電流となり、根本的な解決策が必要と
なる。
入工程により形成する場合は、注入された不純物を活性
化するために熱処理を施す。素子サイズがそれほど微細
でない半導体装置では活性化を高温で行なうことができ
るため、残留欠陥に基づくリーク電流が問題になること
はない。しかし、素子が微細化されると拡散領域の深さ
を浅くする必要があり、そのため注入されたイオンが拡
散するのを防いで活性化するために、活性化温度を低下
させる必要がある。活性化温度が低くなると、不純物イ
オンの拡散は抑制されるが、転位ループによる残留欠陥
が発生するようになる。この欠陥の位置は接合位置と接
近して発生し、それがリーク電流の増大を招く。このリ
ーク電流は、ハーフミクロン又はサブハーフミクロンと
呼ばれるような微細な素子になると、実用上無視できな
いレベルのリーク電流となり、根本的な解決策が必要と
なる。
【０００３】リーク電流の発生を抑えるためには残留欠
陥自体を消滅させればよいが、微細な素子のための低温
プロセスでは欠陥の発生自体を抑えることは困難であ
る。接合リーク電流に影響を及ぼす残留欠陥は、主とし
て注入時にアモルファス化される領域と基板単結晶領域
との界面（Ａ／Ｃ界面）に、熱処理後に生じる転位ルー
プによるものである。したがって、注入時にどの領域ま
でアモルファス化されるかが重要になるが、これは主と
して注入エネルギーとドーズ量で決定される。
陥自体を消滅させればよいが、微細な素子のための低温
プロセスでは欠陥の発生自体を抑えることは困難であ
る。接合リーク電流に影響を及ぼす残留欠陥は、主とし
て注入時にアモルファス化される領域と基板単結晶領域
との界面（Ａ／Ｃ界面）に、熱処理後に生じる転位ルー
プによるものである。したがって、注入時にどの領域ま
でアモルファス化されるかが重要になるが、これは主と
して注入エネルギーとドーズ量で決定される。
【０００４】一方、活性化後の接合界面は低温プロセス
により拡散を抑えれば、ほぼ注入時の分布形状で決定さ
れる。したがって接合界面の位置も注入エネルギーとド
ーズ量で決定されることになる。通常は１回の注入工程
によって拡散層を形成している。そのため残留欠陥が発
生する位置と接合界面の位置は注入エネルギーとドーズ
量により定まり、両者を独立して制御することができな
い。
により拡散を抑えれば、ほぼ注入時の分布形状で決定さ
れる。したがって接合界面の位置も注入エネルギーとド
ーズ量で決定されることになる。通常は１回の注入工程
によって拡散層を形成している。そのため残留欠陥が発
生する位置と接合界面の位置は注入エネルギーとドーズ
量により定まり、両者を独立して制御することができな
い。
【０００５】ホットエレクトロン対策として二重拡散を
利用したＤＤＤ構造のトランジスタ製造プロセスが行な
われている。これは、同じ導電型で種類の異なる二種類
の不純物イオンを同じ領域に注入し、その拡散係数の違
いから二重拡散層を形成するものである。この場合は積
極的に拡散を起こさせ、したがって接合深さも０．３μ
ｍ以上というように比較的深くなる。
利用したＤＤＤ構造のトランジスタ製造プロセスが行な
われている。これは、同じ導電型で種類の異なる二種類
の不純物イオンを同じ領域に注入し、その拡散係数の違
いから二重拡散層を形成するものである。この場合は積
極的に拡散を起こさせ、したがって接合深さも０．３μ
ｍ以上というように比較的深くなる。
【０００６】
【発明が解決しようとする課題】本発明は接合深さが
０．２μｍ以下というような浅い接合を有する半導体装
置を対象としたものであり、残留欠陥の位置を接合位置
から引き離してリーク電流を少なくした半導体装置を提
供することを目的とするものである。本発明はまた残留
欠陥の位置と接合の位置を独立して制御することがで
き、リーク電流を抑えるのに好都合な製造方法を提供す
ることを目的とするものである。
０．２μｍ以下というような浅い接合を有する半導体装
置を対象としたものであり、残留欠陥の位置を接合位置
から引き離してリーク電流を少なくした半導体装置を提
供することを目的とするものである。本発明はまた残留
欠陥の位置と接合の位置を独立して制御することがで
き、リーク電流を抑えるのに好都合な製造方法を提供す
ることを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の半導体装置はシ
リコン基板の一導電型部分に他方の導電型の不純物が導
入されて半導体素子を構成する拡散領域が形成されてい
る半導体装置であり、少なくとも１つの拡散領域の深さ
方向の不純物濃度分布形状が、注入飛程の異なる第１及
び第２の２つの分布を重ね合わせた形状をなし、高濃度
領域の分布形状は主として第１分布により決定され、低
濃度領域（約１０19／ｃｍ3以下の領域）の分布形状は
主として第２分布により決定され、その低濃度領域の分
布形状は第１分布により決定される高濃度領域のピーク
位置から算出される低濃度領域の分布形状よりも深い方
向に分布し、全体の積分から算出されるドーズ量がピー
ク位置から算出される値（＝第１分布のみから算出され
る値）よりも大きくなっており、かつ、前記高濃度領域
には基板シリコン単結晶のアモルファス化のための臨界
ドーズ量以上の不純物が導入されている。
リコン基板の一導電型部分に他方の導電型の不純物が導
入されて半導体素子を構成する拡散領域が形成されてい
る半導体装置であり、少なくとも１つの拡散領域の深さ
方向の不純物濃度分布形状が、注入飛程の異なる第１及
び第２の２つの分布を重ね合わせた形状をなし、高濃度
領域の分布形状は主として第１分布により決定され、低
濃度領域（約１０19／ｃｍ3以下の領域）の分布形状は
主として第２分布により決定され、その低濃度領域の分
布形状は第１分布により決定される高濃度領域のピーク
位置から算出される低濃度領域の分布形状よりも深い方
向に分布し、全体の積分から算出されるドーズ量がピー
ク位置から算出される値（＝第１分布のみから算出され
る値）よりも大きくなっており、かつ、前記高濃度領域
には基板シリコン単結晶のアモルファス化のための臨界
ドーズ量以上の不純物が導入されている。
【０００８】本発明の半導体装置を製造するために、本
発明の製造方法の一態様では、同一マスクに対して同一
不純物イオンの注入を注入飛程の異なる２回の注入工程
に分けて行ない、浅い位置に注入飛程を有するイオン注
入工程の注入量を基板シリコン単結晶のアモルファス化
のための臨界ドーズ量以上とし、深い位置に注入飛程を
有するイオン注入工程の注入量を基板シリコン単結晶の
アモルファス化のための臨界ドーズ量未満とし、拡散が
実質的に抑えられる条件で活性化する。
発明の製造方法の一態様では、同一マスクに対して同一
不純物イオンの注入を注入飛程の異なる２回の注入工程
に分けて行ない、浅い位置に注入飛程を有するイオン注
入工程の注入量を基板シリコン単結晶のアモルファス化
のための臨界ドーズ量以上とし、深い位置に注入飛程を
有するイオン注入工程の注入量を基板シリコン単結晶の
アモルファス化のための臨界ドーズ量未満とし、拡散が
実質的に抑えられる条件で活性化する。
【０００９】本発明の他の態様では、拡散領域の形成工
程は、注入飛程が浅く、注入量が基板シリコン単結晶の
アモルファス化のための臨界ドーズ量以上に設定された
第１の不純物イオンによる第１のイオン注入工程と、第
１のイオン注入工程と同一マスクを用い、注入飛程が第
１のイオン注入工程よりも深く、注入量が基板シリコン
単結晶のアモルファス化のための臨界ドーズ量未満とな
り、原子量が第１の不純物イオンよりも小さい第２の不
純物イオンによる第２のイオン注入工程と、からなる２
回の注入工程を含んでおり、注入不純物を拡散が実質的
に抑えられる条件で活性化する。
程は、注入飛程が浅く、注入量が基板シリコン単結晶の
アモルファス化のための臨界ドーズ量以上に設定された
第１の不純物イオンによる第１のイオン注入工程と、第
１のイオン注入工程と同一マスクを用い、注入飛程が第
１のイオン注入工程よりも深く、注入量が基板シリコン
単結晶のアモルファス化のための臨界ドーズ量未満とな
り、原子量が第１の不純物イオンよりも小さい第２の不
純物イオンによる第２のイオン注入工程と、からなる２
回の注入工程を含んでおり、注入不純物を拡散が実質的
に抑えられる条件で活性化する。
【００１０】本発明のさらに他の態様では、同一マスク
に対して同一不純物イオンによるそれぞれの注入量が基
板シリコン単結晶のアモルファス化のための臨界ドーズ
量未満で、浅い部分での合計注入量が基板シリコン単結
晶のアモルファス化のための臨界ドーズ量以上となるよ
うに設定された２回のイオン注入工程に分けて行ない、
注入不純物を拡散が実質的に抑えられる条件で活性化す
る。
に対して同一不純物イオンによるそれぞれの注入量が基
板シリコン単結晶のアモルファス化のための臨界ドーズ
量未満で、浅い部分での合計注入量が基板シリコン単結
晶のアモルファス化のための臨界ドーズ量以上となるよ
うに設定された２回のイオン注入工程に分けて行ない、
注入不純物を拡散が実質的に抑えられる条件で活性化す
る。
【００１１】本発明のさらに他の態様では、拡散領域の
形成工程は、注入飛程が浅く、注入量が基板シリコン単
結晶のアモルファス化のための臨界ドーズ量未満に設定
された第１の不純物イオンによる第１のイオン注入工程
と、第１のイオン注入工程と同一マスクを用い、注入飛
程が前記第１のイオン注入工程よりも深く、注入量が基
板シリコン単結晶のアモルファス化のための臨界ドーズ
量未満となり、原子量が第１の不純物イオンよりも小さ
い第２の不純物イオンによる第２のイオン注入工程とか
らなり、浅い部分での合計注入量が基板シリコン単結晶
のアモルファス化のための臨界ドーズ量以上となるよう
に設定されており、注入不純物を拡散が実質的に抑えら
れる条件で活性化する。２回のイオン注入工程後に行な
われる注入不純物の活性化の好ましい態様は、１０００
〜１０５０℃で、１０〜２０秒のランプアニールであ
る。
形成工程は、注入飛程が浅く、注入量が基板シリコン単
結晶のアモルファス化のための臨界ドーズ量未満に設定
された第１の不純物イオンによる第１のイオン注入工程
と、第１のイオン注入工程と同一マスクを用い、注入飛
程が前記第１のイオン注入工程よりも深く、注入量が基
板シリコン単結晶のアモルファス化のための臨界ドーズ
量未満となり、原子量が第１の不純物イオンよりも小さ
い第２の不純物イオンによる第２のイオン注入工程とか
らなり、浅い部分での合計注入量が基板シリコン単結晶
のアモルファス化のための臨界ドーズ量以上となるよう
に設定されており、注入不純物を拡散が実質的に抑えら
れる条件で活性化する。２回のイオン注入工程後に行な
われる注入不純物の活性化の好ましい態様は、１０００
〜１０５０℃で、１０〜２０秒のランプアニールであ
る。
【００１２】
【作用】本発明での拡散領域は同一導電型の不純物イオ
ンを２回に分けて注入し、浅い位置に注入された不純物
により活性層のシート抵抗を決定する表面濃度及び欠陥
発生位置を決定し、深い位置に注入された不俊物により
接合位置を決定する。表面濃度と欠陥発生位置を決定す
るイオン注入工程は低いエネルギーで高いドーズ量の注
入を行なう。低いエネルギーでの注入はアモルファス層
の厚さを決定する注入分布位置を接合位置よりも浅くす
るために必要であり、高ドーズ量の注入は基板アモルフ
ァス化と低抵抗化のために必要である。具体的には注入
エネルギーは所望の接合深さによって決まるが、例えば
接合深さを０．１５μｍとするのであれば、アモルファ
ス層の厚さを０．１μｍ以下に抑える必要から、砒素イ
オン注入では３０ＫｅＶ以下、リンイオン及びＢＦ2イ
オンの注入では１０ＫｅＶ以下が適当である。ドーズ量
は基板シリコン単結晶がアモルファス化するための臨界
量以上に設定する必要から、砒素イオン注入で２×１０
14／ｃｍ2以上、ＢＦ2イオンで５×１０14／ｃｍ2以
上、リンイオンで１×１０15／ｃｍ2以上となる。アモ
ルファス化を行なうのは、チャネリングの防止、活性化
率の向上、点欠陥発生の防止（増速拡散の抑制）が目的
である。
ンを２回に分けて注入し、浅い位置に注入された不純物
により活性層のシート抵抗を決定する表面濃度及び欠陥
発生位置を決定し、深い位置に注入された不俊物により
接合位置を決定する。表面濃度と欠陥発生位置を決定す
るイオン注入工程は低いエネルギーで高いドーズ量の注
入を行なう。低いエネルギーでの注入はアモルファス層
の厚さを決定する注入分布位置を接合位置よりも浅くす
るために必要であり、高ドーズ量の注入は基板アモルフ
ァス化と低抵抗化のために必要である。具体的には注入
エネルギーは所望の接合深さによって決まるが、例えば
接合深さを０．１５μｍとするのであれば、アモルファ
ス層の厚さを０．１μｍ以下に抑える必要から、砒素イ
オン注入では３０ＫｅＶ以下、リンイオン及びＢＦ2イ
オンの注入では１０ＫｅＶ以下が適当である。ドーズ量
は基板シリコン単結晶がアモルファス化するための臨界
量以上に設定する必要から、砒素イオン注入で２×１０
14／ｃｍ2以上、ＢＦ2イオンで５×１０14／ｃｍ2以
上、リンイオンで１×１０15／ｃｍ2以上となる。アモ
ルファス化を行なうのは、チャネリングの防止、活性化
率の向上、点欠陥発生の防止（増速拡散の抑制）が目的
である。
【００１３】深い位置に注入して溶融するイオン注入
は、浅い位置に注入して溶融するイオン注入よりも高い
エネルギーで、低ドーズ量で行なう。この注入は接合位
置を決めるのが目的であるため、注入飛程をアモルファ
ス化のための注入よりもやや大きめにし、分布のテール
部分で接合位置が決まるようにする。ドーズ量は、接合
位置を確保できる濃度以上になるように設定するが、基
板の結晶状態が乱れない程度に抑える必要がある。この
領域がアモルファス化されてしまうと結晶欠陥発生位置
が接合位置付近まで深くなってしまう。また、点欠陥が
発生すると活性化時に増速拡散が起こり、分布形状の制
御が困難になる。具体的な注入条件の例を示すと、注入
エネルギーはアモルファス化のための上記の注入に１０
〜２０ＫｅＶを加えた値（同種原子の場合）、ドーズ量
は砒素イオンで２×１０13／ｃｍ2以下、ＢＦ2イオンで
５×１０13／ｃｍ2以下、リンイオンで１×１０14／ｃ
ｍ2以下が適当である。
は、浅い位置に注入して溶融するイオン注入よりも高い
エネルギーで、低ドーズ量で行なう。この注入は接合位
置を決めるのが目的であるため、注入飛程をアモルファ
ス化のための注入よりもやや大きめにし、分布のテール
部分で接合位置が決まるようにする。ドーズ量は、接合
位置を確保できる濃度以上になるように設定するが、基
板の結晶状態が乱れない程度に抑える必要がある。この
領域がアモルファス化されてしまうと結晶欠陥発生位置
が接合位置付近まで深くなってしまう。また、点欠陥が
発生すると活性化時に増速拡散が起こり、分布形状の制
御が困難になる。具体的な注入条件の例を示すと、注入
エネルギーはアモルファス化のための上記の注入に１０
〜２０ＫｅＶを加えた値（同種原子の場合）、ドーズ量
は砒素イオンで２×１０13／ｃｍ2以下、ＢＦ2イオンで
５×１０13／ｃｍ2以下、リンイオンで１×１０14／ｃ
ｍ2以下が適当である。
【００１４】２回に分けて行なうイオン注入工程が同一
イオンの注入であってもよく、異種イオンの注入であっ
てもよい。注入イオン種が異なる場合にはそれぞれの注
入時のアモルファス化の臨界ドーズ量が異なることを利
用する。アモルファス化を行なうことを目的とする注入
工程では臨界ドーズ量の小さい、すなわち、質量の大き
い原子又は分子をイオン種として用い、接合形成を目的
とするイオン注入では臨界ドーズ量の大きい、すなわち
質量の小さい原子又は分子をイオン種として用いる。こ
れによってドーズ量の設定がより容易になる。
イオンの注入であってもよく、異種イオンの注入であっ
てもよい。注入イオン種が異なる場合にはそれぞれの注
入時のアモルファス化の臨界ドーズ量が異なることを利
用する。アモルファス化を行なうことを目的とする注入
工程では臨界ドーズ量の小さい、すなわち、質量の大き
い原子又は分子をイオン種として用い、接合形成を目的
とするイオン注入では臨界ドーズ量の大きい、すなわち
質量の小さい原子又は分子をイオン種として用いる。こ
れによってドーズ量の設定がより容易になる。
【００１５】アモルファス化のための注入と接合形成の
ための注入はどちらを先に行なってもよい。アモルファ
ス化のための注入を先に行なえば、接合形成のための高
エネルギーによる注入工程では表面がアモルファス化さ
れているので、チャネリングが防止される。それに対
し、初めに接合形成のための高エネルギーによる注入を
行なうときは、その注入工程では基板はアモルファス化
されていないため、軽い元素イオンの注入を行なった場
合には分布が深くなって接合位置が深くなるため、注入
エネルギーを低めに設定する必要がある。初めに接合形
成のための注入を行なうのは、重いイオンを注入する場
合に適している。
ための注入はどちらを先に行なってもよい。アモルファ
ス化のための注入を先に行なえば、接合形成のための高
エネルギーによる注入工程では表面がアモルファス化さ
れているので、チャネリングが防止される。それに対
し、初めに接合形成のための高エネルギーによる注入を
行なうときは、その注入工程では基板はアモルファス化
されていないため、軽い元素イオンの注入を行なった場
合には分布が深くなって接合位置が深くなるため、注入
エネルギーを低めに設定する必要がある。初めに接合形
成のための注入を行なうのは、重いイオンを注入する場
合に適している。
【００１６】２回に分けたうちの一方の注入でアモルフ
ァス化のための臨界ドーズ量以上を注入するのに代え
て、２回の注入工程がそれぞれアモルファス化のための
臨界ドーズ量に満たないドーズ量でイオン注入し、基板
表面側での合計濃度が基板ドーズ量以上になるように設
定することもできる。この場合は合計のドーズ量を減少
させることができ、イオン注入工程での処理時間を短縮
させることができる。
ァス化のための臨界ドーズ量以上を注入するのに代え
て、２回の注入工程がそれぞれアモルファス化のための
臨界ドーズ量に満たないドーズ量でイオン注入し、基板
表面側での合計濃度が基板ドーズ量以上になるように設
定することもできる。この場合は合計のドーズ量を減少
させることができ、イオン注入工程での処理時間を短縮
させることができる。
【００１７】２回の注入のうち高エネルギー注入時に接
合位置が決まり、低エネルギー注入時に残留欠陥発生位
置（アモルファス層の厚さ）が決まる。具体例として、
砒素を３０ＫｅＶで２×１０14／ｃｍ2を１回の注入工
程で注入する場合と、３０ＫｅＶで１×１０14／ｃｍ2
の１回目注入を行ない、２０ＫｅＶのエネルギーで１×
１０14／ｃｍ2の２回目注入を行なって２回に分ける場
合とを比較すると、１回のみの注入の場合ドーズ量はア
モルファス化臨界値に相当し、注入飛程付近程度（０．
０２５μｍ程度）までアモルファス化する。一方、２回
に分けて注入する場合、個々のドーズ量ではアモルファ
ス化しないが、トータルのドーズ量は臨界値を超えるこ
とによってアモルファス層が形成されるが、２回目の注
入のエネルギーが低い分、アモルファス層の厚さが０．
０２μｍ程度に薄くなる。
合位置が決まり、低エネルギー注入時に残留欠陥発生位
置（アモルファス層の厚さ）が決まる。具体例として、
砒素を３０ＫｅＶで２×１０14／ｃｍ2を１回の注入工
程で注入する場合と、３０ＫｅＶで１×１０14／ｃｍ2
の１回目注入を行ない、２０ＫｅＶのエネルギーで１×
１０14／ｃｍ2の２回目注入を行なって２回に分ける場
合とを比較すると、１回のみの注入の場合ドーズ量はア
モルファス化臨界値に相当し、注入飛程付近程度（０．
０２５μｍ程度）までアモルファス化する。一方、２回
に分けて注入する場合、個々のドーズ量ではアモルファ
ス化しないが、トータルのドーズ量は臨界値を超えるこ
とによってアモルファス層が形成されるが、２回目の注
入のエネルギーが低い分、アモルファス層の厚さが０．
０２μｍ程度に薄くなる。
【００１８】
【実施例】図１は一実施例をＭＯＳトランジスタに適用
した実施例を表わしている。（Ａ）に示されるように、
Ｐ型シリコン基板（又はシリコン基板のＰウエル）２に
Ｎ型不純物拡散によるソース領域４とドレイン領域６が
形成されている。両領域４，６の間のチャネル領域上に
はゲート酸化膜８を介してポリシリコン膜にてなるゲー
ト電極１０が形成されている。１２は層間絶縁膜で、層
間絶縁膜１２のコンタクトホールを介してメタル配線１
４，１６がソース領域４やドレイン領域６と接続されて
いる。１８は素子分離用のフィールド酸化膜である。
した実施例を表わしている。（Ａ）に示されるように、
Ｐ型シリコン基板（又はシリコン基板のＰウエル）２に
Ｎ型不純物拡散によるソース領域４とドレイン領域６が
形成されている。両領域４，６の間のチャネル領域上に
はゲート酸化膜８を介してポリシリコン膜にてなるゲー
ト電極１０が形成されている。１２は層間絶縁膜で、層
間絶縁膜１２のコンタクトホールを介してメタル配線１
４，１６がソース領域４やドレイン領域６と接続されて
いる。１８は素子分離用のフィールド酸化膜である。
【００１９】このＭＯＳトランジスタにおいて、ソース
領域４とドレイン領域６の拡散領域は表面側の高濃度拡
散領域４ａ，６ａとそれよりも深い位置の低濃度拡散領
域４ｂ，６ｂとからそれぞれ構成されている。低濃度拡
散領域４ｂ，６ｂは接合深さを決定するための拡散領域
であり、高濃度拡散領域４ａ，６ａは注入時にアモルフ
ァス化され、その後活性化時に単結晶化した拡散領域で
ある。
領域４とドレイン領域６の拡散領域は表面側の高濃度拡
散領域４ａ，６ａとそれよりも深い位置の低濃度拡散領
域４ｂ，６ｂとからそれぞれ構成されている。低濃度拡
散領域４ｂ，６ｂは接合深さを決定するための拡散領域
であり、高濃度拡散領域４ａ，６ａは注入時にアモルフ
ァス化され、その後活性化時に単結晶化した拡散領域で
ある。
【００２０】これらの拡散領域４，６の不純物濃度分布
形状は、（Ｂ）に示されるように、２回のイオン注入に
よる２つの分布ａ，ｂが重ね合わされた全体の分布形状
Ｔをもっている。第１の分布ａで示される、低エネルギ
ーで高ドーズ量の注入では基板表面からｘ1までの領域
がアモルファス化される。第２の分布ｂで示される、高
エネルギーで低ドーズ量の注入では、拡散層の濃度がＰ
型基板又はＰ型ウエルの濃度と等しくなった位置で接合
が形成され、接合深さｘｊが決定される。
形状は、（Ｂ）に示されるように、２回のイオン注入に
よる２つの分布ａ，ｂが重ね合わされた全体の分布形状
Ｔをもっている。第１の分布ａで示される、低エネルギ
ーで高ドーズ量の注入では基板表面からｘ1までの領域
がアモルファス化される。第２の分布ｂで示される、高
エネルギーで低ドーズ量の注入では、拡散層の濃度がＰ
型基板又はＰ型ウエルの濃度と等しくなった位置で接合
が形成され、接合深さｘｊが決定される。
【００２１】次に、一実施例の製造方法を図３と図４に
より説明する。この方法はＮＭＯＳトランジスタのため
のＮ型拡散領域を形成するための注入であり、Ｎ型不純
物として砒素とリンを注入する場合を例にしたものであ
る。 （Ａ）シリコン基板２に砒素を注入エネルギー３０Ｋｅ
Ｖでドーズ量３×１０15／ｃｍ2で注入する。これによ
り表面から０．０９μｍ程度まで注入層が広がり、その
領域２０がアモルファス化される。
より説明する。この方法はＮＭＯＳトランジスタのため
のＮ型拡散領域を形成するための注入であり、Ｎ型不純
物として砒素とリンを注入する場合を例にしたものであ
る。 （Ａ）シリコン基板２に砒素を注入エネルギー３０Ｋｅ
Ｖでドーズ量３×１０15／ｃｍ2で注入する。これによ
り表面から０．０９μｍ程度まで注入層が広がり、その
領域２０がアモルファス化される。
【００２２】（Ｂ）次に、リンイオンを５０ＫｅＶで５
×１０13／ｃｍ2のドーズ量で注入する。リンのアモル
ファス化臨界ドーズ量は６×１０14／ｃｍ2であるの
で、このドーズ量では結晶性が乱れることはない。 （Ｃ）１０００℃で１０秒間のランプアニールを行な
う。注入不純物はほとんど拡散することはないが、アモ
ルファス層２０と基板シリコン単結晶２とのＡ／Ｃ界面
位置に残留欠陥２２が残る。
×１０13／ｃｍ2のドーズ量で注入する。リンのアモル
ファス化臨界ドーズ量は６×１０14／ｃｍ2であるの
で、このドーズ量では結晶性が乱れることはない。 （Ｃ）１０００℃で１０秒間のランプアニールを行な
う。注入不純物はほとんど拡散することはないが、アモ
ルファス層２０と基板シリコン単結晶２とのＡ／Ｃ界面
位置に残留欠陥２２が残る。
【００２３】この不純物注入と活性化により、図３に示
されるように、欠陥発生位置の深さが約０．０６μｍ、
接合位置の深さが約０．１５μｍとなり、欠陥位置と接
合位置が離れる。本発明は注入イオン種を異ならせる図
３の場合だけでなく、同じイオンを注入する場合にもも
ちろん適用できる。
されるように、欠陥発生位置の深さが約０．０６μｍ、
接合位置の深さが約０．１５μｍとなり、欠陥位置と接
合位置が離れる。本発明は注入イオン種を異ならせる図
３の場合だけでなく、同じイオンを注入する場合にもも
ちろん適用できる。
【００２４】
【発明の効果】本発明の半導体装置は拡散領域の深さ方
向の不純物濃度分布形状が注入飛程の異なる第１及び第
２の２つの分布を重ね合わせた形状をなし、高濃度領域
の分布形状は主として第１分布により決定され、低濃度
領域の分布形状は主として第２分布により決定され、そ
の低濃度領域の分布形状は第１分布により決定される高
濃度領域のピーク位置から算出される低濃度領域の分布
形状よりも深い方向に分布し、全体の積分から算出され
るドーズ量がピーク位置から算出される値よりも大きく
なっており、かつ、前記高濃度領域には基板シリコン単
結晶のアモルファス化のための臨界ドーズ量以上の不純
物が導入されているようにしたので、接合位置と欠陥発
生位置が離れ、微細化された半導体装置においてもリー
ク電流の少ない浅い接合をもつようになる。
向の不純物濃度分布形状が注入飛程の異なる第１及び第
２の２つの分布を重ね合わせた形状をなし、高濃度領域
の分布形状は主として第１分布により決定され、低濃度
領域の分布形状は主として第２分布により決定され、そ
の低濃度領域の分布形状は第１分布により決定される高
濃度領域のピーク位置から算出される低濃度領域の分布
形状よりも深い方向に分布し、全体の積分から算出され
るドーズ量がピーク位置から算出される値よりも大きく
なっており、かつ、前記高濃度領域には基板シリコン単
結晶のアモルファス化のための臨界ドーズ量以上の不純
物が導入されているようにしたので、接合位置と欠陥発
生位置が離れ、微細化された半導体装置においてもリー
ク電流の少ない浅い接合をもつようになる。
【００２５】本発明の製造方法は拡散領域形成のための
イオン注入を注入飛程の異なる２回の注入工程に分けて
行なうので、接合位置と欠陥発生位置を独立して制御す
ることができ、残留欠陥に基づくリーク電流の発生を抑
えるのが容易になる。２回の注入工程を異種原子を用い
て行なうようにすれば、注入時のドーズ量設定が容易に
なる。２回の注入工程のそれぞれは基板シリコン単結晶
のアモルファス化のための臨界ドーズ量未満で行ない、
浅い部分での合計注入量が基板シリコン単結晶のアモル
ファス化のための臨界ドーズ量以上となるように設定す
れば、合計注入量を減少させることができ、イオン注入
工程での処理時間が短縮される。
イオン注入を注入飛程の異なる２回の注入工程に分けて
行なうので、接合位置と欠陥発生位置を独立して制御す
ることができ、残留欠陥に基づくリーク電流の発生を抑
えるのが容易になる。２回の注入工程を異種原子を用い
て行なうようにすれば、注入時のドーズ量設定が容易に
なる。２回の注入工程のそれぞれは基板シリコン単結晶
のアモルファス化のための臨界ドーズ量未満で行ない、
浅い部分での合計注入量が基板シリコン単結晶のアモル
ファス化のための臨界ドーズ量以上となるように設定す
れば、合計注入量を減少させることができ、イオン注入
工程での処理時間が短縮される。
【図１】一実施例を示す図であり、（Ａ）は装置の断面
図、（Ａ）は拡散領域の不純物濃度分布形状を示す図で
ある。
図、（Ａ）は拡散領域の不純物濃度分布形状を示す図で
ある。
【図２】製造方法の一実施例におけるイオン注入工程を
示す工程断面図である。
示す工程断面図である。
【図３】図２の方法による形成された拡散領域の不純物
濃度分布形状を示す図である。
濃度分布形状を示す図である。
２ シリコン基板 ４，６ 拡散領域 ４ａ，６ａ 高濃度拡散領域 ４ｂ，６ｂ 低濃度拡散領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｆ 9054−4Ｍ 29/78 ３０１ Ｐ
Claims (6)
- 【請求項１】 シリコン基板の一導電型部分に他方の導
電型の不純物が導入されて半導体素子を構成する拡散領
域が形成されている半導体装置において、 少なくとも１つの拡散領域の深さ方向の不純物濃度分布
形状が、注入飛程の異なる第１及び第２の２つの分布を
重ね合わせた形状をなし、高濃度領域の分布形状は主と
して第１分布により決定され、低濃度領域の分布形状は
主として第２分布により決定され、その低濃度領域の分
布形状は第１分布により決定される高濃度領域のピーク
位置から算出される低濃度領域の分布形状よりも深い方
向に分布し、 全体の積分から算出されるドーズ量がピーク位置から算
出される値よりも大きくなっており、 かつ、前記高濃度領域には基板シリコン単結晶のアモル
ファス化のための臨界ドーズ量以上の不純物が導入され
ていることを特徴とする半導体装置。 - 【請求項２】 シリコン基板の一導電型部分に他方の導
電型の不純物イオンを注入して半導体素子を構成する拡
散領域を形成する工程を含む半導体装置の製造方法にお
いて、 同一マスクに対して同一不純物イオンの注入を注入飛程
の異なる２回の注入工程に分けて行ない、浅い位置に注
入飛程を有するイオン注入工程の注入量を基板シリコン
単結晶のアモルファス化のための臨界ドーズ量以上と
し、深い位置に注入飛程を有するイオン注入工程の注入
量を基板シリコン単結晶のアモルファス化のための臨界
ドーズ量未満とし、 拡散が実質的に抑えられる条件で活性化することを特徴
とする半導体装置の製造方法。 - 【請求項３】 シリコン基板の一導電型部分に他方の導
電型の不純物イオンを注入して半導体素子を構成する拡
散領域を形成する工程を含む半導体装置の製造方法にお
いて、 前記拡散領域の形成工程は、注入飛程が浅く、注入量が
基板シリコン単結晶のアモルファス化のための臨界ドー
ズ量以上に設定された第１の不純物イオンによる第１の
イオン注入工程と、 前記第１のイオン注入工程と同一マスクを用い、注入飛
程が前記第１のイオン注入工程よりも深く、注入量が基
板シリコン単結晶のアモルファス化のための臨界ドーズ
量未満となり、原子量が第１の不純物イオンよりも小さ
い第２の不純物イオンによる第２のイオン注入工程と、
からなる２回の注入工程を含んでおり、 注入不純物を拡散が実質的に抑えられる条件で活性化す
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 シリコン基板の一導電型部分に他方の導
電型の不純物イオンを注入して半導体素子を構成する拡
散領域を形成する工程を含む半導体装置の製造方法にお
いて、 同一マスクに対して同一不純物イオンによるそれぞれの
注入量が基板シリコン単結晶のアモルファス化のための
臨界ドーズ量未満で、浅い部分での合計注入量が基板シ
リコン単結晶のアモルファス化のための臨界ドーズ量以
上となるように設定された２回のイオン注入工程に分け
て行ない、 注入不純物を拡散が実質的に抑えられる条件で活性化す
ることを特徴とする半導体装置の製造方法。 - 【請求項５】 シリコン基板の一導電型部分に他方の導
電型の不純物イオンを注入して半導体素子を構成する拡
散領域を形成する工程を含む半導体装置の製造方法にお
いて、 前記拡散領域の形成工程は、注入飛程が浅く、注入量が
基板シリコン単結晶のアモルファス化のための臨界ドー
ズ量未満に設定された第１の不純物イオンによる第１の
イオン注入工程と、 前記第１のイオン注入工程と同一マスクを用い、注入飛
程が前記第１のイオン注入工程よりも深く、注入量が基
板シリコン単結晶のアモルファス化のための臨界ドーズ
量未満となり、原子量が第１の不純物イオンよりも小さ
い第２の不純物イオンによる第２のイオン注入工程と、
からなり、 浅い部分での合計注入量が基板シリコン単結晶のアモル
ファス化のための臨界ドーズ量以上となるように設定さ
れており、 注入不純物を拡散が実質的に抑えられる条件で活性化す
ることを特徴とする半導体装置の製造方法。 - 【請求項６】 ２回のイオン注入工程後に行なわれる注
入不純物の活性化を、１０００〜１０５０℃で、１０〜
２０秒のランプアニールによって行なう請求項２，３，
４又は５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7756193A JPH06267881A (ja) | 1993-03-10 | 1993-03-10 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7756193A JPH06267881A (ja) | 1993-03-10 | 1993-03-10 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267881A true JPH06267881A (ja) | 1994-09-22 |
Family
ID=13637435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7756193A Pending JPH06267881A (ja) | 1993-03-10 | 1993-03-10 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267881A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869872A (en) * | 1995-07-10 | 1999-02-09 | Nippondenso Co., Ltd. | Semiconductor integrated circuit device and manufacturing method for the same |
| KR100245092B1 (ko) * | 1996-12-20 | 2000-02-15 | 김영환 | 초저접합을 갖는 반도체소자 제조방법 |
| US6372591B1 (en) | 1997-12-03 | 2002-04-16 | Nec Corporation | Fabrication method of semiconductor device using ion implantation |
-
1993
- 1993-03-10 JP JP7756193A patent/JPH06267881A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869872A (en) * | 1995-07-10 | 1999-02-09 | Nippondenso Co., Ltd. | Semiconductor integrated circuit device and manufacturing method for the same |
| KR100245092B1 (ko) * | 1996-12-20 | 2000-02-15 | 김영환 | 초저접합을 갖는 반도체소자 제조방법 |
| US6372591B1 (en) | 1997-12-03 | 2002-04-16 | Nec Corporation | Fabrication method of semiconductor device using ion implantation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912053A (en) | Ion implanted JFET with self-aligned source and drain | |
| US5677213A (en) | Method for forming a semiconductor device having a shallow junction and a low sheet resistance | |
| JPH09199719A (ja) | 半導体装置の製造方法 | |
| JPH08213479A (ja) | Ｍｉｓトランジスタおよび半導体装置の製造方法 | |
| JPH11102919A (ja) | Ｄｍｏｓトランジスタの製造方法 | |
| JPH09186245A (ja) | 半導体素子の製造方法 | |
| JPH02191341A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JPH06267881A (ja) | 半導体装置とその製造方法 | |
| KR20070001732A (ko) | 게이트-관통 이온주입을 이용한 반도체소자의 제조방법 | |
| JPH1070272A (ja) | 半導体装置及びその製造方法 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| KR100308653B1 (ko) | 반도체소자의 ｂｉｌｌｉ 구조의 웰 형성방법 | |
| JP2980474B2 (ja) | 縦型トランジスタおよびその製造方法 | |
| JPH0818047A (ja) | Ｍｉｓｆｅｔおよびその製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPH02280322A (ja) | 半導体装置の製法 | |
| JPH11121394A (ja) | 半導体装置の製造方法 | |
| JPS62198162A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
| KR20030001942A (ko) | 반도체소자 및 그 제조방법 | |
| JPH07235610A (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| KR940009366B1 (ko) | 듀얼 폴리 게이트 구조를 구비한 반도체 장치 및 그 제조방법 | |
| KR920000634B1 (ko) | 모오스 트랜지스터의 제조방법 | |
| JPH06232156A (ja) | 半導体装置とその製造方法 |