JPH11121394A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 異なる不純物プロファイルを有する活性領域
を形成する場合、不純物プロファイルの種類だけリソグ
ラフィ工程が必要でコストが増加するという問題があっ
た。 【解決手段】 半導体基板１０１の複数の活性領域１１
１〜１１４のうち、領域１１１及び１１３の上部が開孔
され、領域１１２及び１１４の上部がラインアンドスペ
ース状の形状を有するレジスト膜１０４及び１０４ａ、
１０５及び１０５ａが形成され、これをマスクとしてＰ
型及びＮ型の不純物イオンを注入することで、それぞれ
１回のリソグラフィ工程で異なる不純物プロファイルを
有する領域１１１及び１１２、領域１１３及び１１４を
形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に異なる不純物濃度のプロファイルを有
する装置を製造する方法に関する。

【０００２】

【従来の技術】半導体装置には、特にＭＩＳ型トランジ
スタを有する装置において、異なる閾値電圧を有するよ
うに異なる不純物濃度プロファイルを有する活性領域を
含むものがある。このような装置を製造する場合、従来
は図６に示されるようなレジスト膜６０５を用いてい
た。

【０００３】即ち、半導体基板６０１の素子分離領域６
０３にはトレンチ溝が掘られてシリコン酸化膜が埋め込
まれており、素子分離領域６０３を除いた半導体基板６
０１の表面上にはシリコン酸化膜６０２が形成される。
そして、シリコン酸化膜６０２の表面上にはレジスト膜
６０５が形成されている。このレジスト膜６０５では、
領域６１１〜６１４のうち不純物イオンを注入すべき領
域６１１は完全に開孔されている。このようなレジスト
膜６０５をマスクとして不純物イオンを注入していた。

【０００４】従って、半導体基板６０１の表面部分にお
ける特定領域に不純物イオンが注入されるか否かは、そ
の領域上のレジスト膜の有無によってのみ決定される。
また、領域６１１に形成された不純物領域６２１の不純
物プロファイルの制御は、イオン注入の条件によっての
み行わなければならなかった。

【０００５】このため、異なる不純物プロファイルを有
する活性領域を形成するためには、それぞれの不純物プ
ロファイル毎にレジスト膜を形成し、異なる条件でイオ
ン注入を行わなければならず、活性領域の種類の数と同
じ数だけリソグラフィ工程が必要であった。

【０００６】

【発明が解決しようとする課題】上述したように、従来
は異なる不純物プロファイルを有する領域を形成する場
合に工程数が多く必要でコストが増加するという問題が
あった。

【０００７】本発明は上記事情に鑑みてなされたもの
で、異なる不純物プロファイルを有する領域を含む装置
を形成する場合に、従来よりも工程数を減少させてコス
トを低減することが可能な半導体装置の製造方法を提供
することを目的とする。

【０００８】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の第１、第２、…、第ｎの領域の
上部でそれぞれ異なるパターンを有するマスクを形成す
る工程と、前記マスクを通して、前記第１、第２、…、
第ｎの領域でそれぞれ不純物濃度が異なるように前記半
導体基板の表面部分に不純物を注入する工程と、前記半
導体基板にアニール処理を行い、前記第１、第２、…、
第ｎの領域にそれぞれ注入された前記不純物を拡散させ
かつ平面内において均一化させる工程とを備えることを
特徴としている。

【０００９】ここで、前記マスクは、前記第１の領域の
上部が開孔されており、前記第２、…、第ｎの領域の上
部はそれぞれ異なるパターン形状を有してよい。

【００１０】前記マスクを通して前記半導体基板の表面
部分に不純物を注入する工程では、前記半導体基板に対
して垂直又は所定の角度を付けて不純物を注入してよ
い。

【００１１】あるいは、不純物を注入する工程におい
て、前記半導体基板に対する角度を変えて複数回不純物
を注入してよい。

【００１２】前記レジスト膜は前記第１、第２、…、第
ｎの領域の少なくとも一つの第ｊの領域の上部でライン
アンドスペース状のパターンを有し、前記マスクを通し
て前記半導体基板の表面部分に不純物を注入する工程で
は、前記第ｊの領域には不純物が注入されない角度で前
記半導体基板の表面部分に不純物の注入を行い、さらに
前記第ｊの領域に不純物が注入される角度で前記半導体
基板の表面部分に不純物の注入を行ってよい。

【００１３】前記第１、第２、…、第ｎの領域は、それ
ぞれＭＩＳ型トランジスタのチャネル領域に相当し、前
記第１、第２、…、第ｎの領域でそれぞれ異なる不純物
プロファイルを得ることで、それぞれのＭＩＳ型トラン
ジスタの閾値電圧が異なるようにせしめる方法であって
よい。

【００１４】前記マスクとして、前記第１、第２、…、
第ｎの領域の少なくとも一つの上部で、ラインアンドス
ペース状のパターンを有するように形成されたものを用
いてよく、あるいは２次元平面において千鳥格子状のパ
ターンを有するように形成されたものを用いてよい。

【００１５】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照し説明する。以下の実施の形態では、互
いに閾値電圧の異なるＭＩＳ型トランジスタを有する集
積回路を形成するために、それぞれ２種類の不純物濃度
を有する活性領域を持つＮチャネル形ＭＯＳトランジス
タ（ＭＯＳＦＥＴ）とＰチャネル形ＭＯＳトランジスタ
（ＭＯＳＦＥＴ）とを製造する方法を例にとる。

【００１６】本発明の第１の実施の形態による半導体装
置の製造方法は、図１に示されるような工程を備えてい
る。まず、図１（ａ）に示されるように、半導体基板１
０１の表面部分の素子分離領域１０３において、トレン
チ溝が掘られてシリコン酸化膜が埋め込まれる。半導体
基板１０１の表面上には、熱酸化法により犠牲シリコン
酸化膜１０２が形成され、さらにシリコン酸化膜１０２
の表面上にはレジスト膜１０４が形成される。ここで、
領域１１１及び１１２はＰチャネル形ＭＯＳトランジス
タのチャネル領域に相当し、閾値電圧が所望の値となる
ようにＮ型不純物のリンイオン（Ｐ⁺ ）が注入される。
領域１１３及び１１４は、Ｎチャネル形ＭＯＳトランジ
スタのチャネル領域に相当し、閾値電圧を調整するため
にＰ型不純物の硼素イオン（Ｂ⁺ ）が注入される。

【００１７】レジスト膜１０４は、不純物をイオン注入
すべき二つの領域１１１及び１１２のうち、領域１１１
上は完全に開孔され、領域１１２上はラインアンドスペ
ース状に残存するようにパターニングされている。次い
で図１（ｂ）に示されるように、このようなレジスト膜
１０４をマスクとして基板１０１に対して垂直方向に不
純物のリンをイオン注入する。領域１１１においてはそ
の全面にリン１２１が注入され、領域１１２ではライン
アンドスペース状のレジスト膜１０４ａにおけるスペー
スに相当する領域にのみリン１２２が注入される。

【００１８】レジスト膜１０４及び１０４ａを剥離し、
活性化アニール処理を行うと、図１（ｃ）に示されるよ
うに領域１１１及び１１２に注入されたリン１２１ａ、
１２２ａが拡散して、平面内（水平方向）についての均
一化が進行すると同時に活性化される。

【００１９】次に、Ｎチャネル形ＭＯＳトランジスタの
チャネル領域となる領域１１３及び１１４に対しても同
様な工程を経て不純物イオン１３１、１３２の注入を行
う。図１（ｄ）に示されるように、シリコン酸化膜１０
２の表面上にレジスト膜１０５及び１０５ａを形成す
る。このレジスト膜１０５及び１０５ａは、領域１１３
上は完全に開孔され、領域１１４上はラインアンドスペ
ース状に残存している。このようなレジスト膜１０５及
び１０５ａをマスクとして、図１（ｅ）に示されるよう
に半導体基板１０１の表面部分に垂直方向に硼素１３１
及び１３２がイオン注入される。これにより、領域１１
３の全面に硼素１３１が注入され、領域１１４における
レジストが存在しない部分に硼素１３２が注入される。

【００２０】次いで図１（ｆ）のように、レジスト膜１
０５及び１０５ａが除去されて活性化アニール処理が行
われて、硼素１３１ａ、１３２ａが拡散し均一化かつ活
性化される。

【００２１】ここで、リンイオンは硼素イオンと比較し
て拡散係数が小さい。しかし、リンをイオン注入した後
２回活性化アニールを行い、硼素をイオン注入した後１
回活性化アニールを行うことで、領域１１２と領域１１
４とにおけるそれぞれの不純物の程度の差を小さくする
ことができる。

【００２２】この後、図示されていないが、Ｎチャネル
形ＭＯＳトランジスタを形成する領域にはＰウエルを形
成し、Ｐチャネル形ＭＯＳトランジスタを形成する領域
にはＮウエルを形成し、さらにシリコン酸化膜１０２を
除去する。そして、半導体基板１０１の表面上にゲート
酸化膜となるシリコン酸化膜を形成し、ゲート電極、ソ
ース及びドレイン領域、ゲート電極上にシリサイド層を
形成する。さらに、配線層の形成及び保護膜の形成を行
う。

【００２３】以上のような工程により不純物イオンが注
入されると、領域１１１は領域１１２よりも多くリンが
注入されて不純物濃度が高くなり、領域１１３は領域１
１４よりも多く硼素が注入されて不純物濃度が高くな
る。これにより、不純物プロファイルが異なり、閾値電
圧が異なる活性化領域１１１〜１１４を有するＰチャネ
ル形ＭＯＳトランジスタ及びＮチャネル形ＭＯＳトラン
ジスタを、２種類の不純物に対してそれぞれ１回ずつレ
ジスト膜を形成するだけで製造することができるので、
工程数が減少しコストが低減される。

【００２４】領域１１２及び１１４の上面にそれぞれ形
成した格子状のレジスト膜１０４ａ及び１０５ａとして
は、様々なパターン形状のものが用いられ得る。例えば
上述した通り、図５（ａ）に示されたような一方向（Ｙ
方向）に対して一様であり、他方向（Ｘ方向）に対して
交互にレジストが存在する部分１１と存在しない部分１
２とが配置されたラインアンドスペース状のレジスト膜
１を用いることができる。

【００２５】このようなラインアンドスペース状のレジ
スト膜１を用いて不純物をイオン注入した場合、注入後
にアニール処理を行った場合にも不純物分布が完全に均
一とならない場合がある。このような場合を考慮する
と、図５（ａ）におけるＸ方向とＹ方向のいずれに沿っ
てドレイン電流が流れるように設定するかが重要とな
る。

【００２６】このレジスト膜１を用いた場合、Ｘ方向に
沿う不純物濃度の分布は交互に変化し、Ｙ方向に沿う不
純物濃度は一様となる。従って、Ｙ方向にドレイン電流
が流れるような配置にすると、Ｙ方向に沿って不純物濃
度が濃いチャネル領域と不純物濃度が低いチャネル領域
とが縞状に並存することとなる。逆に、Ｘ方向にドレイ
ン電流が流れるような配置にした場合には、チャネル領
域全体としては均一な分布となり、ゲート電圧−ドレイ
ン電流特性にキンクを生じせしめることがないので、こ
のような配置とすることが望ましい。

【００２７】尚、レジストが存在する部分１１と存在し
ない部分１２の幅は狭い方がより不純物濃度を均一化す
ることが可能である。例えば、レジスト膜１の厚みが１
〜２μｍであるとすると、ラインアンドスペースの幅を
０．１５〜０．２０μｍ程度に設定すればよい。

【００２８】ただし本発明においては、必ずしも不純物
の濃度の完全な均一化が達成されなくてもよく、半導体
装置の特性に大きな影響を与えない範囲内である程度の
濃度の不均一は許容され得る。

【００２９】あるいは、図５（ｂ）に示されたような二
次元方向（Ｘ及びＹ方向）に対して千鳥格子状のレジス
ト膜２を用いてもよい。このようなレジスト膜２は、上
記レジスト膜１よりも基板面に平行な方向の不純物拡散
が促進される。よって、面積が大きい拡散領域を形成す
る場合などに特に有効である。

【００３０】以上のように、第１の実施の形態によれ
ば、不純物イオンを注入する領域上に形成するレジスト
膜として、完全に開孔した部分と、ラインアンドスペー
ス状にレジストが残存した形状にパターニングした部分
とを用いることで、イオン注入条件を注入エネルギ及び
ドーズ量のみならずレジスト膜のパターンによっても制
御することが可能である。よって、異なる不純物プロフ
ァイルを有する活性領域を１回のリソグラフィ工程によ
り形成することができ、製造工程数が従来よりも減少し
コストが低減される。

【００３１】次に、本発明の第２の実施の形態による半
導体装置の製造方法について、図２を用いて説明する。
上記第１の実施の形態では、不純物イオンを基板に対し
て垂直な方向にのみ注入する。これに対し、本実施の形
態では注入角度を変える点に特徴がある。

【００３２】まず図２（ａ）に示されるように、半導体
基板２０１の表面部分に素子分離領域２０３が形成さ
れ、半導体基板２０１の表面上には犠牲シリコン酸化膜
２０２が形成される。素子分離領域２０３により分離さ
れた領域２１１及び２１２はＰチャネル形ＭＯＳトラン
ジスタのチャネル領域に相当し、閾値電圧が所望の値と
なるようにリンイオン（Ｐ⁺ ）が注入され、図示されて
いない他の領域はＮチャネル形ＭＯＳトランジスタのチ
ャネル領域に相当し、閾値電圧を調整するために硼素イ
オン（Ｂ⁺ ）が注入されるものとする。

【００３３】シリコン酸化膜２０２の表面上に形成され
るレジスト膜２０５は、不純物をイオン注入すべき二つ
の領域２１１及び２１２のうち、領域２１１上は完全に
開孔されており、領域２１２上はラインアンドスペース
状に残存するようにパターニングされている。次いで図
２（ａ）に示されるように、レジスト膜２０５および２
０５ａをマスクとして基板２０１に対して一定の角度が
付いた斜め方向にリン２２１、２２２をイオン注入す
る。領域２１１にはその全面にリンが注入される。領域
２１２においては、上記第１の実施の形態における領域
１１２と異なり、ラインアンドスペース状のレジスト膜
２０５ａにおけるスペースに相当する領域のみならず、
ラインに相当する部分の下方においても不純物イオン２
２２が注入される。この場合の不純物イオン２２２は、
レジスト膜２０５ａを一旦通過した後基板２０１の表面
部分に注入されるので、レジスト膜２０５ａに触れるこ
と無く直接基板２０１に注入されたものよりも浅い領域
に少ないドーズ量で注入される。よって、このように不
純物イオン２２１、２２２を斜め方向から注入する場合
は、レジスト膜２０５ａのパターン形状や、イオン２２
１、２２２の注入条件によって不純物プロファイルを変
えることができる。

【００３４】続いて、レジスト膜２０５及び２０５ａを
剥離して活性化アニール処理を行うと、領域２１１及び
２１２に注入されたリン２２１ａ、２２２ａが拡散し
て、平面内についての均一化が進行すると同時に活性化
される。

【００３５】次に、Ｐチャネル形ＭＯＳトランジスタの
チャネル領域となる図示されていない領域に対しても同
様な工程を経て硼素のイオン注入が行われ、活性化アニ
ール処理により硼素が拡散して均一化かつ活性化され
る。

【００３６】この後、上記第１の実施の形態と同様に、
犠牲シリコン酸化膜２０２を剥離し、ゲート酸化膜、ゲ
ート電極、ソース及びドレイン領域、ゲート電極上にシ
リサイド層を形成し、さらに配線層の形成及び保護膜の
形成を行う。

【００３７】本実施の形態によれば、上記第１の実施の
形態と同様にリソグラフィ工程が減少するだけでなく、
レジスト膜２０５ａの下方にまで不純物イオン２２２が
注入されるため、基板の表面部分での横方向への濃度分
布が、第１の実施の形態よりもより均一化される。

【００３８】本発明の第３の実施の形態では、上記第２
の実施の形態においてレジスト膜２０５及び２０５ａを
マスクとして不純物イオンを注入した後に、角度を変え
てイオン注入を行う。即ち、図３（ａ）に示されるよう
に、レジスト膜２０５及び２０５ａをマスクとし、イオ
ン注入の角度を第２の実施の形態よりも小さく設定し
て、再びイオン注入を行う。これにより、領域２１１で
は全面に不純物のイオン２２１ｂが注入されるととも
に、領域２１２における基板表面に注入された不純物イ
オン２２２ｂの濃度分布のむらが第２の実施の形態より
もさらに小さくなる。この後は、第２の実施の形態と同
様に活性化アニール処理を行い、不純物２２１ｃ及び２
２２ｃを拡散させ均一化及び活性化を進める。

【００３９】本発明の第４の実施の形態は、注入角度を
大きく設定して１回目のイオン注入を行い、次に基板に
対して垂直に２回目のイオン注入を行う点に特徴があ
る。まず図４（ａ）に示されたように、半導体基板４０
１の表面上の犠牲シリコン酸化膜４０２上にレジスト膜
４０５及び４０５ａが形成される。素子分離領域４０３
で分離された領域４１１及び４１２のうち、領域４１１
上はレジスト膜４０５が完全に開孔されてレジストが存
在せず、領域４１２上はレジスト膜４０５ａがラインア
ンドスペース状にパターニングされている。このレジス
ト膜４０５及び４０５ａをマスクとし、基板４０１に対
して所定の角度を付けた状態でヒ素４２１のイオン注入
を行う。この角度は、領域４１１においてはマスク４０
５の存在によりイオンが注入されないいわゆるシャドウ
イングが発生しないような角度であって、かつ、領域４
２２においてはラインアンドスペース状のレジスト膜４
０５ａの存在によりイオンが基板４０１表面に到達しな
いような角度に設定する。このような角度でイオン注入
を行うことにより、領域４１１にはヒ素イオン４２１が
注入され、領域４１２においては全くヒ素イオンが注入
されないことになる。次に、レジスト膜４０５及び４０
５ａをマスクとして２回目のイオン注入を行う。このと
きの注入角度は、図４（ｂ）に示されたように半導体基
板４０１に対して垂直に設定する。これにより、領域４
１１及び領域４１２には共にヒ素イオン４２１ａ及び４
２２が注入されている。この後、図４（ｃ）のようにレ
ジスト膜４０５及び４０５ａを剥離し、活性化アニール
処理を行い、不純物イオン４２１ｂ、４２２ａを拡散さ
せ均一化及び活性化を進める。同様な処理を、図示され
ていない他の領域への硼素イオンの注入に対しても行
う。この後、ウエルの形成、犠牲シリコン酸化膜４０２
の剥離、ゲート酸化膜、ゲート電極、ソース、ドレイン
領域、シリサイド層、配線層及び保護膜の形成を行う。

【００４０】本実施の形態のように、ラインアンドスペ
ース状のパターンを有するレジスト膜４０５ａを形成し
た領域４１２には不純物イオンが注入されないような大
きい角度を付けてイオン注入を行うことで、レジストが
存在しない領域４１１には不純物イオン４２１を注入
し、レジスト膜４０５ａが存在する領域には不純物イオ
ンを注入しないという選択を行うことができる。

【００４１】次に、ラインアンドスペース状のパターン
を有するレジスト膜をマスクとして不純物イオンを注入
したときの基板表面における不純物濃度のシミュレーシ
ョン結果について述べる。レジスト膜として、図５
（ａ）に示されたようにそれぞれ０．２μｍ幅のレジス
トが形成された領域１１と開孔された領域１２とが一方
向に交互に配置されたパターンを有するものを用いた。
また犠牲シリコン酸化膜の膜厚は、２５０オングストロ
ームとした。

【００４２】先ず、リンイオンを注入した場合について
述べる。１回目のイオン注入として、加速電圧１００ｋ
ｅＶ、ドーズ量３×１０¹²（１／cm² ）とし、注入角度
は０度とした。２回目のイオン注入として、加速電圧１
５０ｋｅＶ、ドーズ量６×１０¹²（１／cm² ）とし、注
入角度は４度及び−４度とした。ここで、４度及び−４
度というのは、図５（ａ）に示されたようなＸ方向に対
して一様なレジスト膜を用いた場合は、Ｘ方向および−
Ｘ方向に対してそれぞれ４度及び−４度の角度でイオン
注入を行うという意味である。

【００４３】この後、摂氏１０００度で１００分間活性
化アニ−ル処理を行った。この結果、完全にレジストが
開孔された領域では不純物濃度は４×１０¹⁷１／cm² で
あるのに対し、ラインアンドスペース状のパターンを有
するレジスト膜をマスクとしてイオン注入を行った領域
の不純物濃度は２×１０¹⁷１／cm² であった。即ち、領
域に応じて完全にレジストが開孔された部分とラインア
ンドスペース状のパターンを有する部分とを有するレジ
スト膜を用いることで、注入条件は同じであっても不純
物濃度を例えば１／２に変えることができることがわか
る。

【００４４】次に、硼素イオンを注入した場合について
述べる。１回目のイオン注入として、加速電圧６０ｋｅ
Ｖ、ドーズ量３×１０¹²（１／cm² ）とし、注入角度は
０度とした。２回目のイオン注入として、加速電圧８０
ｋｅＶ、ドーズ量６×１０¹²（１／cm² ）とし、注入角
度は４度及び−４度とした。さらに、摂氏１０００度で
１００分間活性化アニ−ル処理を行った。完全にレジス
トが開孔された領域では不純物濃度は３×１０¹⁷１／cm
² であり、ラインアンドスペース状のパターンを有する
レジスト膜をマスクとしてイオン注入を行った領域の不
純物濃度は２×１０¹⁷１／cm² であった。従って、完全
にレジストが開孔された部分とラインアンドスペース状
のパターンを有する部分とを有するレジスト膜をマスク
とすることで、同一注入条件で不純物濃度が例えば２／
３に変わることがわかる。

【００４５】上述した実施の形態は一例であって、本発
明を限定するものではない。例えば、上記実施の形態で
は２種類の不純物プロファイルを有する活性領域を形成
している。しかし、３種類以上の不純物プロファイルを
有する活性領域を形成する場合にも本発明は適用が可能
である。この場合は、例えばラインアンドスペース状の
レジスト膜におけるスペース部分の占める割合またはパ
ターン形状を変えることで、注入される不純物の濃度を
変えることができる。

【００４６】また、上記実施の形態では、二つの領域の
うち一方の領域上にはレジストが存在せず、他方の領域
上にはラインアンドスペース状のレジスト膜が形成され
ている。しかし、それぞれの領域上に異なるパターン形
状のレジスト膜を形成してイオン注入を行ってもよい。

【００４７】さらに、上記実施の形態ではＭＩＳ型トラ
ンジスタの活性領域の形成に対して本発明を適用してい
るが、活性領域のみならずソース、ドレイン領域に対し
て適用することも可能であり、またバイポーラトランジ
スタ、拡散抵抗等に含まれる不純物領域の形成に対し、
異なる不純物プロファイルを有するように本発明を適用
してもよい。さらには、上記実施の形態では素子分離が
トレンチ法により行われているが、ＬＯＣＯＳ法等の他
の方法により行われてもよい。

【００４８】

【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、レジストが開孔された領域及び
所定のパターンを有するレジスト膜が形成された領域、
あるいは互いに異なるパターン形状を有するレジスト膜
が形成された複数の領域に対して不純物イオンを注入す
ることにより、異なる不純物プロファイルを有する活性
領域又は不純物領域を１回のリソグラフィにより形成す
ることが可能で、製造工程の削減及びコストの低減が達
成される。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による半導体装置の
製造方法を工程別に示した素子の縦断面図。

【図２】本発明の第２の実施の形態による半導体装置の
製造方法を工程別に示した素子の縦断面図。

【図３】本発明の第３の実施の形態による半導体装置の
製造方法を工程別に示した素子の縦断面図。

【図４】本発明の第４の実施の形態による半導体装置の
製造方法を工程別に示した素子の縦断面図。

【図５】同第１〜第４の実施の形態において用いられる
ラインアンドスペース状のレジストパターンと、千鳥格
子状のレジストパターンとを示した平面図。

【図６】従来の半導体装置の製造方法を工程別に示した
素子の縦断面図。

【符号の説明】

１、２ レジスト膜 １１、２１ レジスト １２、２２ 開孔部 １０１、２０１、４０１、６０１ 半導体基板 １０２、２０２、４０２、６０２ シリコン酸化膜 １０３、２０３、４０３、６０３ 素子分離領域 １０４、１０４ａ、１０５、１０５ａ、２０５、２０５
ａ、４０５、４０５ａ，６０５ レジスト膜 １１１〜１１４、２１１、２１２、４１１、４１２、６
１１〜６１４ 活性領域 １２１、１２１ａ、１２２、１２２ａ、１３１、１３１
ａ、１３２、１３２ａ、２２１、２２１ａ、２２１ｂ、
２２１ｃ、２２２、２２２ａ、２２２ｂ、２２２ｃ、４
２１、４２１ａ、４２２、４２２ａ、６２１ 不純物イ
オン

Claims (7)

【特許請求の範囲】
1. 【請求項１】半導体基板の第１、第２、…、第ｎ（ｎは
   ２以上の整数）の領域の上部でそれぞれ異なるパターン
   を有するマスクを形成する工程と、 前記マスクを通して、前記第１、第２、…、第ｎの領域
   でそれぞれ不純物濃度が異なるように前記半導体基板の
   表面部分に不純物を注入する工程と、 前記半導体基板にアニール処理を行い、前記第１、第
   ２、…、第ｎの領域にそれぞれ注入された前記不純物を
   拡散させ、かつ平面内において均一化させる工程と、 を備えることを特徴とする半導体装置の製造方法。
2. 【請求項２】前記マスクは、前記第１の領域の上部が開
   孔されており、前記第２、…、第ｎの領域の上部はそれ
   ぞれ異なるパターン形状を有することを特徴とする請求
   項１記載の半導体装置の製造方法。
3. 【請求項３】前記マスクを通して前記半導体基板の表面
   部分に不純物を注入する工程では、前記半導体基板に対
   して垂直又は所定の角度を付けて不純物を注入すること
   を特徴とする請求項１又は２記載の半導体装置の製造方
   法。
4. 【請求項４】前記マスクを通して前記半導体基板の表面
   部分に不純物を注入する工程では、前記半導体基板に対
   する角度を変えて複数回不純物を注入することを特徴と
   する請求項１又は２記載の半導体装置の製造方法。
5. 【請求項５】前記レジスト膜は前記第１、第２、…、第
   ｎの領域の少なくとも一つの第ｊ（ｊは１以上でｎ以下
   の整数）の領域の上部でラインアンドスペース状のパタ
   ーンを有し、前記マスクを通して前記半導体基板の表面
   部分に不純物を注入する工程では、前記第ｊの領域には
   不純物が注入されない角度で前記半導体基板の表面部分
   に不純物の注入を行い、さらに前記第ｊの領域に不純物
   が注入される角度で前記半導体基板の表面部分に不純物
   の注入を行うことを特徴とする請求項１又は２記載の半
   導体装置の製造方法。
6. 【請求項６】前記第１、第２、…、第ｎの領域は、それ
   ぞれＭＩＳ型トランジスタのチャネル領域に相当し、前
   記第１、第２、…、第ｎの領域でそれぞれ異なる不純物
   プロファイルを得ることで、それぞれのＭＩＳ型トラン
   ジスタの閾値電圧が異なるようにせしめることを特徴と
   する請求項１乃至５のいずれかに記載の半導体装置の製
   造方法。
7. 【請求項７】前記マスクは、前記第１、第２、…、第ｎ
   の領域の少なくとも一つの上部で、ラインアンドスペー
   ス状または千鳥格子状のパターンを有するように形成さ
   れていることを特徴とする請求項１乃至６のいずれかに
   記載の半導体装置の製造方法。