JP2809810B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2809810B2 JP2809810B2 JP2104580A JP10458090A JP2809810B2 JP 2809810 B2 JP2809810 B2 JP 2809810B2 JP 2104580 A JP2104580 A JP 2104580A JP 10458090 A JP10458090 A JP 10458090A JP 2809810 B2 JP2809810 B2 JP 2809810B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- constant
- opening
- forming
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の製造方法に関し、特に相異なる
任意の閾値電圧を有するMOS型トランジスタを一度に得
ようとするときに使用される。
任意の閾値電圧を有するMOS型トランジスタを一度に得
ようとするときに使用される。
（従来の技術） 従来MOSトランジスタ特にＤ型（デプレッション型）
の閾値は、第６図に示す様な工程におけるチャンネルイ
オン注入工程での不純物種と、量により決定されてい
た。第６図（ａ）は、例えば、Ｐ型半導体基板１上に、
ゲート絶縁膜２を例えば200Å形成する工程、第６図
（ｂ）は、MOSトランジスタの閾値を制御するためのチ
ャネルイオン注入工程、ここでは、例えばデプレッショ
ンタイプのトランジスタを形成するために、リンイオン
３を70KeV程度で１×1012cm-2程度注入する工程、そし
て第６図（ｃ）は、ゲート電極４、ソース・ドレイン５
の拡散層を形成する工程である。この時、このトランジ
スタの閾値は、ゲート電極材料をＮ型多結晶シリコンと
すると、おおよそ−2V程度となる。ここで６は絶縁膜、
７はAl配線である。
の閾値は、第６図に示す様な工程におけるチャンネルイ
オン注入工程での不純物種と、量により決定されてい
た。第６図（ａ）は、例えば、Ｐ型半導体基板１上に、
ゲート絶縁膜２を例えば200Å形成する工程、第６図
（ｂ）は、MOSトランジスタの閾値を制御するためのチ
ャネルイオン注入工程、ここでは、例えばデプレッショ
ンタイプのトランジスタを形成するために、リンイオン
３を70KeV程度で１×1012cm-2程度注入する工程、そし
て第６図（ｃ）は、ゲート電極４、ソース・ドレイン５
の拡散層を形成する工程である。この時、このトランジ
スタの閾値は、ゲート電極材料をＮ型多結晶シリコンと
すると、おおよそ−2V程度となる。ここで６は絶縁膜、
７はAl配線である。
（発明が解決しようとする課題） ところが従来例において、複数種の閾値を有するトラ
ンジスタを形成する時には、それぞれの閾値に設定する
ためは、例えば別のイオンを異なる量、異なる場所に注
入する必要があった。つまり必要な閾値の数だけの写真
蝕刻工程が必要であり、工程を非常に多くする必要があ
った。
ンジスタを形成する時には、それぞれの閾値に設定する
ためは、例えば別のイオンを異なる量、異なる場所に注
入する必要があった。つまり必要な閾値の数だけの写真
蝕刻工程が必要であり、工程を非常に多くする必要があ
った。
本発明は、上記問題に鑑みてなされたもので、従来に
比較し少ない工程で、複数種の閾値が得られるMOSトラ
ンジスタの製造方法を提供することを目的とする。
比較し少ない工程で、複数種の閾値が得られるMOSトラ
ンジスタの製造方法を提供することを目的とする。
［発明の構成］ （課題を解決するための手段と作用） 本発明の半導体装置の製造方法は、一定のイオン注入
条件及び一定の熱処理条件の下で一定の拡散深さXj1及
び一定の表面不純物濃度D1のウエルを形成するために必
要な、イオン注入時に用いるマスク材の最小限の開口幅
をWminとする場合において、半導体基板上にマスク材を
形成し、前記マスク材に、開口幅がWmin未満の第１開口
及び前記第１開口の開口幅と異なる開口幅を有する第２
開口をそれぞれ形成し、前記マスク材をマスクにして前
記一定のイオン注入条件の下で不純物を前記半導体基板
中に注入し、前記マスク材を除去し、前記一定の熱処理
条件の下で熱処理を行い、前記第１開口の直下及びその
近傍の半導体基板中に前記一定の表面不純物濃度D1より
も低い表面不純物濃度を有する第１ウエルを形成し、前
記第２開口の直下及びその近傍の半導体基板中に前記第
１ウエルの表面不純物濃度と異なる表面不純物濃度を有
する第２ウエルを形成し、前記第１ウエルを利用して第
１の閾値を有する第1MOSトランジスタを形成し、前記第
２ウエルを利用して第２の閾値を有する第2MOSトランジ
スタを形成する、という一連の工程からなる。上記のよ
うに形成されたウエルは、断面半円状になり、基体表面
の濃度のコントロールが容易で（従来のウエルは、本発
明より膨大に広いマスクパターン幅の個所から不純物導
入が行われていたから、表面濃度が平坦化され、閾値コ
ントロールが難しかった）、マスクパターン幅が小のた
め、その種類に応じて、同じプロセスで相異なる閾値の
MOSトランジスタが形成できるようになる。
条件及び一定の熱処理条件の下で一定の拡散深さXj1及
び一定の表面不純物濃度D1のウエルを形成するために必
要な、イオン注入時に用いるマスク材の最小限の開口幅
をWminとする場合において、半導体基板上にマスク材を
形成し、前記マスク材に、開口幅がWmin未満の第１開口
及び前記第１開口の開口幅と異なる開口幅を有する第２
開口をそれぞれ形成し、前記マスク材をマスクにして前
記一定のイオン注入条件の下で不純物を前記半導体基板
中に注入し、前記マスク材を除去し、前記一定の熱処理
条件の下で熱処理を行い、前記第１開口の直下及びその
近傍の半導体基板中に前記一定の表面不純物濃度D1より
も低い表面不純物濃度を有する第１ウエルを形成し、前
記第２開口の直下及びその近傍の半導体基板中に前記第
１ウエルの表面不純物濃度と異なる表面不純物濃度を有
する第２ウエルを形成し、前記第１ウエルを利用して第
１の閾値を有する第1MOSトランジスタを形成し、前記第
２ウエルを利用して第２の閾値を有する第2MOSトランジ
スタを形成する、という一連の工程からなる。上記のよ
うに形成されたウエルは、断面半円状になり、基体表面
の濃度のコントロールが容易で（従来のウエルは、本発
明より膨大に広いマスクパターン幅の個所から不純物導
入が行われていたから、表面濃度が平坦化され、閾値コ
ントロールが難しかった）、マスクパターン幅が小のた
め、その種類に応じて、同じプロセスで相異なる閾値の
MOSトランジスタが形成できるようになる。
（実施例） 本発明の実施例を第１図により説明する。
まず第１図（ａ）の如く３×1015cm-3程度の不純物濃
度を有するＮ型基板21上に第一の熱酸化膜22を形成す
る。次に第１図（ｂ）の如くMOSトランジスタを形成す
る領域に開口幅の異なるレジストパターンを有したマス
クのレジスト23を形成する。次にリンイオンをドーズ量
７×1013cm-2程度、加速エネルギー70KeVで基板中注入
する。その後、リンを拡散するために1150℃で４時間程
度熱処理する。その結果、第１図（ｃ）の如き例えば８
μｍと広い幅のレジストパターン231でリンにより形成
されたＮウエル24の深さXJ1は、３μｍ程度になる。そ
して表面のリン濃度は、３×1017cm-3程度になる。とこ
ろが１μｍの幅のせまいレジストパターン232でリンに
より形成されたＮウエル25の深さXj2は、１μｍとな
り、表面濃度は５×1016cm-3程度となる。
度を有するＮ型基板21上に第一の熱酸化膜22を形成す
る。次に第１図（ｂ）の如くMOSトランジスタを形成す
る領域に開口幅の異なるレジストパターンを有したマス
クのレジスト23を形成する。次にリンイオンをドーズ量
７×1013cm-2程度、加速エネルギー70KeVで基板中注入
する。その後、リンを拡散するために1150℃で４時間程
度熱処理する。その結果、第１図（ｃ）の如き例えば８
μｍと広い幅のレジストパターン231でリンにより形成
されたＮウエル24の深さXJ1は、３μｍ程度になる。そ
して表面のリン濃度は、３×1017cm-3程度になる。とこ
ろが１μｍの幅のせまいレジストパターン232でリンに
より形成されたＮウエル25の深さXj2は、１μｍとな
り、表面濃度は５×1016cm-3程度となる。
その後、第１図（ｄ）の如く第２の熱酸化膜22をエッ
チング除去した後、ゲート絶縁膜26を約200Å程度成長
する。その後上記レジストパターン231,232に対応する
ところに、それぞれMOSトランジスタのゲート電極27を
形成する。次にソース、ドレイン拡散層28を形成する。
その後基板上に形成した絶縁膜29にAl配線30を形成する
と、それぞれ閾値が異なるＰチャネルMOSトランジスタ
が形成される。
チング除去した後、ゲート絶縁膜26を約200Å程度成長
する。その後上記レジストパターン231,232に対応する
ところに、それぞれMOSトランジスタのゲート電極27を
形成する。次にソース、ドレイン拡散層28を形成する。
その後基板上に形成した絶縁膜29にAl配線30を形成する
と、それぞれ閾値が異なるＰチャネルMOSトランジスタ
が形成される。
第１図のウエル24は、その拡散深さXj1の２倍より大
幅に大きいレジスト（マスク）パターン幅231より形成
したものであり、従来のウエルに相当する。ウエル25
は、その拡散深さXj2の２倍以下のレジストパターン幅2
32より形成したものであり、形としては断面半円状であ
り、閾値コントロールに適している。またこの場合ウエ
ル25上のゲート電極のチャネル長方向の長さもウエル拡
散深さの２倍以下となっている。
幅に大きいレジスト（マスク）パターン幅231より形成
したものであり、従来のウエルに相当する。ウエル25
は、その拡散深さXj2の２倍以下のレジストパターン幅2
32より形成したものであり、形としては断面半円状であ
り、閾値コントロールに適している。またこの場合ウエ
ル25上のゲート電極のチャネル長方向の長さもウエル拡
散深さの２倍以下となっている。
第２図は、上記実施例の場合におけるレジスト開口パ
ターン幅とMOSトランジスタの閾値の関係を示す。この
図からあきらかな通り、拡散深さの２倍程度以下の開口
パターンにすると、表面濃度が下がり、かつ拡散層深さ
が浅くなる。つまり開口パターンを拡散深さの２倍以下
と小さくすると、本実施例の様なＰチャネルMOSトラン
ジスタの場合には、実用に供するほどに表面濃度変化で
閾値が正方法に変化でき、幅がゼロになると、Ｎ型基板
の不純物濃度と同じになる。
ターン幅とMOSトランジスタの閾値の関係を示す。この
図からあきらかな通り、拡散深さの２倍程度以下の開口
パターンにすると、表面濃度が下がり、かつ拡散層深さ
が浅くなる。つまり開口パターンを拡散深さの２倍以下
と小さくすると、本実施例の様なＰチャネルMOSトラン
ジスタの場合には、実用に供するほどに表面濃度変化で
閾値が正方法に変化でき、幅がゼロになると、Ｎ型基板
の不純物濃度と同じになる。
第３図（ａ）は本発明の参考例のパターン平面図、同
図（ｂ）は同Ａ−Ａ′線に沿う断面図である。これは、
不純物導入用のマスクパターン232が複数個前記MOSトラ
ンジスタのチャネル領域上に配置される場合の例であ
る。この場合は各マスクパターン232のそれぞれが、232
の拡散深さの1/2以下である。つまり、例えばMOSトラン
ジスタのチャネル領域に、複数個の円形レジストパター
ン232を第３図（ａ）に示す様に形成し、その部分にリ
ンを注入し、その後の拡散により表面のリン濃度を適当
に設定し、その結果、MOSトランジスタの閾値が設定で
きる。
図（ｂ）は同Ａ−Ａ′線に沿う断面図である。これは、
不純物導入用のマスクパターン232が複数個前記MOSトラ
ンジスタのチャネル領域上に配置される場合の例であ
る。この場合は各マスクパターン232のそれぞれが、232
の拡散深さの1/2以下である。つまり、例えばMOSトラン
ジスタのチャネル領域に、複数個の円形レジストパター
ン232を第３図（ａ）に示す様に形成し、その部分にリ
ンを注入し、その後の拡散により表面のリン濃度を適当
に設定し、その結果、MOSトランジスタの閾値が設定で
きる。
また他の幅のせまい拡散層パターンをチャネル方向に
対して直角に配置してもかまわない。第４図（ａ）はそ
の例のパターン平面図、同図（ｂ）は同Ｂ−Ｂ線に沿う
断面図である。これは、前記不純物導入用のマスクパタ
ーン232が例えば２列に前記MOSトランジスタのチャネル
幅方向に平行に配置されていることを特徴とする。
対して直角に配置してもかまわない。第４図（ａ）はそ
の例のパターン平面図、同図（ｂ）は同Ｂ−Ｂ線に沿う
断面図である。これは、前記不純物導入用のマスクパタ
ーン232が例えば２列に前記MOSトランジスタのチャネル
幅方向に平行に配置されていることを特徴とする。
この場合、拡散深さの1/2以下という条件は、マスク
パターン232の幅についてであって、長手方向について
は上記条件は当てはまらなくてもよい。
パターン232の幅についてであって、長手方向について
は上記条件は当てはまらなくてもよい。
第５図は本発明の他の参考例である。Ｐウエル中に
は、ＮチャネルMOSトランジスタが形成され、このＮチ
ャネルMOSトランジスタのチャネル領域には、Ｎウエル2
5が形成されている。
は、ＮチャネルMOSトランジスタが形成され、このＮチ
ャネルMOSトランジスタのチャネル領域には、Ｎウエル2
5が形成されている。
なお、実施例では、ウエル形状を「半円状」とした
が、これは必ずしも真円の半分という意味ではなく、ウ
エル24の如く下面が平坦になっておらず、ウエル25の如
く円形状になっていることをいう。
が、これは必ずしも真円の半分という意味ではなく、ウ
エル24の如く下面が平坦になっておらず、ウエル25の如
く円形状になっていることをいう。
［発明の効果］ 本発明によると、一回の写真蝕刻工程により複数の閾
値を有するMOSトランジスタを形成できる。そのための
工程に比較して大幅に工程が簡単化される。
値を有するMOSトランジスタを形成できる。そのための
工程に比較して大幅に工程が簡単化される。
第１図は本発明の一実施例の工程図、第２図（ａ）はレ
ジストスペースと拡散深さの関係を示す図、第２図
（ｂ）はレジストスペースと表面不純物濃度の関係を示
す図、第３図ないし第５図は本発明の参考例の説明図、
第６図は従来例の工程図である。 21……Ｐ型基体、23……レジスト、231,232……レジス
トパターン（開口）、25……Ｎウエル、27……ゲート電
極、28……ソース・ドレイン。
ジストスペースと拡散深さの関係を示す図、第２図
（ｂ）はレジストスペースと表面不純物濃度の関係を示
す図、第３図ないし第５図は本発明の参考例の説明図、
第６図は従来例の工程図である。 21……Ｐ型基体、23……レジスト、231,232……レジス
トパターン（開口）、25……Ｎウエル、27……ゲート電
極、28……ソース・ドレイン。
Claims (3)
- 【請求項１】一定のイオン注入条件及び一定の熱処理条
件の下で一定の拡散深さXj1及び一定の表面不純物濃度D
1のウエルを形成するために必要な、イオン注入時に用
いるマスク材の最小限の開口幅をWminとする場合におい
て、 半導体基板上にマスク材を形成する工程と、 前記マスク材に、開口幅がWmin未満の第１開口及び前記
第１開口の開口幅と異なる開口幅を有する第２開口をそ
れぞれ形成する工程と、 前記マスク材をマスクにして前記一定のイオン注入条件
の下で不純物を前記半導体基板中に注入する工程と、 前記マスク材を除去する工程と、 前記一定の熱処理条件の下で熱処理を行い、前記第１開
口の直下及びその近傍の半導体基板中に前記一定の表面
不純物濃度D1よりも低い表面不純物濃度を有する第１ウ
エルを形成し、前記第２開口の直下及びその近傍の半導
体基板中に前記第１ウエルの表面不純物濃度と異なる表
面不純物濃度を有する第２ウエルを形成する工程と、 前記第１ウエルを利用して第１の閾値を有する第1MOSト
ランジスタを形成し、前記第２ウエルを利用して第２の
閾値を有する第2MOSトランジスタを形成する工程と を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】前記第１及び第2MOSトランジスタは、デプ
レッション型又はエンハンスメント型であることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】前記一定の拡散深さXj1が約３μｍ及び前
記一定の表面不純物濃度D1が約３×1017cm-3であると
き、前記マスク材の最小限の開口幅Wminは、約８μｍで
あることを特徴とする請求項１記載の半導体装置の製造
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104580A JP2809810B2 (ja) | 1990-04-20 | 1990-04-20 | 半導体装置の製造方法 |
| DE1991613673 DE69113673T2 (de) | 1990-04-20 | 1991-04-11 | Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung. |
| EP19910105804 EP0452817B1 (en) | 1990-04-20 | 1991-04-11 | Semiconductor device with MOS-transistors and method of manufacturing the same |
| KR1019910006071A KR940008357B1 (ko) | 1990-04-20 | 1991-04-16 | 반도체장치의 제조방법 |
| US07/925,411 US5210437A (en) | 1990-04-20 | 1992-08-10 | MOS device having a well layer for controlling threshold voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104580A JP2809810B2 (ja) | 1990-04-20 | 1990-04-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH043468A JPH043468A (ja) | 1992-01-08 |
| JP2809810B2 true JP2809810B2 (ja) | 1998-10-15 |
Family
ID=14384375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2104580A Expired - Fee Related JP2809810B2 (ja) | 1990-04-20 | 1990-04-20 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0452817B1 (ja) |
| JP (1) | JP2809810B2 (ja) |
| KR (1) | KR940008357B1 (ja) |
| DE (1) | DE69113673T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3367776B2 (ja) * | 1993-12-27 | 2003-01-20 | 株式会社東芝 | 半導体装置 |
| DE69734982D1 (de) * | 1997-10-24 | 2006-02-02 | St Microelectronics Srl | Verfahren zur Integration von MOS-Technologie-Bauelementen mit unterschiedlichen Schwellenspannungen in demselben Halbleiterchip |
| JP4236722B2 (ja) | 1998-02-05 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2003007723A (ja) * | 2001-06-26 | 2003-01-10 | Kitakyushu Foundation For The Advancement Of Industry Science & Technology | 半導体素子及び半導体集積回路 |
| JP2004228466A (ja) | 2003-01-27 | 2004-08-12 | Renesas Technology Corp | 集積半導体装置およびその製造方法 |
| JP4896699B2 (ja) * | 2006-12-21 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| JP4628399B2 (ja) * | 2007-06-05 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN113363308B (zh) * | 2020-03-05 | 2024-03-15 | 上海积塔半导体有限公司 | P沟道的沟槽型vdmos和沟槽型igbt |
| CN113363318B (zh) * | 2020-03-05 | 2023-12-08 | 上海积塔半导体有限公司 | N沟道的平面型vdmos和平面型igbt |
| CN113363322B (zh) * | 2020-03-05 | 2023-12-08 | 上海积塔半导体有限公司 | N沟道的沟槽型vdmos和沟槽型igbt |
| CN113363324B (zh) * | 2020-03-05 | 2024-01-30 | 上海积塔半导体有限公司 | P沟道的平面型vdmos和平面型igbt |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120916B2 (ja) * | 1973-04-11 | 1976-06-29 | ||
| JPS52127181A (en) * | 1976-04-19 | 1977-10-25 | Nippon Telegr & Teleph Corp <Ntt> | Insulated gate type filed effect transistor |
-
1990
- 1990-04-20 JP JP2104580A patent/JP2809810B2/ja not_active Expired - Fee Related
-
1991
- 1991-04-11 EP EP19910105804 patent/EP0452817B1/en not_active Expired - Lifetime
- 1991-04-11 DE DE1991613673 patent/DE69113673T2/de not_active Expired - Fee Related
- 1991-04-16 KR KR1019910006071A patent/KR940008357B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043468A (ja) | 1992-01-08 |
| DE69113673T2 (de) | 1996-04-18 |
| EP0452817A1 (en) | 1991-10-23 |
| KR940008357B1 (ko) | 1994-09-12 |
| DE69113673D1 (de) | 1995-11-16 |
| EP0452817B1 (en) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4315781A (en) | Method of controlling MOSFET threshold voltage with self-aligned channel stop | |
| US5210437A (en) | MOS device having a well layer for controlling threshold voltage | |
| US4554726A (en) | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well | |
| US4268321A (en) | Method of fabricating a semiconductor device having channel stoppers | |
| US4562638A (en) | Method for the simultaneous manufacture of fast short channel and voltage-stable MOS transistors in VLSI circuits | |
| US4912053A (en) | Ion implanted JFET with self-aligned source and drain | |
| KR19980057037A (ko) | 반도체소자의 삼중웰 제조방법 | |
| JP2809810B2 (ja) | 半導体装置の製造方法 | |
| US4806500A (en) | Method of producing a large-scale integrated MOS field-effect transistor circuit | |
| JPH0974072A (ja) | 半導体装置の製造方法 | |
| US5153146A (en) | Maufacturing method of semiconductor devices | |
| EP0110103A1 (en) | Method of making complementary transistor metal oxide semiconductor structures | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02264464A (ja) | 半導体装置およびその製造方法 | |
| JP2504573B2 (ja) | 半導体装置及びその製造方法 | |
| KR100424597B1 (ko) | 반도체디바이스제조방법 | |
| JP2000216108A (ja) | 半導体装置の製造方法 | |
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| JP2860483B2 (ja) | 半導体装置の製造方法 | |
| JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
| JPH11121394A (ja) | 半導体装置の製造方法 | |
| JPS63302562A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH1027855A (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPS6260254A (ja) | 半導体装置の製造方法 | |
| JPS6251248A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |