CN111430307A - 半导体集成器件的阱制备方法和阱注入光罩组 - Google Patents

半导体集成器件的阱制备方法和阱注入光罩组 Download PDF

Info

Publication number
CN111430307A
CN111430307A CN201911303991.XA CN201911303991A CN111430307A CN 111430307 A CN111430307 A CN 111430307A CN 201911303991 A CN201911303991 A CN 201911303991A CN 111430307 A CN111430307 A CN 111430307A
Authority
CN
China
Prior art keywords
well
device region
mask layer
ion implantation
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911303991.XA
Other languages
English (en)
Other versions
CN111430307B (zh
Inventor
蒲甜松
李庆民
陈信全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN201911303991.XA priority Critical patent/CN111430307B/zh
Publication of CN111430307A publication Critical patent/CN111430307A/zh
Application granted granted Critical
Publication of CN111430307B publication Critical patent/CN111430307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体集成器件的阱制备方法和阱注入光罩组，可以利用一特制的光罩，最终实现在不同器件区域中一道形成不同的阱，例如，利用一张特制的光罩，最终在中压器件区域和低压器件区域等所需阱深不同的不同器件区域中一道制作出各个器件区域所需的阱，或者，利用一张特制的光罩，在低压器件区域、标压器件区域和存储器件区域等所需阱深相同的不同器件区域中一道制作出各个器件区域所需的阱。进一步地，在利用一光罩在不同的器件区域中制作出不同阱深的阱后，可以再利用另一光罩在一器件区域的各个子器件区域中制作出相同阱深的各个阱。本发明的技术方案，能够节约光罩，并能简化工艺流程，并可极大地节约器件制作成本。

Description

半导体集成器件的阱制备方法和阱注入光罩组
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种半导体集成器件的阱制备方法和阱注入光罩组。
背景技术
传统的CMOS集成电路工艺流程通常包含中压(MV)器件、低压(LV)器件、标压(RV)器件以及存储器件(例如SRAM)，且目前半导体制造工艺针对不同器件都需要通过相应的光刻和离子注入等过程，在衬底特定的器件区域形成对应的阱，进而最终在特定的器件区域形成所需要的器件。例如，当每种器件均包括NMOS和PMOS晶体管时，制作这种CMOS器件的工艺就包括P阱CMOS工艺、N阱CMOS工艺，以制造N阱和P阱，之后才能分别在N、P阱中制造相应的PMOS和NMOS晶体管。因此，当需要形成标准低功耗平台的中压(MV)器件、低压(LV)器件、标压(RV)器件以及存储器件(例如SRAM)的N阱和P阱时，就需要分别进行八次不同的阱离子注入，才能完成中压(MV)器件的N阱和P阱、低压(LV)器件的N阱和P阱、标压(RV)器件的N阱和P阱以及存储器件的N阱和P阱的制作，其中，请参考图1A至图1D所示，形成标准低功耗平台的中压(MV)器件、低压(LV)器件、标压(RV)器件以及存储器件的N阱CMOS工艺的具体过程包括：
首先请参考图1A，使用中压器件的N阱(MVN well)光罩(Mask)对衬底上的光刻胶PR1光刻后，以光刻后的光刻胶PR1为掩膜，进行相应的离子注入，然后去除光刻胶PR1，形成中压器件的N阱(MVN)；
接着请参考图1B，使用低压器件的N阱(LVN well)光罩对衬底上的光刻胶PR2光刻后，以光刻后的光刻胶PR2为掩膜，进行相应离子注入，然后去除光刻胶PR2，形成低压器件的N阱(LVN)；
然后请参考图1C，使用标压器件的N阱(RVN well)光罩对衬底上的光刻胶PR3光刻后，以光刻后的光刻胶PR3为掩膜，进行相应离子注入，然后去除光刻胶PR3，形成标压器件的N阱(RVN)；
之后请参考图1D，使用存储器件的N阱(NSRAM well)光罩，对衬底上的光刻胶PR4光刻后，以光刻后的光刻胶PR4为掩膜，进行相应离子注入，然后去除光刻胶PR4，形成存储器件的N阱(NSRAM)。
由上述过程可见，仅形成标准低功耗平台的各个N阱就需要4张光罩，而该标准低功耗平台的各个P阱的形成过程与上述的各个N阱形成过程类似，也需要另外的4张光罩。因此，形成标准低功耗平台的各个N阱和P阱总共就需要8张光罩。然而，在CMOS器件制作过程中光刻、离子注入、去胶等过程占有非常大的比重，随着工艺进一步发展，光罩制作费用将是一笔很大的支出。因此，如何缩减光罩层数及减少循环曝光、离子注入、去胶流程，将会极大地降低生产成本，缩短制作周期，提高产品的竞争力。
因此，有必要对现有的CMOS器件的阱制作工艺和阱注入光罩组进行优化，以达到在阱形成过程中节省光罩，最终达到节省成本的目的。
发明内容
本发明的目的在于提供一种半导体集成器件的阱制备方法和阱注入光罩组，在阱形成过程中节省光罩。
为实现上述目的，本发明提供一种半导体集成器件的阱制备方法，包括以下步骤：
提供半导体衬底，所述半导体衬底具有至少两个器件区域；
利用一光罩，在所述半导体衬底上形成图案化的第一掩膜层，且所述第一掩膜层在每个所述器件区域上均具有相应的离子注入开口，且所述第一掩膜层在各个所述器件区域上的开口率不同；
以所述第一掩膜层为掩膜，对所述半导体衬底进行第一阱离子注入；
对所述半导体衬底退火，以同时在不同的所述器件区域中形成不同的阱。
可选地，当所述半导体衬底具有两个所需的阱深不同的器件区域时，在所述半导体衬底上形成第一掩膜层之前，所述阱制备方法还包括：
利用所述一光罩，在所述半导体衬底上形成与所述第一掩膜层互补的图案化的第二掩膜层；
以所述第二掩膜层为掩膜，对所述半导体衬底进行第二阱离子注入，且所述第二阱离子注入的深度与所述第一阱离子注入的深度不同；
去除所述第二掩膜层；
且，在对所述半导体衬底退火之后，各个所述器件区域中的所述第一阱离子注入和所述第二阱离子注入的离子扩散后形成具有相应阱深的阱。
可选地，所述第一掩膜层通过所述一光罩对正光刻胶进行光刻形成，所述第二掩膜层通过所述一光罩对负光刻胶进行光刻形成。
可选地，对所述半导体衬底进行第一阱离子注入之后且在对所述半导体衬底退火之前，在其中一个所述器件区域的阱中进一步形成多个阱深相同的子阱。
可选地，在其中一个所述器件区域的阱中进一步形成多个阱深相同的子阱的步骤包括：
去除所述第一掩膜层；
利用另一光罩，在所述半导体衬底上形成图案化的第三掩膜层，所述器件区域包括至少两个子器件区域，所述第三掩膜层在所述器件区域的各个子器件区域上均具有相应的离子注入开口，所述第三掩膜层在各个所述子器件区域上的开口率不相等，且所述第三掩膜层还掩蔽所述器件区域以外的其他器件区域；
以所述第三掩膜层为掩膜，对各个所述子器件区域进行第三阱离子注入；
且在对所述半导体衬底退火之后，在所述器件区域和其他器件区域中形成阱深不同的阱，且在所述器件区域的阱中还形成阱深相同的各个子阱。
可选地，各个所述子器件区域包括低压器件区域、标压器件区域和存储器件区域时，所述另一光罩对应在所述低压器件区域、标压器件区域和存储器件区域上的开口率依次增大。
可选地，当所述半导体衬底的各个所述器件区域所需的阱深相同时，在所述半导体衬底上形成图案化的第一掩膜层之前，所述阱制备方法还包括：对所述半导体衬底进行第四阱离子注入，且所述第四阱离子注入的深度大于所述第一阱离子注入的深度，以在各个所述器件区域中形成深阱；且对所述半导体衬底退火之后，在各个所述器件区域中的深阱中形成相应的阱。
可选地，当所述半导体衬底包括具有所需的阱深相同的低压器件区域、标压器件区域和存储器件区域时，所述一光罩对应在所述低压器件区域、标压器件区域和存储器件区域上的开口率依次增大；当所述半导体衬底包括具有所需的阱深不同的低压器件区域和中压器件区域时，所述一光罩对应在所述中压器件区域上的开口率小于在所述低压器件区域上的开口率。
可选地，当有两个或两个以上的所述器件区域上均形成多个离子注入开口时，所述两个或两个以上的所述器件区域上的各个所述离子注入开口的大小相同，但不同所述器件区域上的位于任意相邻两个所述离子注入开口之间的挡块的大小不同；或者，所述两个或两个以上的所述器件区域上的各个所述挡块的大小相同，但不同所述器件区域上的所述离子注入开口的大小不同。
基于同一发明构思，本发明还提供一种阱注入光罩组，用于实现本发明所述的半导体集成器件的阱制备方法，所述阱注入光罩组包括一光罩，所述一光罩用于在半导体衬底上形成图案化的第一掩膜层，以在在所述半导体集成器件的至少两个器件区域上分别限定出相应的阱离子注入的区域，且所述一光罩对应于所述至少两个器件区域中的各个器件区域的开口率不相等。
可选地，所述一光罩中的开口通过设置相应的虚拟光刻图案来形成，且各个开口对应于相应的所述器件区域上用于阱离子注入的区域或不用于阱离子注入的区域。
可选地，所述阱注入光罩组还包括另一光罩，所述另一光罩用于在半导体衬底上形成图案化的第三掩膜层，以在至少一个所述器件区域的各个子器件区域上限定出相应的阱离子注入区域，所述另一光罩对应于各个所述子器件区域的开口率不相等。
可选地，所述另一光罩中的开口通过设置相应的虚拟光刻图案来形成，且所述另一光罩中的开口对应于相应的所述子器件区域上用于阱离子注入的区域或不用于阱离子注入的区域。
与现有技术相比，本发明提供的技术方案具有以下有益效果：
1、本发明的技术方案，可以利用一光罩，能在所述半导体衬底上形成图案化的第一掩膜层，该第一掩膜层在各个所述器件区域上均具有相应的离子注入开口且开口率不相等，当以所述第一掩膜层为掩膜，对所述半导体衬底进行第一阱离子注入和退火后，能同时在不同的所述器件区域中形成不同的阱，例如，利用一张特制的光罩，最终在中压器件区域和低压器件区域等所需阱深不同的不同器件区域中一道制作出各个器件区域所需的阱，或者，利用一张特制的光罩，在低压器件区域、标压器件区域和存储器件区域等所需阱深相同的不同器件区域中一道制作出各个器件区域所需的阱。本发明的技术方案，相对现有工艺而言，在实现与现有工艺同等的器件特性的基础上，能够节约光罩，并能简化工艺流程，并可极大地节约器件制作成本。
2、本发明的技术方案，进一步地，在利用一光罩在不同的器件区域中制作出不同阱深的阱后，可以再利用另一光罩在一器件区域的各个子器件区域中制作出相同阱深的各个阱，由此，相对现有技术节约更多的光罩，并进一步简化工艺流程并降低制作成本。
3、本发明的阱注入光罩组，能够用于实现本发明所述的半导体集成器件的阱制备方法，且易于制作。
附图说明
图1A～1D是现有的标准低功耗平台的CMOS工艺中形成阱的方法中的器件结构剖面示意图；
图2是本发明一实施例的半导体集成器件的阱制备方法的流程图；
图3A～3C是图2所示的半导体集成器件的阱制备方法中的器件结构剖面示意图；
图4是本发明另一实施例的半导体集成器件的阱制备方法的流程图；
图5A～5C是本发明实施例二的半导体集成器件的阱制备方法中的器件结构剖面示意图；
图6是本发明又一实施例的半导体集成器件的阱制备方法的流程图；
图7A～7D是图6所示的半导体集成器件的阱制备方法中的器件结构剖面示意图。
具体实施方式
正如背景技术所述，现有的CMOS器件的阱制作工艺，流程复杂且所需的光罩层数较大，制作成本较大。基于此，本发明的技术方案的核心思想在于，提供一种新的半导体集成器件的阱制备方法和用于实现该方法的阱注入光罩组，能够通过特制的光罩在不同的所述器件区域中形成不同的阱，以达到在阱形成过程中节省光罩，简化工艺流程，降低成本，并实现与现有工艺同等的器件特性的目的。本发明的技术方案的核心步骤包括：首先，提供半导体衬底，所述半导体衬底具有至少两个器件区域；然后，利用一光罩，在所述半导体衬底上形成第一掩膜层，且所述第一掩膜层在每个所述器件区域上均具有相应的离子注入开口，且所述第一掩膜层在各个所述器件区域上的开口率不相等；接着，以所述第一掩膜层为掩膜，对所述半导体衬底进行第一阱离子注入；之后，对所述半导体衬底退火，以同时在不同的所述器件区域中形成不同的阱。需要说明的是，本文中所指的掩膜层的开口率是在同一平面内，某器件区域上的掩膜层中的所有开口的总面积与所述掩膜层未开口前的整体面积(即该器件区域的表面积)之间的比值，在以具有开口的掩膜层为掩膜对该器件区域进行离子注入时，若该掩膜层的开口率越大，则该掩膜层对该器件区域的表面积遮挡越少(即掩膜层中的所有挡块的总面积越小，所有开口的总面积越大，即所有开口所暴露出的所述器件区域的表面积的总和越大)，此时向该器件区域中注入的离子越多。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，本发明一实施例提供一种半导体集成器件的阱制备方法，包括以下步骤：
S11，提供半导体衬底，所述半导体衬底具有所需阱深不同的两个器件区域；
S12，利用一光罩，在所述半导体衬底上形成第二掩膜层，所述第二掩膜层覆盖一个器件区域并在另一个器件区域上具有相应的离子注入开口；
S13，以所述第二掩膜层为掩膜，对所述半导体衬底进行第二阱离子注入；
S14，去除所述第二掩膜层；
S15，利用所述一光罩，在所述半导体衬底上形成与所述第二掩膜层互补的第一掩膜层，所述第一掩膜层暴露出所述一个器件区域并在所述另一个器件区域上具有相应的离子注入开口；
S16，以所述第一掩膜层为掩膜，对所述半导体衬底进行第一阱离子注入；
S17，对所述半导体衬底退火，以同时在两个所述器件区域中形成相应的阱，且两个所述器件区域中的阱的阱深不同。
请参考图3A，在步骤S11中，提供的半导体衬底200可以是本领域技术人员熟知的任意合适的衬底材料，例如为硅衬底、绝缘体上硅衬底等。半导体衬底200具有所需阱深不同的器件区域I和器件区域II，两个器件区域I、II可以通过浅沟槽隔离结构等器件隔离结构(未图示)进行隔离，器件区域I可以是中压器件区域，器件区域II可以是低压器件区域。此外，可以通过热氧化工艺或者化学气相沉积工艺等在半导体衬底200的表面上形成衬垫氧化层201，一方面可以增强后续涂覆的光刻胶的粘附性，避免光刻胶曝光后出现起皱、皲裂等问题而影响光刻效果，另一方面在后续的光刻工艺以及去除光刻胶的工艺中，可以对半导体衬底200进行一定的保护。
请继续参考图3A，在步骤S12中，首先，可以在衬垫氧化层201的表面上涂覆负光刻胶，负光刻胶覆盖在器件区域I和器件区域II并采用一特制的光罩100对负光刻胶进行曝光、显影等一系列光刻工艺处理，形成图案化的第二掩膜层203，该特制的光罩100具有特别设计的虚拟光刻图案(即主要由100a和100b组合而成)，能够使得形成的图案化的第二掩膜层203完全覆盖器件区域II的衬垫氧化层201表面，并在器件区域I中具有暴露出衬垫氧化层201表面的多个离子注入开口203a，且各个离子注入开口203a正好对应为光罩100中两个开口之间的挡块(即掩蔽体)100b。也就是说，利用该特制的光罩100可以使得光刻后形成的图案化的第二掩膜层203在器件区域I上的开口率大于其在器件区域II上的开口率，第二掩膜层203中的各个离子注入开口203a用于后续注入阱离子至器件区域I的半导体衬底200中，所有离子注入开口203a以外的第二掩膜层203作为掩蔽体，用于对后续阱离子注入工艺形成掩蔽作用，阻止阱离子注入到第二掩膜层203覆盖区域中。需要说明的是，在本发明的其他实施例中，第二掩膜层203也可以是氮化硅、氮氧化硅等介质材料层，此时，可以在衬垫氧化层201上依次覆盖第二掩膜层203和负光刻胶层，再利用光罩100对负光刻胶层进行光刻构图，之后，以负光刻胶层为掩膜，对第二掩膜层203进行刻蚀，来形成图案化的第二掩膜层203，使其完全覆盖器件区域II的衬垫氧化层201表面，并在器件区域I中具有暴露出衬垫氧化层201表面的多个离子注入开口203a。
请继续参考图3A，在步骤S13中，以图案化的第二掩膜层203为掩膜，对半导体衬底200进行第二阱离子注入，以在器件区域I中形成多个离子掺杂区204。其中第二阱离子注入所采用的离子类型可以根据器件区域I所需的阱的类型来合理选择，当需要形成N阱时，第二阱离子注入的离子所对应的元素可以为磷、砷或锑，当需要形成P阱时，第二阱离子注入的离子所对应的元素可以为硼。第二阱离子注入的能量和剂量可以根据器件区域I中待形成的阱的阱深来合理选择。
请参考图3B，在步骤S14中，可以根据第二掩膜层203的材质来选择合适的去除工艺来去除第二掩膜层203，例如当第二掩膜层203为负光刻胶时，可以采用氧灰化处理等常规去胶工艺来去除第二掩膜层203，当第二掩膜层203为氮化硅、氮氧化硅等介质材料时，可以采用湿法刻蚀或者化学机械抛光等工艺去除第二掩膜层203。
请继续参考图3B，在步骤S15中，首先，可以在衬垫氧化层201的表面上涂覆正光刻胶，正光刻胶覆盖在器件区域I和器件区域II，并继续采用特制的光罩100对正光刻胶进行曝光、显影等一系列光刻工艺处理，形成图案化的第一掩膜层205，且形成的图案化的第一掩膜层205与步骤S12中形成的图案化的第二掩膜层203的图案互补，图案化的第一掩膜层205完全暴露出器件区域II的表面，并在器件区域I中具有暴露出衬垫氧化层201的多个离子注入开口205a，离子注入开口205a正好对应为光罩100中的开口100a，各个离子注入开口205a和步骤S12中的各个离子注入开口203a正好相互交错开。也就是说，利用该特制的光罩100可以使得光刻后形成的图案化的第一掩膜层205在器件区域I上的开口率小于其在器件区域II上的开口率，图案化的第一掩膜层205中的各个离子注入开口205a用于后续注入阱离子至器件区域I的半导体衬底200中，图案化的第一掩膜层205中的用于暴露出器件区域II的离子注入开口(未图示)用于后续注入阱离子至器件区域II的半导体衬底200中，所有离子注入开口以外的第一掩膜层205作为掩蔽体，用于对后续阱离子注入工艺形成掩蔽作用，阻止阱离子注入到图案化的第一掩膜层205所覆盖的半导体衬底区域中。需要说明的是，在本发明的其他实施例中，第一掩膜层205也可以是氮化硅、氮氧化硅等介质材料层，此时，可以在衬垫氧化层201上依次覆盖第一掩膜层205和正光刻胶层，再利用光罩100对正光刻胶层进行光刻构图，之后，以正光刻胶层为掩膜，对第一掩膜层205进行刻蚀，来形成图案化的第一掩膜层205，使其完全暴露器件区域II的表面，并在器件区域I中具有暴露出衬垫氧化层201的多个离子注入开口205a。
请继续参考图3B，在步骤S16中，以图案化的第一掩膜层205为掩膜，对半导体衬底200进行第一阱离子注入。其中第一阱离子注入所采用的离子类型与第二阱离子注入所采用的离子类型相同，且第一阱离子注入的能量小于第二阱离子注入的能量，以使得在器件区域I和II中形成的离子掺杂区206的深度小于步骤S13中形成的离子掺杂区204的深度。
请参考图3C，在步骤S17中，首先，可以根据第一掩膜层205的材质来选择合适的去除工艺来去除第一掩膜层205，例如当第一掩膜层205为正光刻胶时，可以采用氧灰化处理等常规去胶工艺来去除第一掩膜层205，当第一掩膜层205为氮化硅、氮氧化硅等介质材料时，可以采用湿法刻蚀或者化学机械抛光等工艺去除第一掩膜层205。接着，可以采用高温退火(如1100℃～1500℃，90min～120min)的方式，使得第一阱离子注入和第二阱离子注入到半导体衬底200中的离子扩散至合适深度，且器件区域I中的离子掺杂区204和离子掺杂区206因离子扩散而形成一个整体，且因为离子掺杂区204的深度较深，所以使得器件区域I中最终形成的阱207的平均阱深H1大于器件区域II中最终形成的阱208的平均阱深H2。
需要说明的是，本实施例中仅仅是描述了器件区域I和器件区域II中的相同导电类型的阱(例如是N阱)的形成工艺，但是本发明的技术方案并不仅仅限定于此，器件区域I和器件区域II中不仅需要形成N阱，还需要形成P阱，此时，可以先采用上述的步骤S11～S16完成N阱所需的离子注入，然后本领域技术人员在N阱制备方法的技术启示下，再采用另一张用于制作P阱的特制光罩按照类似的方式来完成P阱所需的离子注入，最后在步骤S17的退火处理后，可以器件区域I和器件区域II中形成所需的N阱和P阱。之后，可以将衬垫氧化层201以湿法刻蚀(如氢氟酸和硝酸混合溶液)或者化学机械抛光(CMP)去除。通常，阱的实施工艺属于集成电路的前道工序，在完成阱的制作之后，可以在阱的表层之中及其表面之上制作二极管、三极管、MOS晶体管、电阻、电容等器件。
请参考图3A和3B，本实施例还提供一种阱注入光罩组，用于实现本实施所述的半导体集成器件的阱制备方法，所述阱注入光罩组包括一光罩100，所述一光罩100用于在半导体衬底200上形成图案化的第一掩膜层205，以在所述半导体集成器件的两个器件区域I和II上分别限定出第一阱离子注入的区域，以及，在半导体衬底200上形成图案化的第二掩膜层203，以在所述半导体集成器件的两个器件区域I和II上分别限定出第二阱离子注入的区域。所述一光罩100对应于器件区域I和II的开口率不相等。可选地，所述一光罩100中的开口100a通过设置相应的虚拟光刻图案来形成，且各个开口100a对应于器件区域I上用于第一阱离子注入的区域(如图3B所示)以及器件区域I不用于第二阱离子注入的区域(如图3A所示)。
综上所述，本实施例的半导体集成器件的阱制备方法及阱注入光罩组，能够利用一特制的光罩，在所述半导体衬底上形成图案化的第一掩膜层，该图案化的第一掩膜层在各个所述器件区域上均具有相应的离子注入开口且开口率不相等，当以所述第一掩膜层为掩膜，对所述半导体衬底进行第一阱离子注入和退火后，能同时在不同的所述器件区域中形成不同的阱，例如，利用一张特制的光罩，最终在中压器件区域和低压器件区域这两个所需阱深不同的器件区域中一道制作出这两个器件区域所需的阱。本实施例的技术方案，相对现有工艺的半导体集成器件阱工艺而言，在实现与现有工艺同等的器件特性的基础上，能够节约光罩，并能简化工艺流程，并可极大地节约器件制作成本。例如仅仅在两个器件区域中形成N阱或P阱时，可以节约一层光罩，当需要在两个器件区域中均形成N阱和P阱时，可以节约两层光罩。显然，器件区域的数量越多，且所需的阱和阱深的数量越多，应用本实施例的技术方案能够节约的光罩层数越多，对工艺流程的简化程度就越大。
需要说明的是，上述实施例中，虽然以半导体衬底中具有两个所需阱深不同的器件区域为例来说明了半导体集成器件的阱制备方法及阱注入光罩组，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，半导体衬底中还可以具有更多个所需阱深不同的器件区域，此时可以制作相应的多层光罩来形成阱注入光罩组，阱注入光罩组中的光罩数量少于器件区域的数量，且每一张光罩100在各个器件区域中具有特有的虚拟图案设计，以使得形成的掩膜层在各个器件区域中的开口率不同，每张光罩可以用于制作出用于相应的阱离子注入的一个掩膜层或两个掩膜层，最终使得在步骤S17退火后，各步阱离子注入的离子扩散后能在各个器件区域中形成所需阱深的阱。
此外，上述实施例中的半导体集成器件的阱制备方法及阱注入光罩组，能在不同器件区域中形成不同阱深的阱，但本发明的技术方案并不仅仅限定于此，在本发明的另一实施例中，还可以在不同的器件区域中形成相同阱深的阱。具体地，请参考图4，本发明另一实施例提供一种半导体集成器件的阱制备方法，包括以下步骤：
S21，提供半导体衬底，所述半导体衬底具有所需阱深相同的至少两个器件区域；
S22，对所述半导体衬底进行第四阱离子注入，以在各个所述器件区域中形成深阱；
S23，利用一光罩，在所述半导体衬底上形成图案化的第一掩膜层，所述第一掩膜层在各个器件区域上的开口率不同；
S24，以所述第一掩膜层为掩膜，对所述半导体衬底进行第一阱离子注入；
S25，对所述半导体衬底退火，以同时在各个所述器件区域的深阱中形成相应的阱，且各个所述器件区域中的所述阱的阱深相同。
请参考图5A，在步骤S21中，提供的半导体衬底300可以是本领域技术人员熟知的任意合适的衬底材料，例如为硅衬底、绝缘体上硅衬底等。半导体衬底300具有所需阱深相同的器件区域I、器件区域II和器件区域III，三个器件区域可以通过浅沟槽隔离结构等器件隔离结构(未图示)进行限定和相互隔离，器件区域I可以是低压器件区域，器件区域II可以是标压器件区域，器件区域III可以是存储器件区域(例如SRAM器件区域)。此外，可以通过热氧化工艺或者化学气相沉积工艺等在半导体衬底300的表面上形成衬垫氧化层301，一方面可以增强后续涂覆的光刻胶的粘附性，避免光刻胶曝光后出现起皱、皲裂等问题而影响光刻效果，另一方面在后续的光刻工艺以及去除光刻胶的工艺中，可以对半导体衬底300进行一定的保护。
请继续参考图5A，在步骤S22中，首先，当半导体衬底200还具有器件区域I、器件区域II和器件区域III以外的器件区域时，可以在衬垫氧化层301的表面上涂覆正光刻胶，并采用常规光罩对该正光刻胶进行曝光、显影等一系列光刻工艺处理，以形成图案化的光刻胶(未图示)，该图案化的光刻胶暴露出器件区域I、器件区域II和器件区域III并掩蔽器件区域I、器件区域II和器件区域III以外的器件区域。之后，该图案化的光刻胶为掩膜，对半导体衬底300进行第四阱离子注入，以在器件区域I、器件区域II和器件区域III中形成深阱302。其中第四阱离子注入所采用的离子类型可以根据器件区域I、器件区域II和器件区域III所需的阱的类型来合理选择，当器件区域I、器件区域II和器件区域III需要形成N阱时，第四阱离子注入的离子所对应的元素可以为硼等P型元素或者为磷、砷或锑等N型元素。之后，去除该图案化的光刻胶。
请参考图5B，在步骤S23中，首先，可以在衬垫氧化层301的表面上涂覆正光刻胶，并采用特制的光罩500对正光刻胶进行曝光、显影等一系列光刻工艺处理，形成图案化的第一掩膜层(即图中303a和303b及相应的开口的组合)，且形成的图案化的第一掩膜层完全暴露出器件区域III的表面，并在器件区域I、器件区域II中具有暴露出衬垫氧化层301的多个离子注入开口，各个离子注入开口正好对应为光罩500中的开口500a。作为一种示例，该特制的光罩500在器件区域I、器件区域II中的各个开口500a的大小、形状等均相同，但其在器件区域I中的开口率小于其在器件区域II中的开口率，使得对应于器件区域I的相邻开口500a之间的挡块500b的线宽大于对应于器件区域II的相邻开口500a之间的挡块500c的线宽。也就是说，利用该特制的光罩500可以使得光刻后形成的图案化的第一掩膜层在器件区域I、器件区域II和器件区域III上的开口率依次增大，且图案化的第一掩膜层在器件区域I中的挡块303a(与光罩500的挡块500b一一对应)的线宽大于在器件区域II中的挡块303b(与光罩500的挡块500c一一对应)的线宽，图案化的第一掩膜层在器件区域I中的离子注入开口的线宽W1等于在器件区域II中的离子注入开口的线宽W2，且当器件区域I和器件区域II的表面积相同时，图案化的第一掩膜层在器件区域I中的离子注入开口的数量小于在器件区域II中的离子注入开口的数量。作为另一种示例，该特制的光罩500在器件区域I、器件区域II中的开口的大小是不相同的，但其在器件区域I中的挡块500b和在器件区域II中的挡块500c的大小和形状是相同的，由此，光罩500在器件区域I中的开口率仍小于其在器件区域II中的开口率。也就是说，利用该特制的光罩500可以使得光刻后形成的图案化的第一掩膜层在器件区域I、器件区域II和器件区域III上的开口率依次增大，且图案化的第一掩膜层在器件区域I中的挡块303a的线宽等于其在器件区域II中的挡块303b的线宽，图案化的第一掩膜层在器件区域I中的离子注入开口的线宽W1小于在器件区域II中的离子注入开口的线宽W2，当器件区域I和器件区域II的表面积相同时，图案化的第一掩膜层在器件区域I中的离子注入开口的数量多于在器件区域II中的离子注入开口的数量。综合来说，当器件区域I和器件区域II的表面积和开口大小相同时，开口数量越少，挡块越宽，所有挡块所占的总面积越大，开口率越小；当器件区域I和器件区域II的表面积和挡块大小相同时，开口数量越多，挡块的数量越多，所有挡块所占的总面积越大，开口率越小，此时开口也越小。此外需要说明的是，在本发明的其他实施例中，所述图案化的第一掩膜层也可以是氮化硅、氮氧化硅等介质材料层，此时，可以在衬垫氧化层301上依次覆盖第一掩膜层和正光刻胶层，再利用光罩500对正光刻胶层进行光刻构图，之后，以正光刻胶层为掩膜，对第一掩膜层进行刻蚀，来形成所述图案化的第一掩膜层。
请继续参考图5B，在步骤S24中，以图案化的第一掩膜层为掩膜，对半导体衬底300进行第一阱离子注入。其中第一阱离子注入所采用的离子类型与第四阱离子注入所采用的离子类型相同，也可以相反。且第一阱离子注入的能量小于第四阱离子注入的能量，以使得在器件区域I～III中形成的离子掺杂区304的深度小于步骤S22中形成的深阱302的深度。且由于第一掩膜层205在器件区域I、器件区域II和器件区域III上的开口率依次增大，因此，第四阱离子注入向器件区域I、器件区域II和器件区域III中掺入的离子剂量也随之依次增大。
请参考图5C，在步骤S25中，首先，可以根据第一掩膜层的材质来选择合适的去除工艺来去除第一掩膜层，例如当第一掩膜层为正光刻胶时，可以采用氧灰化处理等常规去胶工艺来去除第一掩膜层，当第一掩膜层为氮化硅、氮氧化硅等介质材料时，可以采用湿法刻蚀或者化学机械抛光等工艺去除第一掩膜层。接着，可以采用高温退火(如1100℃～1500℃，90min～120min)的方式，使得第四阱离子注入和第一阱离子注入到半导体衬底300中的离子扩散至合适深度，且器件区域I中的离子掺杂区304在该区域的深阱302中形成阱305，器件区域II中的离子掺杂区304在该区域的深阱302中形成阱306，器件区域III中的离子掺杂区304在该区域的深阱302中形成阱307，且阱305～307的阱深相同。且因为第一阱离子注入向器件区域I、器件区域II和器件区域III中掺入的离子剂量相同，而第四阱离子注入向器件区域I、器件区域II和器件区域III中掺入的离子剂量也随之依次增大，所以，阱305、阱306和阱307中的离子掺杂总浓度依次增大。
需要说明的是，本实施例中仅仅是描述了器件区域I～III中的相同导电类型的阱(例如是N阱)的形成工艺，但是本发明的技术方案并不仅仅限定于此，器件区域I～III中不仅需要形成N阱，还需要形成P阱，此时，可以先采用上述的步骤S21～S24完成N阱所需的离子注入，然后本领域技术人员在N阱制备方法的技术启示下，再采用另一张用于制作P阱的特制光罩按照类似的方式来完成P阱所需的离子注入，最后在步骤S25的退火处理后，可以器件区域I～III中形成所需的N阱和P阱。之后，可以将衬垫氧化层301以湿法刻蚀(如氢氟酸和硝酸混合溶液)或者化学机械抛光(CMP)去除。通常，阱的实施工艺属于集成电路的前道工序，在完成阱的制作之后，可以在阱的表层之中及其表面之上制作二极管、三极管、MOS晶体管、电阻、电容等器件。
请参考图5B，本实施例还提供一种阱注入光罩组，用于实现本实施所述的半导体集成器件的阱制备方法，所述阱注入光罩组包括一光罩500，所述一光罩500用于在半导体衬底300上形成图案化的第一掩膜层，以在所述半导体集成器件的多个器件区域I～III上分别限定出第一阱离子注入的区域。所述一光罩500对应于器件区域I～III的开口率不相等。可选地，所述一光罩500中的开口500a通过设置相应的虚拟光刻图案来形成，且各个开口500a对应于器件区域I～III用于第一阱离子注入的区域。
综上所述，本实施例的半导体集成器件的阱制备方法及阱注入光罩组，能够利用一特制的光罩，在所述半导体衬底上形成图案化的第一掩膜层，该图案化的第一掩膜层在各个所述器件区域上均具有相应的离子注入开口且开口率不相等，当以所述第一掩膜层为掩膜，对所述半导体衬底进行第一阱离子注入和退火后，能同时在不同的所述器件区域中形成不同的阱，例如，利用一张特制的光罩，在低压器件区域、标压器件区域和存储器件区域等所需阱深相同的不同器件区域中一道制作出各个器件区域所需的阱。本实施例的技术方案，相对现有工艺的半导体集成器件阱工艺而言，在实现与现有工艺同等的器件特性的基础上，能够节约光罩，并能简化工艺流程，并可极大地节约器件制作成本。例如仅仅在低压器件区域、标压器件区域和存储器件区域三个器件区域中形成N阱或P阱时，可以节约两层光罩，当需要在低压器件区域、标压器件区域和存储器件区域三个器件区域中均形成N阱和P阱时，可以节约四层光罩。显然，器件区域的数量越多，且所需的阱的数量越多，应用本实施例的技术方案能够节约的光罩层数越多，对工艺流程的简化程度就越大。
上述两个实施例中的半导体集成器件的阱制备方法及阱注入光罩组，能在不同器件区域中形成不同阱深的阱或者相同阱深的阱，但本发明的技术方案并不仅仅限定于此，在本发明的又一实施例中，还可以既在不同的器件区域中形成不同阱深的阱，又可以进一步在某些器件区域中形成相同阱深的阱。具体地，请参考图6，本发明又一实施例提供一种半导体集成器件的阱制备方法，包括以下步骤：
S31，提供半导体衬底，所述半导体衬底具有两个器件区域，且其中一个器件区域中具有至少两个子器件区域；
S32，利用一光罩，在所述半导体衬底上形成第二掩膜层，所述第二掩膜层覆盖一个器件区域并在另一个器件区域上具有相应的离子注入开口；
S33，以所述第二掩膜层为掩膜，对所述半导体衬底进行第二阱离子注入；
S34，去除所述第二掩膜层；
S35，利用所述一光罩，在所述半导体衬底上形成与所述第二掩膜层互补的第一掩膜层，所述第一掩膜层暴露出所述一个器件区域并在所述另一个器件区域上具有相应的离子注入开口；
S36，以所述第一掩膜层为掩膜，对所述半导体衬底进行第一阱离子注入；
S37，利用另一光罩，在所述半导体衬底上形成图案化的第三掩膜层，所述第三掩膜层覆盖所述另一个器件区域，并在所述一个器件区域的各个子器件区域上具有相应的离子注入开口，且所述第三掩膜层在各个子器件区域上的开口率不同；
S38，以所述第三掩膜层为掩膜，对所述半导体衬底进行第三阱离子注入；
S39，对所述半导体衬底退火，以同时在两个所述器件区域中形成相应的阱深不同的阱，且在所述一个所述器件区域的阱中形成对应于各个所述子器件区域的阱深相同的子阱。
请参考图7A，在步骤S31中，提供的半导体衬底400可以是本领域技术人员熟知的任意合适的衬底材料，例如为硅衬底、绝缘体上硅衬底等。半导体衬底400具有所需阱深不同的器件区域I和器件区域II，器件区域II具有三个子器件区域III、IV、V，两个器件区域I、II之间以及三个子器件区域III、IV、V之间可以通过浅沟槽隔离结构等器件隔离结构(未图示)进行隔离，器件区域I可以是中压器件区域，子器件区域III、IV、V可以依次是低压器件区域、标压器件区域和存储器件区域。此外，可以通过热氧化工艺或者化学气相沉积工艺等在半导体衬底400的表面上形成衬垫氧化层401。
请继续参考图7A，在步骤S32中，首先，可以在衬垫氧化层401的表面上涂覆负光刻胶，负光刻胶覆盖在器件区域I和器件区域II并采用一特制的光罩100对负光刻胶进行曝光、显影等一系列光刻工艺处理，形成图案化的第二掩膜层403，该特制的光罩100具有特别设计的虚拟光刻图案，能够使得形成的图案化的第二掩膜层403完全覆盖器件区域II的表面，并在器件区域I中具有暴露出衬垫氧化层401的多个离子注入开口403a，且各个离子注入开口403a正好对应为光罩100中两个开口之间的挡块。也就是说，利用该特制的光罩100可以使得光刻后形成的图案化的第二掩膜层403在器件区域I上的开口率大于其在器件区域II上的开口率。需要说明的是，在本发明的其他实施例中，第二掩膜层403也可以是氮化硅、氮氧化硅等介质材料层，此时，可以在衬垫氧化层401上依次覆盖第二掩膜层403和负光刻胶层，再利用光罩100对负光刻胶层进行光刻构图，之后，以负光刻胶层为掩膜，对第二掩膜层403进行刻蚀，来形成图案化的第二掩膜层403，使其完全覆盖器件区域II的表面，并在器件区域I中具有暴露出衬垫氧化层401的多个离子注入开口403a。
请继续参考图7A，在步骤S33中，以图案化的第二掩膜层403为掩膜，对半导体衬底400进行第二阱离子注入，以在器件区域I中形成多个离子掺杂区404。其中第二阱离子注入所采用的离子类型可以根据器件区域I所需的阱的类型来合理选择，当需要形成N阱时，第二阱离子注入的离子所对应的元素可以为磷、砷或锑，当需要形成P阱时，第二阱离子注入的离子所对应的元素可以为硼。第二阱离子注入的能量和剂量可以根据器件区域I中待形成的阱的阱深来合理选择。
请参考图7B，在步骤S24中，可以根据第二掩膜层403的材质来选择合适的去除工艺来去除第二掩膜层403，例如当第二掩膜层403为负光刻胶时，可以采用氧灰化处理等常规去胶工艺来去除第二掩膜层403，当第二掩膜层403为氮化硅、氮氧化硅等介质材料时，可以采用湿法刻蚀或者化学机械抛光等工艺去除第二掩膜层403。
请继续参考图7B，在步骤S35中，首先，可以在衬垫氧化层401的表面上涂覆正光刻胶，正光刻胶覆盖在器件区域I和器件区域II，并继续采用特制的光罩100对正光刻胶进行曝光、显影等一系列光刻工艺处理，形成图案化的第一掩膜层405，且形成的图案化的第一掩膜层405与步骤S32中形成的图案化的第二掩膜层403的图案互补，图案化的第一掩膜层405完全暴露出器件区域II的表面，并在器件区域I中具有暴露出衬垫氧化层401的多个离子注入开口405a，离子注入开口405a正好对应为光罩100中的开口，各个离子注入开口405a和步骤S32中的各个离子注入开口403a正好相互交错开。也就是说，利用该特制的光罩100可以使得光刻后形成的图案化的第一掩膜层405在器件区域I上的开口率小于其在器件区域II上的开口率。需要说明的是，在本发明的其他实施例中，第一掩膜层405也可以是氮化硅、氮氧化硅等介质材料层，此时，可以在衬垫氧化层401上依次覆盖第一掩膜层205和正光刻胶层，再利用光罩100对正光刻胶层进行光刻构图，之后，以正光刻胶层为掩膜，对第一掩膜层405进行刻蚀，来形成图案化的第一掩膜层405，使其完全暴露器件区域II的表面，并在器件区域I中具有暴露出衬垫氧化层401的多个离子注入开口405a。
请继续参考图7B，在步骤S36中，以图案化的第一掩膜层405为掩膜，对半导体衬底400进行第一阱离子注入。其中第一阱离子注入所采用的离子类型与第二阱离子注入所采用的离子类型相同，且第一阱离子注入的能量小于第二阱离子注入的能量，以使得在器件区域I和II中形成的离子掺杂区406的深度小于步骤S33中形成的离子掺杂区404的深度。
请参考图7C，在步骤S37中，首先，可以根据第一掩膜层405的材质来选择合适的去除工艺来去除第一掩膜层405，例如当第一掩膜层405为正光刻胶时，可以采用氧灰化处理等常规去胶工艺来去除第一掩膜层405，当第一掩膜层405为氮化硅、氮氧化硅等介质材料时，可以采用湿法刻蚀或者化学机械抛光等工艺去除第一掩膜层405。接着，可以在衬垫氧化层301的表面上涂覆正光刻胶，并采用特制的光罩500对正光刻胶进行曝光、显影等一系列光刻工艺处理，形成图案化的第三掩膜层407，且形成的图案化的第三掩膜层407完全暴露出子器件区域V的表面，并完全覆盖器件区域I的表面，且在子器件区域III和IV中具有暴露出衬垫氧化层401的多个离子注入开口(未在图7C中标记)，各个离子注入开口正好对应为光罩500中的开口(未在图7C中标记)。作为一种示例，该特制的光罩500在子器件区域III、器件区域IV中的各个开口的大小、形状等均相同，但其在子器件区域III中的开口率小于其在子器件区域IV中的开口率，使得对应于子器件区域III的相邻开口之间的挡块的线宽大于对应于器件区域IV的相邻开口之间的挡块的线宽。也就是说，利用该特制的光罩500可以使得光刻后形成的图案化的第三掩膜层407在器件区域I和器件区域II中的开口率依次增大，且在子器件区域III～V中的开口率也依次增大，且图案化的第三掩膜层407在子器件区域III中的挡块407a的线宽大于在子器件区域IV中的挡块407b的线宽，图案化的第三掩膜层407在子器件区域III中的离子注入开口的线宽W1等于在子器件区域IV中的离子注入开口的线宽，图案化的第三掩膜层407在子器件区域III中的离子注入开口的数量小于在子器件区域IV中的离子注入开口的数量。作为另一种示例，该特制的光罩500在子器件区域III、子器件区域IV中的开口的大小是不相同的，但其在子器件区域III中的挡块和在子器件区域IV中的挡块的大小和形状是相同的，由此，光罩500在子器件区域III中的开口率仍小于其在子器件区域IV中的开口率。也就是说，利用该特制的光罩500可以使得光刻后形成的图案化的第三掩膜层407在器件区域I和器件区域II的开口率依次增大，在子器件区域III、IV和V上的开口率依次增大，且图案化的第三掩膜层407在子器件区域III、IV中的挡块的线宽相等，图案化的第三掩膜层407在子器件区域III中的离子注入开口的线宽小于在子器件区域IV中的离子注入开口的线宽，图案化的第一三掩膜层407在子器件区域III中的离子注入开口的数量多于在子器件区域IV中的离子注入开口的数量。需要说明的是，在本发明的其他实施例中，所述图案化的第三掩膜层也可以是氮化硅、氮氧化硅等介质材料层，此时，可以在衬垫氧化层401上依次覆盖第三掩膜层和正光刻胶层，再利用光罩500对正光刻胶层进行光刻构图，之后，以正光刻胶层为掩膜，对第三掩膜层进行刻蚀，来形成所述图案化的第三掩膜层。
请继续参考图7C，在步骤S38中，以图案化的第三掩膜层407为掩膜，对半导体衬底300进行第三阱离子注入。其中第三阱离子注入所采用的离子类型与第一阱离子注入所采用的离子类型相同。且第三阱离子注入的能量小于第一阱离子注入的能量，以使得在子器件区域III～V中形成的离子掺杂区408的深度小于步骤S36中形成的离子掺杂区406的深度。
请参考图7D，在步骤S39中，首先，可以根据第三掩膜层407的材质来选择合适的去除工艺来去除第三掩膜层407，例如当第三掩膜层407为正光刻胶时，可以采用氧灰化处理等常规去胶工艺来去除第三掩膜层407，当第三掩膜层407为氮化硅、氮氧化硅等介质材料时，可以采用湿法刻蚀或者化学机械抛光等工艺去除第一掩膜层。接着，可以采用高温退火(如1100℃～1500℃，90min～120min)的方式，使得第二阱离子注入、第一阱离子注入和第三阱离子注入分别注入到半导体衬底400中的离子扩散至合适深度，且器件区域I中的离子掺杂区404和406在该区域中形成阱深较大的阱409，器件区域II中的离子掺杂区406在该区域中形成阱深浅于阱409的深阱，子器件区域III中的离子掺杂区408在该区域的深阱406中形成子阱410，子器件区域IV中的离子掺杂区408在该区域的深阱406中形成子阱411，子器件区域V中的离子掺杂区408在该区域的深阱406中形成子阱412，且子阱410～412的阱深相同。
请参考图7A、7B和7C，本实施例还提供一种阱注入光罩组，用于实现本发明所述的半导体集成器件的阱制备方法，所述阱注入光罩组包括一光罩100和另一光罩500。其中，所述一光罩100用于在半导体衬底400上形成图案化的第一掩膜层405，以在所述半导体集成器件的两个器件区域I和II上分别限定出第一阱离子注入的区域，以及，在半导体衬底400上形成图案化的第二掩膜层403，以在所述半导体集成器件的两个器件区域I和II上分别限定出第二阱离子注入的区域。所述一光罩100对应于器件区域I和II的开口率不相等。可选地，所述一光罩100中的开口通过设置相应的虚拟光刻图案来形成，且各个开口对应于器件区域I上用于第一阱离子注入的区域(如图7B所示)以及器件区域I不用于第二阱离子注入的区域(如图7A所示)。所述另一光罩500用于在半导体衬底400上形成图案化的第三掩膜层407，以在所述半导体集成器件的器件区域II的各个子器件区域III～V上分别限定出第三阱离子注入的区域。所述另一光罩500覆盖器件区域I且在各个子器件区域III～V的开口率不相等。可选地，所述另一光罩500中的开口是通过设置相应的虚拟光刻图案来形成，且各个开口对应于各个子器件区域III～V用于第三阱离子注入的区域(当第三掩膜层为正光刻胶时)或不用于阱离子注入的区域(当第三掩膜层为负光刻胶时)。
综上所述，本实施例的半导体集成器件的阱制备方法及阱注入光罩组，能够利用两层特制的光罩，在所述半导体衬底的不同器件区域中形成阱深不同的阱并在其中一个器件区域的阱中进一步形成多个阱深相同的子阱，相对现有工艺的半导体集成器件阱工艺而言，在实现与现有工艺同等的器件特性的基础上，能够节约更多的光罩，并能简化工艺流程，并可极大地节约器件制作成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种半导体集成器件的阱制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有至少两个器件区域；
利用一光罩，在所述半导体衬底上形成图案化的第一掩膜层，且所述第一掩膜层在每个所述器件区域上均具有相应的离子注入开口，且所述第一掩膜层在各个所述器件区域上的开口率不同；
以所述第一掩膜层为掩膜，对所述半导体衬底进行第一阱离子注入；
对所述半导体衬底退火，以同时在不同的所述器件区域中形成不同的阱。
2.如权利要求1所述的阱制备方法，其特征在于，当所述半导体衬底具有两个所需的阱深不同的器件区域时，在所述半导体衬底上形成第一掩膜层之前，所述阱制备方法还包括：
利用所述一光罩，在所述半导体衬底上形成与所述第一掩膜层互补的图案化的第二掩膜层；
以所述第二掩膜层为掩膜，对所述半导体衬底进行第二阱离子注入，且所述第二阱离子注入的深度与所述第一阱离子注入的深度不同；
去除所述第二掩膜层；
且，在对所述半导体衬底退火之后，各个所述器件区域中的所述第一阱离子注入和所述第二阱离子注入的离子扩散后形成具有相应阱深的阱。
3.如权利要求1所述的阱制备方法，其特征在于，所述第一掩膜层通过所述一光罩对正光刻胶进行光刻形成，所述第二掩膜层通过所述一光罩对负光刻胶进行光刻形成。
4.如权利要求2所述的阱制备方法，其特征在于，对所述半导体衬底进行第一阱离子注入之后且在对所述半导体衬底退火之前，在其中一个所述器件区域的阱中进一步形成多个阱深相同的子阱。
5.如权利要求4所述的阱制备方法，其特征在于，在其中一个所述器件区域的阱中进一步形成多个阱深相同的子阱的步骤包括：
去除所述第一掩膜层；
利用另一光罩，在所述半导体衬底上形成图案化的第三掩膜层，所述器件区域包括至少两个子器件区域，所述第三掩膜层在所述器件区域的各个所述子器件区域上均具有相应的离子注入开口，所述第三掩膜层在各个所述子器件区域上的开口率不相等，且所述第三掩膜层还掩蔽所述器件区域以外的其他器件区域；
以所述第三掩膜层为掩膜，对各个所述子器件区域进行第三阱离子注入；
且在对所述半导体衬底退火之后，在所述器件区域和其他器件区域中形成阱深不同的阱，且在所述器件区域的阱中还形成阱深相同的各个子阱。
6.如权利要求5所述的阱制备方法，其特征在于，各个所述子器件区域包括低压器件区域、标压器件区域和存储器件区域时，所述另一光罩对应在所述低压器件区域、标压器件区域和存储器件区域上的开口率依次增大。
7.如权利要求1所述的阱制备方法，其特征在于，当所述半导体衬底的各个所述器件区域所需的阱深相同时，在所述半导体衬底上形成图案化的第一掩膜层之前，所述阱制备方法还包括：对所述半导体衬底进行第四阱离子注入，且所述第四阱离子注入的深度大于所述第一阱离子注入的深度，以在各个所述器件区域中形成深阱；且对所述半导体衬底退火之后，在各个所述器件区域中的深阱中形成相应的阱。
8.如权利要求1或7所述的阱制备方法，其特征在于，当所述半导体衬底包括具有所需的阱深相同的低压器件区域、标压器件区域和存储器件区域时，所述一光罩对应在所述低压器件区域、标压器件区域和存储器件区域上的开口率依次增大；当所述半导体衬底包括具有所需的阱深不同的低压器件区域和中压器件区域时，所述一光罩对应在所述中压器件区域上的开口率小于在所述低压器件区域上的开口率。
9.如权利要求1所述的阱制备方法，其特征在于，当有两个或两个以上的所述器件区域上均形成多个离子注入开口时，所述两个或两个以上的所述器件区域上的各个所述离子注入开口的大小相同，但不同所述器件区域上的位于任意相邻两个所述离子注入开口之间的挡块的大小不同；或者，所述两个或两个以上的所述器件区域上的各个所述挡块的大小相同，但不同所述器件区域上的所述离子注入开口的大小不同。
10.一种阱注入光罩组，其特征在于，用于实现权利要求1～9中任一项所述的半导体集成器件的阱制备方法，所述阱注入光罩组包括一光罩，所述一光罩用于在半导体衬底上形成图案化的第一掩膜层，以在所述半导体集成器件的至少两个器件区域上分别限定出相应的阱离子注入的区域，且所述一光罩对应于所述至少两个器件区域中的各个器件区域的开口率不相等。
11.如权利要求10所述的阱注入光罩组，其特征在于，所述一光罩中的开口通过设置相应的虚拟光刻图案来形成，且各个开口对应于相应的所述器件区域上用于阱离子注入的区域或不用于阱离子注入的区域。
12.如权利要求10所述的阱注入光罩组，其特征在于，所述阱注入光罩组还包括另一光罩，所述另一光罩用于在半导体衬底上形成图案化的第三掩膜层，以在至少一个所述器件区域的各个子器件区域上限定出相应的阱离子注入区域，所述另一光罩对应于各个所述子器件区域的开口率不相等。
13.如权利要求12所述的阱注入光罩组，其特征在于，所述另一光罩中的开口通过设置相应的虚拟光刻图案来形成，且所述另一光罩中的开口对应于相应的所述子器件区域上用于阱离子注入的区域或不用于阱离子注入的区域。
CN201911303991.XA 2019-12-17 2019-12-17 半导体集成器件的阱制备方法和阱注入光罩组 Active CN111430307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911303991.XA CN111430307B (zh) 2019-12-17 2019-12-17 半导体集成器件的阱制备方法和阱注入光罩组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911303991.XA CN111430307B (zh) 2019-12-17 2019-12-17 半导体集成器件的阱制备方法和阱注入光罩组

Publications (2)

Publication Number Publication Date
CN111430307A true CN111430307A (zh) 2020-07-17
CN111430307B CN111430307B (zh) 2021-06-25

Family

ID=71546889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911303991.XA Active CN111430307B (zh) 2019-12-17 2019-12-17 半导体集成器件的阱制备方法和阱注入光罩组

Country Status (1)

Country Link
CN (1) CN111430307B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209939A1 (en) * 1985-07-11 1987-01-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
WO1997005649A1 (de) * 1995-07-25 1997-02-13 Siemens Aktiengesellschaft Verfahren zur herstellung eines selbstjustierten kontaktes und eines dotierten bereichs
EP0827205A2 (en) * 1996-08-29 1998-03-04 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device
JPH11121394A (ja) * 1997-10-16 1999-04-30 Toshiba Corp 半導体装置の製造方法
US20040164379A1 (en) * 2003-02-25 2004-08-26 Xerox Corporation Ion implantation with multiple concentration levels
US20040251475A1 (en) * 2003-06-11 2004-12-16 International Business Machines Corporation Zero threshold voltage pFET and method of making same
US20080268626A1 (en) * 2003-03-20 2008-10-30 Masaaki Yoshida Semiconductor device having a plurality of kinds of wells and manufacturing method thereof
CN102148144A (zh) * 2010-02-09 2011-08-10 三菱电机株式会社 碳化硅半导体装置的制造方法
US20110210347A1 (en) * 2010-02-26 2011-09-01 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN104241398A (zh) * 2013-06-12 2014-12-24 三菱电机株式会社 半导体元件、半导体元件的制造方法
CN105070688A (zh) * 2015-07-21 2015-11-18 上海华力微电子有限公司 一种节省光罩的cmos阱形成方法
CN106409910A (zh) * 2015-08-03 2017-02-15 英飞凌科技德累斯顿有限公司 具有横向变化掺杂分布图的半导体器件及其制造方法
CN107771355A (zh) * 2015-05-15 2018-03-06 阿托梅拉公司 具有超晶格和在不同深度处的穿通停止(pts)层的半导体装置和相关方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209939A1 (en) * 1985-07-11 1987-01-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
WO1997005649A1 (de) * 1995-07-25 1997-02-13 Siemens Aktiengesellschaft Verfahren zur herstellung eines selbstjustierten kontaktes und eines dotierten bereichs
EP0827205A2 (en) * 1996-08-29 1998-03-04 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device
JPH11121394A (ja) * 1997-10-16 1999-04-30 Toshiba Corp 半導体装置の製造方法
US20040164379A1 (en) * 2003-02-25 2004-08-26 Xerox Corporation Ion implantation with multiple concentration levels
US20080268626A1 (en) * 2003-03-20 2008-10-30 Masaaki Yoshida Semiconductor device having a plurality of kinds of wells and manufacturing method thereof
US20040251475A1 (en) * 2003-06-11 2004-12-16 International Business Machines Corporation Zero threshold voltage pFET and method of making same
CN102148144A (zh) * 2010-02-09 2011-08-10 三菱电机株式会社 碳化硅半导体装置的制造方法
US20110210347A1 (en) * 2010-02-26 2011-09-01 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN104241398A (zh) * 2013-06-12 2014-12-24 三菱电机株式会社 半导体元件、半导体元件的制造方法
CN107771355A (zh) * 2015-05-15 2018-03-06 阿托梅拉公司 具有超晶格和在不同深度处的穿通停止(pts)层的半导体装置和相关方法
CN105070688A (zh) * 2015-07-21 2015-11-18 上海华力微电子有限公司 一种节省光罩的cmos阱形成方法
CN106409910A (zh) * 2015-08-03 2017-02-15 英飞凌科技德累斯顿有限公司 具有横向变化掺杂分布图的半导体器件及其制造方法

Also Published As

Publication number Publication date
CN111430307B (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
JPH114004A (ja) 半導体装置の製造方法
KR100242732B1 (ko) 반도체 장치 제조방법
US6647542B2 (en) Efficient fabrication process for dual well type structures
KR100937659B1 (ko) 반도체 소자의 제조 방법
CN111430307B (zh) 半导体集成器件的阱制备方法和阱注入光罩组
JP2724459B2 (ja) 半導体集積回路装置の製造方法
JPH11330269A (ja) ツインウェル形成方法
US6933203B2 (en) Methods for improving well to well isolation
US6077746A (en) Using p-type halo implant as ROM cell isolation in flat-cell mask ROM process
US6271105B1 (en) Method of forming multiple wells in a semiconductor integrated circuit using fewer photolithography steps
CN111599667A (zh) 离子注入工艺的光刻定义方法
US7534677B2 (en) Method of fabricating a dual gate oxide
US6245608B1 (en) Ion implantation process for forming contact regions in semiconductor materials
JPS62190862A (ja) 相補型ｍｏｓ集積回路の製造方法
JP2003068873A (ja) 半導体装置及びその製造方法
JPS6244862B2 (zh)
JP2000183175A (ja) 半導体装置の製造方法
US5972746A (en) Method for manufacturing semiconductor devices using double-charged implantation
KR930020576A (ko) 반도체 소자의 제조방법
KR100236073B1 (ko) 반도체 소자의 제조방법
JP2001272767A (ja) フォトマスク及び半導体装置の製造方法
KR20010019155A (ko) 반도체장치의 웰 형성방법
JPS63122161A (ja) 半導体集積回路装置の製造方法
JPS6022359A (ja) Ｃｍｏｓ半導体装置の製造方法
KR19990048377A (ko) 반도체 소자의 웰 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 230012 No.88, xifeihe Road, comprehensive bonded zone, Xinzhan District, Hefei City, Anhui Province

Applicant after: Hefei crystal integrated circuit Co.,Ltd.

Address before: 230012 No.88, xifeihe Road, comprehensive bonded zone, Xinzhan District, Hefei City, Anhui Province

Applicant before: HEFEI JINGHE INTEGRATED CIRCUIT Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant