JPS62198162A - Ｍｏｓトランジスタ及びその製造方法 - Google Patents
Ｍｏｓトランジスタ及びその製造方法Info
- Publication number
- JPS62198162A JPS62198162A JP3912686A JP3912686A JPS62198162A JP S62198162 A JPS62198162 A JP S62198162A JP 3912686 A JP3912686 A JP 3912686A JP 3912686 A JP3912686 A JP 3912686A JP S62198162 A JPS62198162 A JP S62198162A
- Authority
- JP
- Japan
- Prior art keywords
- regions
- impurity
- region
- semiconductor surface
- surface region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 7
- 229910052796 boron Inorganic materials 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 13
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 6
- -1 arsenic ions Chemical class 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 241001070941 Castanea Species 0.000 description 1
- 235000014036 Castanea Nutrition 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ＭＯＳトランジスタ及び、その↓−ｑ遣方
法に１ａする。
法に１ａする。
〔５ろ明の拶術的庁はとその問題点〕
ＩＶＩＯ８トランジスタは、いわゆる比１ｕｌｌ 縮小
前に従って微細化されてきた。しかしｐ′ｈＳら、それ
に従って縮小するには、プロセス的に困離な問題がある
。その一つに、チャンネル領域にｌｉ４啜するソース、
ドレイン領域を、より浅くすることができないことが挙
げらｎる。これによって、微ａｔｌ Ｍｏ Ｓトランジ
スタにおいて、パンチスルーをさけることができないの
か現状である。
前に従って微細化されてきた。しかしｐ′ｈＳら、それ
に従って縮小するには、プロセス的に困離な問題がある
。その一つに、チャンネル領域にｌｉ４啜するソース、
ドレイン領域を、より浅くすることができないことが挙
げらｎる。これによって、微ａｔｌ Ｍｏ Ｓトランジ
スタにおいて、パンチスルーをさけることができないの
か現状である。
この発明は、上述した従来の素子の欠点を改良するもの
で、微細化に際してもパンチスルーをおさえることがで
きるＭ（ＪＳＩ−ランジスタ及びその製造方法を提供す
ることを目的とする。
で、微細化に際してもパンチスルーをおさえることがで
きるＭ（ＪＳＩ−ランジスタ及びその製造方法を提供す
ることを目的とする。
〔発明の概要〕
本究明の骨子は、ソース、ドレインを作成する際に、イ
オン注入（不碑吻導入）をミロ以上行い、更にＬ Ｄ
Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）
ｑＩ４ｉｉ トランジスタに用いられる１（１１０受残
し技術を用いて、ソース。
オン注入（不碑吻導入）をミロ以上行い、更にＬ Ｄ
Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）
ｑＩ４ｉｉ トランジスタに用いられる１（１１０受残
し技術を用いて、ソース。
ドレインのイオン譲（化プロファイルをｍｌＪ ＧＪＪ
するものである。すｔわち、イオン注入の際、注入する
イオンｄの拡散係数のちがいを考１意し、少なくともソ
ース、ドレイン領域のまわりに、基板の中厚体表面領域
と同タイプのイオンを、カウンターイオンとして注入Ｔ
ることで、ソース、ドレインのまわりの空乏層の拡がり
をおさえ、パンチスルーをおさえるものである。その際
、カウンターイオンは、射１回目のイオン注入による償
方向広がりより、若干小さくなる様にして、第１回目の
注入イオンによる不純物導入領域とチャンネル部分とは
直接つながるようにする。第３回目のイオン注入はソー
ス、ドレイン表面のイオン濃度を上げるためのもので、
第１回目の注入イオンｉと同じものであってもよい。
するものである。すｔわち、イオン注入の際、注入する
イオンｄの拡散係数のちがいを考１意し、少なくともソ
ース、ドレイン領域のまわりに、基板の中厚体表面領域
と同タイプのイオンを、カウンターイオンとして注入Ｔ
ることで、ソース、ドレインのまわりの空乏層の拡がり
をおさえ、パンチスルーをおさえるものである。その際
、カウンターイオンは、射１回目のイオン注入による償
方向広がりより、若干小さくなる様にして、第１回目の
注入イオンによる不純物導入領域とチャンネル部分とは
直接つながるようにする。第３回目のイオン注入はソー
ス、ドレイン表面のイオン濃度を上げるためのもので、
第１回目の注入イオンｉと同じものであってもよい。
以上の方法によって、比列酪小則に従わない度合深さに
おいても、実効的にパンチスルーをおさえることができ
る。
おいても、実効的にパンチスルーをおさえることができ
る。
本発明によれば、接会栗さが比例縮小前に従わｒｌい４
倉においても、倣細チャンネル長ＭＯＳトランジスタに
おいてパンチスルーをおさえることができ、現状のイオ
ン注入、イオン拡散技術においても、０．５μｍ以下の
トランジスタを作製することを可能とするものである。
倉においても、倣細チャンネル長ＭＯＳトランジスタに
おいてパンチスルーをおさえることができ、現状のイオ
ン注入、イオン拡散技術においても、０．５μｍ以下の
トランジスタを作製することを可能とするものである。
〔発明の央ｍ＄１〕
以Ｆ１本発明の詳細を図示の実施列によって説明する。
第１図は本発明によるＭＯＳトランジスタの一実施例を
示す断面図であり、第２図はその部分拡大図である。＠
４図は第１図のＭＯＳトランジスタの製造工程を示す断
面図である。製法に従うとまず、第４図ｆａ）に示す如
く、面方位（１００）。
示す断面図であり、第２図はその部分拡大図である。＠
４図は第１図のＭＯＳトランジスタの製造工程を示す断
面図である。製法に従うとまず、第４図ｆａ）に示す如
く、面方位（１００）。
比抵抗６〜８ （Ｑｃｍ）のＰ型車結晶シリコン仮ｌを
用意し、４常の素子分離法により、フィールド絶縁膜１
０”Ｃ囲まれた能動素子領域１１を作成し、ゲートｔｉ
ｌ化ＩＶｉ３．ポリシリコンの’ｆ−ト成極２ヲ作成し
、更に、ヒ素５をイオン注入して第１及び第２の領域５
．５′を形成する。
用意し、４常の素子分離法により、フィールド絶縁膜１
０”Ｃ囲まれた能動素子領域１１を作成し、ゲートｔｉ
ｌ化ＩＶｉ３．ポリシリコンの’ｆ−ト成極２ヲ作成し
、更に、ヒ素５をイオン注入して第１及び第２の領域５
．５′を形成する。
次に、第４図１ｃｌに示すように、ＩＩＩＩＩ壁４を、
４常のＬＤＤ購漬作成去に従って作成し、その１１１１
１壁をマスクとして、ボロン６をイオン注入してζｇ３
及び第４の領域６．６′を形成する。その時、ボロンの
横方向拡散の端は、ヒ素の端よりも少しくｌＪ〜さくす
る。次に第４図１ｃｌに示すように、ヒ素をイオン注入
して＠５及び第６の領域７．７′を形成する。
４常のＬＤＤ購漬作成去に従って作成し、その１１１１
１壁をマスクとして、ボロン６をイオン注入してζｇ３
及び第４の領域６．６′を形成する。その時、ボロンの
横方向拡散の端は、ヒ素の端よりも少しくｌＪ〜さくす
る。次に第４図１ｃｌに示すように、ヒ素をイオン注入
して＠５及び第６の領域７．７′を形成する。
この工程によって第３図のようにソース、ドレイン領域
とチャンネル領域の接合領域は、領域５゜５′ のイオ
ン注入と領域６．６′のイオン注入の横方向拡散を制御
するのみで、制御できる。このようにして第１図及び第
２図に示すトランジスタができる。
とチャンネル領域の接合領域は、領域５゜５′ のイオ
ン注入と領域６．６′のイオン注入の横方向拡散を制御
するのみで、制御できる。このようにして第１図及び第
２図に示すトランジスタができる。
本発明者等の実ｊ倹によれば１通常、パンチスルーして
しまりチャンネル虚度プロファイルに対し。
しまりチャンネル虚度プロファイルに対し。
上記王権をとることで、パンチスルー力Ｓおさえられる
ことが確認された。
ことが確認された。
かくして、本実Ｍ列方法によれば、サブミクロンＭＯＳ
トランジスタにおいて、現状のイオン注入、およびイオ
ン拡散技術において、十分パンチスルーのおさえられた
トランジスタを咋ＩＩすすることが可：老になる。
トランジスタにおいて、現状のイオン注入、およびイオ
ン拡散技術において、十分パンチスルーのおさえられた
トランジスタを咋ＩＩすすることが可：老になる。
なお５本発明は上述した実施例方法に限定されるもので
はない。たとえば、イオン種を代えることは可能であり
、また、Ｎ型半導体を用いても多段のイオン注入の加速
電圧、ドーズ量を適宜選択することにより、適用するこ
とができる。
はない。たとえば、イオン種を代えることは可能であり
、また、Ｎ型半導体を用いても多段のイオン注入の加速
電圧、ドーズ量を適宜選択することにより、適用するこ
とができる。
第１図は、本発明によるＭＯ８Ｉ−ランジスタの一実施
列の断面図、第２図は、第１図のソース接会付近を拡大
した断面図、第３図は、接置付近の漱会部と、反転ｌ脅
チャンネル部のポテンシャルを基板の深さ方向に対して
プロットした説明図、第４図は、本発明によるＭＯＳト
ランジスタの製造方法の一実ｍ例を示す工程断面図であ
る。 １・・・単結晶３ｉ基板、２・・・ポリシリコンゲート
、３・・・ゲート酸化膜、４・・・１剛壁ＣＶＤ−３［
Ｏｔ、５・・・第１回目ヒ素イオンのプロファイル端、
６・・・ボロンイオンのプロファイル端、７・・・第２
回目ヒ素イオンのプロファイル端。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第４図 （） Ｓ−
列の断面図、第２図は、第１図のソース接会付近を拡大
した断面図、第３図は、接置付近の漱会部と、反転ｌ脅
チャンネル部のポテンシャルを基板の深さ方向に対して
プロットした説明図、第４図は、本発明によるＭＯＳト
ランジスタの製造方法の一実ｍ例を示す工程断面図であ
る。 １・・・単結晶３ｉ基板、２・・・ポリシリコンゲート
、３・・・ゲート酸化膜、４・・・１剛壁ＣＶＤ−３［
Ｏｔ、５・・・第１回目ヒ素イオンのプロファイル端、
６・・・ボロンイオンのプロファイル端、７・・・第２
回目ヒ素イオンのプロファイル端。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第４図 （） Ｓ−
Claims (4)
- （１）基板の半導体表面領域上に形成されるゲート絶縁
膜と、このゲート絶縁膜上に形成されるゲート電極と、
このゲート電極下のチャネル領域を挟んで離間して形成
される前記半導体表面領域とは反射導電型の第１及び第
２の領域と、前記チャネル領域を挟んで形成される前記
半導体表面領域と同導電型の第３及び第４の領域と、前
記チャネル領域を挟んで離間すると共に前記第１及び第
２の領域よりも前記チャネル領域から離れて形成される
前記半導体表面領域と同導電型で且つ前記第１及び第２
の領域より高不純物濃度の第５及び第６の領域とを具備
したＭＯＳトランジスタ。 - （２）基板の半導体表面領域上に、ゲート酸化膜及び、
ゲート電極を形成し、次に前記ゲート電極に自己整合的
に、前記半導体表面領域の不純物とは異なる導電型を与
える不純物により第一回目の不純物導入をした後、前記
ゲート電極に自己整合的に側壁となる絶縁膜を設け、該
側壁に対し自己整合的に前記半導体表面領域の不純物と
同じ導電型を与える不純物による第二回目の不純物導入
を行い、続いて前記半導体表面領域の不純物とは異なる
。導電型を与える不純物による第三回目の不純物導入を
行うことにより、ソース、ドレイン領域を形成すること
を特徴とするＭＯＳトランジスタの製造方法。 - （３）基板は、シリコン基板であることを特徴とする特
許請求の範囲第２項に記載したＭＯＳトランジスタの製
造方法。 - （４）基板は、シリコン基板であり、第一回の導入イオ
ンは、ヒ素であり、第二回目の導入イオンは、ボロンで
あり、第三回目の導入イオンはヒ素であることを特徴と
する特許請求の範囲第２項に記載したＭＯＳトランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3912686A JPS62198162A (ja) | 1986-02-26 | 1986-02-26 | Ｍｏｓトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3912686A JPS62198162A (ja) | 1986-02-26 | 1986-02-26 | Ｍｏｓトランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62198162A true JPS62198162A (ja) | 1987-09-01 |
Family
ID=12544406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3912686A Pending JPS62198162A (ja) | 1986-02-26 | 1986-02-26 | Ｍｏｓトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62198162A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621447A (ja) * | 1992-04-27 | 1994-01-28 | Internatl Business Mach Corp <Ibm> | 短チャネル電界効果トランジスタ |
| JPH06252374A (ja) * | 1992-12-28 | 1994-09-09 | Sharp Corp | 固体撮像装置 |
| WO1995012896A1 (fr) * | 1993-11-02 | 1995-05-11 | Tadahiro Ohmi | Dispositif a semi-conducteurs |
| KR20040006493A (ko) * | 2002-07-12 | 2004-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1986
- 1986-02-26 JP JP3912686A patent/JPS62198162A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621447A (ja) * | 1992-04-27 | 1994-01-28 | Internatl Business Mach Corp <Ibm> | 短チャネル電界効果トランジスタ |
| JPH06252374A (ja) * | 1992-12-28 | 1994-09-09 | Sharp Corp | 固体撮像装置 |
| WO1995012896A1 (fr) * | 1993-11-02 | 1995-05-11 | Tadahiro Ohmi | Dispositif a semi-conducteurs |
| KR20040006493A (ko) * | 2002-07-12 | 2004-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302187B1 (ko) | 반도체장치제조방법 | |
| JP3489871B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| EP0164449B1 (en) | Process for producing a semiconductor integrated circuit device including a misfet | |
| US5557129A (en) | Semiconductor MOSFET device having a shallow nitrogen implanted channel region | |
| JPS62217666A (ja) | Ｍｉｓトランジスタ | |
| JPH08288508A (ja) | エピタキシャルチャネルｍｏｓトランジスタ及びその製造方法 | |
| JP2001308321A (ja) | 半導体装置とその製造方法 | |
| JPS62198162A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| US6153910A (en) | Semiconductor device with nitrogen implanted channel region | |
| JPH0637309A (ja) | 半導体装置の製造方法 | |
| JPH01283956A (ja) | 半導体装置およびその製造方法 | |
| JP2858622B2 (ja) | 半導体装置 | |
| JP2873942B2 (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
| JPH02280322A (ja) | 半導体装置の製法 | |
| JP2554361B2 (ja) | 半導体素子の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JPH02219237A (ja) | Ｍｉｓ型半導体装置 | |
| JPH0458562A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JPH03250667A (ja) | Ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| JPH033246A (ja) | 半導体装置の製造方法 | |
| JPH04154130A (ja) | 半導体装置 | |
| JPH0410547A (ja) | 半導体装置の製造方法 | |
| JPH11340453A (ja) | 絶縁ゲート型トランジスタおよびその製造方法 |