JPH11340453A - 絶縁ゲート型トランジスタおよびその製造方法 - Google Patents
絶縁ゲート型トランジスタおよびその製造方法Info
- Publication number
- JPH11340453A JPH11340453A JP14066398A JP14066398A JPH11340453A JP H11340453 A JPH11340453 A JP H11340453A JP 14066398 A JP14066398 A JP 14066398A JP 14066398 A JP14066398 A JP 14066398A JP H11340453 A JPH11340453 A JP H11340453A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- gate electrode
- ldd
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 イオン注入によって、ＬＤＤの断面積を深さ
方向に大きくして広がり抵抗を小さくすると、不純物は
深さ方向と同時に横方向（チャネル方向）にも拡散して
広がるため、短チャネル効果が顕著に現れることにな
る。 【解決手段】 絶縁ゲート型トランジスタ１は、ゲート
長方向に断面略台形形状を有する凸部１２が形成された
半導体基板１１と、凸部１２の上面に形成されたゲート
絶縁膜１３と、その上に形成されたゲート電極１４と、
ゲート電極１４の両側における凸部１２の傾斜部分に形
成されたＬＤＤ１５，１６と、ゲート電極１４の両側に
おける半導体基板１１にＬＤＤ１５，１６を介して形成
されたソース・ドレイン１９，２０とを備えたものであ
り、短チャネル効果を抑制しつつＬＤＤ１５，１６の深
さ方向の断面積を大きくしたものである。
方向に大きくして広がり抵抗を小さくすると、不純物は
深さ方向と同時に横方向（チャネル方向）にも拡散して
広がるため、短チャネル効果が顕著に現れることにな
る。 【解決手段】 絶縁ゲート型トランジスタ１は、ゲート
長方向に断面略台形形状を有する凸部１２が形成された
半導体基板１１と、凸部１２の上面に形成されたゲート
絶縁膜１３と、その上に形成されたゲート電極１４と、
ゲート電極１４の両側における凸部１２の傾斜部分に形
成されたＬＤＤ１５，１６と、ゲート電極１４の両側に
おける半導体基板１１にＬＤＤ１５，１６を介して形成
されたソース・ドレイン１９，２０とを備えたものであ
り、短チャネル効果を抑制しつつＬＤＤ１５，１６の深
さ方向の断面積を大きくしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁ゲート型トラ
ンジスタおよびその製造方法に関し、詳しくはＬＤＤの
深さを深く形成することにより飽和電流密度の高い絶縁
ゲート型トランジスタおよびその製造方法に関する。
ンジスタおよびその製造方法に関し、詳しくはＬＤＤの
深さを深く形成することにより飽和電流密度の高い絶縁
ゲート型トランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】ＭＩＳ（Metal Insulator semiconducto
r ）型トランジスタを用いたＬＳＩの高速化のために
は、トランジスタの飽和電流密度を増やすのが一つの有
効な手段である。トランジスタの飽和電流密度を増やす
ためには、電源電圧を上げる、トランジスタのしきい値
電圧を低くする等の手段がある。しかしながら、それら
の手段は低消費電力化のためには望ましくない。そこで
トランジスタの寄生抵抗を小さくすることにより、飽和
電流密度を増加させるというのが、高速化のための手段
として有効となる。
r ）型トランジスタを用いたＬＳＩの高速化のために
は、トランジスタの飽和電流密度を増やすのが一つの有
効な手段である。トランジスタの飽和電流密度を増やす
ためには、電源電圧を上げる、トランジスタのしきい値
電圧を低くする等の手段がある。しかしながら、それら
の手段は低消費電力化のためには望ましくない。そこで
トランジスタの寄生抵抗を小さくすることにより、飽和
電流密度を増加させるというのが、高速化のための手段
として有効となる。
【０００３】従来技術により形成されるトランジスタの
構造を図６に示す。図６に示すように、平面状の表面を
有する半導体基板１１１にはアクティブ領域を電気的に
分離する素子分離領域１３１が形成されている。この半
導体基板１１１上にはゲート絶縁膜１１２を介してゲー
ト電極１１３が形成されている。このゲート電極１１３
の両側における半導体基板１１１にはＬＤＤ（Lightly
Doped Drain ）１１４，１１５を介してソース・ドレイ
ン１１６，１１７が形成されている。このような構成の
絶縁ゲート型トランジスタ１１０では、製法上、ゲート
電極１１３の側部に絶縁性のサイドウォール１１８，１
１９が形成されている。
構造を図６に示す。図６に示すように、平面状の表面を
有する半導体基板１１１にはアクティブ領域を電気的に
分離する素子分離領域１３１が形成されている。この半
導体基板１１１上にはゲート絶縁膜１１２を介してゲー
ト電極１１３が形成されている。このゲート電極１１３
の両側における半導体基板１１１にはＬＤＤ（Lightly
Doped Drain ）１１４，１１５を介してソース・ドレイ
ン１１６，１１７が形成されている。このような構成の
絶縁ゲート型トランジスタ１１０では、製法上、ゲート
電極１１３の側部に絶縁性のサイドウォール１１８，１
１９が形成されている。
【０００４】上記トランジスタの寄生抵抗の成分として
は、拡散層（ＬＤＤおよびソース・ドレイン）の抵抗、
コンタクトの抵抗、チャネルの抵抗などさまざまな成分
がある。図７に示すように、ＬＤＤ１１４（１１５）を
流れる電子は、ゲート電極１１３下の半導体基板１１１
に形成される反転層１２０に近づくにつれて、電子が流
れるＬＤＤ１１４（１１５）の断面積Ｓ（矢印で示す）
が小さくなり、ＬＤＤ１１４（１１５）の抵抗が大きく
なる。この抵抗成分を以下、広がり抵抗と呼ぶ。なお、
図７では、前記図６に示したサイドウォール１１８，１
１９の図示は省略した。
は、拡散層（ＬＤＤおよびソース・ドレイン）の抵抗、
コンタクトの抵抗、チャネルの抵抗などさまざまな成分
がある。図７に示すように、ＬＤＤ１１４（１１５）を
流れる電子は、ゲート電極１１３下の半導体基板１１１
に形成される反転層１２０に近づくにつれて、電子が流
れるＬＤＤ１１４（１１５）の断面積Ｓ（矢印で示す）
が小さくなり、ＬＤＤ１１４（１１５）の抵抗が大きく
なる。この抵抗成分を以下、広がり抵抗と呼ぶ。なお、
図７では、前記図６に示したサイドウォール１１８，１
１９の図示は省略した。
【０００５】
【発明が解決しようとする課題】上記広がり抵抗を小さ
くする一つの手段としては、ＬＤＤの深さを深さ方向に
深くして電子の流れる部分の断面積を大きくする方法が
ある。しかしながら、従来技術で用いるイオン注入によ
るＬＤＤの形成方法では、深さ方向に拡散領域を大きく
すると、それと同時にチャネル方向にも拡散領域が広が
り、実効チャネル長が短くなり、短チャネル効果が顕著
に現れて望ましくない。
くする一つの手段としては、ＬＤＤの深さを深さ方向に
深くして電子の流れる部分の断面積を大きくする方法が
ある。しかしながら、従来技術で用いるイオン注入によ
るＬＤＤの形成方法では、深さ方向に拡散領域を大きく
すると、それと同時にチャネル方向にも拡散領域が広が
り、実効チャネル長が短くなり、短チャネル効果が顕著
に現れて望ましくない。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた絶縁ゲート型トランジスタおよび
その製造方法である。
決するためになされた絶縁ゲート型トランジスタおよび
その製造方法である。
【０００７】絶縁ゲート型トランジスタは、ゲート長方
向に断面略台形形状の凸部を有する半導体基板と、凸部
の上面に形成したゲート絶縁膜と、その上に形成したゲ
ート電極と、凸部の傾斜部分に形成したＬＤＤと、ゲー
ト電極の両側における半導体基板にＬＤＤを介して形成
したソース・ドレインとを備えたものである。
向に断面略台形形状の凸部を有する半導体基板と、凸部
の上面に形成したゲート絶縁膜と、その上に形成したゲ
ート電極と、凸部の傾斜部分に形成したＬＤＤと、ゲー
ト電極の両側における半導体基板にＬＤＤを介して形成
したソース・ドレインとを備えたものである。
【０００８】上記絶縁ゲート型トランジスタでは、半導
体基板の表面側に断面略台形形状の凸部が形成され、そ
の凸部上にゲート電極等が形成されているとともに、凸
部の傾斜部分にＬＤＤが形成されていることから、凸部
の上部に形成される反転層近傍のＬＤＤの電子が流れる
部分の断面積は、従来型の平坦な半導体基板中に形成さ
れるＬＤＤよりも大きくなる。そのため、広がり抵抗は
小さくなる。また、ＬＤＤを形成する際のイオン注入の
エネルギーを大きくする必要もないので、チャネル方向
へのドーパント（不純物）の広がりは大きくならない。
そのため、短チャネル効果は問題とならない。
体基板の表面側に断面略台形形状の凸部が形成され、そ
の凸部上にゲート電極等が形成されているとともに、凸
部の傾斜部分にＬＤＤが形成されていることから、凸部
の上部に形成される反転層近傍のＬＤＤの電子が流れる
部分の断面積は、従来型の平坦な半導体基板中に形成さ
れるＬＤＤよりも大きくなる。そのため、広がり抵抗は
小さくなる。また、ＬＤＤを形成する際のイオン注入の
エネルギーを大きくする必要もないので、チャネル方向
へのドーパント（不純物）の広がりは大きくならない。
そのため、短チャネル効果は問題とならない。
【０００９】絶縁ゲート型トランジスタの製造方法は、
半導体基板上にゲート絶縁膜を介してゲート電極を形成
する工程の後に、ゲート電極下部の半導体基板を断面略
台形形状の凸部に形成する工程を行い、その後、ゲート
電極の両側における半導体基板にＬＤＤを形成する工
程、ゲート電極の両側における半導体基板にＬＤＤを介
してソース・ドレインを形成する工程を行う。
半導体基板上にゲート絶縁膜を介してゲート電極を形成
する工程の後に、ゲート電極下部の半導体基板を断面略
台形形状の凸部に形成する工程を行い、その後、ゲート
電極の両側における半導体基板にＬＤＤを形成する工
程、ゲート電極の両側における半導体基板にＬＤＤを介
してソース・ドレインを形成する工程を行う。
【００１０】上記絶縁ゲート型トランジスタの製造方法
では、半導体基板上にゲート絶縁膜を介してゲート電極
を形成した後に、半導体基板を、そのゲート電極下部を
上底とする断面略台形形状の凸部に形成し、その後、Ｌ
ＤＤ、ソース・ドレインを形成することから、ゲートが
半導体基板の断面略台形形状の凸部上面に形成され、Ｌ
ＤＤが凸部の傾斜部分に形成される。そのため、凸部の
上部に形成される反転層近傍のＬＤＤの電子が流れる部
分の断面積が、従来型の平坦な半導体基板中に形成され
るＬＤＤよりも大きくなるので、広がり抵抗は小さくな
る。また、ＬＤＤを形成する際のイオン注入のエネルギ
ーを大きくする必要もないので、ドーパント（不純物）
はチャネル方向の広がりが大きくならない。そのため、
短チャネル効果は問題とならない。
では、半導体基板上にゲート絶縁膜を介してゲート電極
を形成した後に、半導体基板を、そのゲート電極下部を
上底とする断面略台形形状の凸部に形成し、その後、Ｌ
ＤＤ、ソース・ドレインを形成することから、ゲートが
半導体基板の断面略台形形状の凸部上面に形成され、Ｌ
ＤＤが凸部の傾斜部分に形成される。そのため、凸部の
上部に形成される反転層近傍のＬＤＤの電子が流れる部
分の断面積が、従来型の平坦な半導体基板中に形成され
るＬＤＤよりも大きくなるので、広がり抵抗は小さくな
る。また、ＬＤＤを形成する際のイオン注入のエネルギ
ーを大きくする必要もないので、ドーパント（不純物）
はチャネル方向の広がりが大きくならない。そのため、
短チャネル効果は問題とならない。
【００１１】
【発明の実施の形態】本発明の絶縁ゲート型トランジス
タ（絶縁ゲート型電界効果トランジスタ）に係わる実施
の形態の一例を、図１の概略構成断面図によって説明す
る。
タ（絶縁ゲート型電界効果トランジスタ）に係わる実施
の形態の一例を、図１の概略構成断面図によって説明す
る。
【００１２】図１に示すように、半導体基板１１にはア
クティブ領域を電気的に分離する素子分離領域３１が形
成されている。この半導体基板１１のアクティブ領域の
表面側には断面略台形形状の凸部１２が形成されてい
る。上記凸部１２の上面にはゲート絶縁膜１３が形成さ
れ、さらにゲート絶縁膜１３上にはゲート電極１４が形
成されている。また、上記凸部１２の傾斜部分にはＬＤ
Ｄ１５，１６が形成されている。上記傾斜部分に形成さ
れているＬＤＤ１５，１６上で上記ゲート電極１４の側
部には絶縁性材料からなるサイドウォール１７，１８が
形成されている。さらに上記ゲート電極１４の両側にお
ける半導体基板１１の平坦部には上記凸部１２の傾斜部
分に形成した上記ＬＤＤ１５，１６を介してソース・ド
レイン１９，２０が形成されている。上記の如くに、絶
縁ゲート型トランジスタ（絶縁ゲート型電界効果トラン
ジスタ）１が形成されている。
クティブ領域を電気的に分離する素子分離領域３１が形
成されている。この半導体基板１１のアクティブ領域の
表面側には断面略台形形状の凸部１２が形成されてい
る。上記凸部１２の上面にはゲート絶縁膜１３が形成さ
れ、さらにゲート絶縁膜１３上にはゲート電極１４が形
成されている。また、上記凸部１２の傾斜部分にはＬＤ
Ｄ１５，１６が形成されている。上記傾斜部分に形成さ
れているＬＤＤ１５，１６上で上記ゲート電極１４の側
部には絶縁性材料からなるサイドウォール１７，１８が
形成されている。さらに上記ゲート電極１４の両側にお
ける半導体基板１１の平坦部には上記凸部１２の傾斜部
分に形成した上記ＬＤＤ１５，１６を介してソース・ド
レイン１９，２０が形成されている。上記の如くに、絶
縁ゲート型トランジスタ（絶縁ゲート型電界効果トラン
ジスタ）１が形成されている。
【００１３】上記絶縁ゲート型トランジスタ１では、半
導体基板１１の表面側に断面略台形形状の凸部１２が形
成され、その凸部１２上にゲート電極１４等が形成され
ているとともに、凸部１２の傾斜部分にＬＤＤ１５，１
６が形成されていることから、図２のＬＤＤ近傍の拡大
図を示すように、ゲート電極１４の下部における凸部１
２の上部に形成される反転層２１近傍のＬＤＤ１５（１
６）の電子が流れる部分の断面積Ｓ（矢印で示す）は、
従来型の平坦な半導体基板中に形成されるＬＤＤよりも
大きくなる。そのため、広がり抵抗（寄生抵抗）は小さ
くなる。また、ＬＤＤ１５（１６）を形成する際のイオ
ン注入のエネルギーを大きくする必要もないので、チャ
ネル方向へのドーパント（不純物）の広がりは大きくな
らない。そのため、短チャネル効果は問題とならない。
このように短チャネル効果が問題とならないので、半導
体基板１１の不純物濃度を高濃度化する必要がない。よ
って、ソース・ドレイン１９（２０）の半導体基板１１
との接合容量を小さくすることができる。なお、図２で
は、前記図１に示したサイドウォール１７，１８の図示
は省略した。
導体基板１１の表面側に断面略台形形状の凸部１２が形
成され、その凸部１２上にゲート電極１４等が形成され
ているとともに、凸部１２の傾斜部分にＬＤＤ１５，１
６が形成されていることから、図２のＬＤＤ近傍の拡大
図を示すように、ゲート電極１４の下部における凸部１
２の上部に形成される反転層２１近傍のＬＤＤ１５（１
６）の電子が流れる部分の断面積Ｓ（矢印で示す）は、
従来型の平坦な半導体基板中に形成されるＬＤＤよりも
大きくなる。そのため、広がり抵抗（寄生抵抗）は小さ
くなる。また、ＬＤＤ１５（１６）を形成する際のイオ
ン注入のエネルギーを大きくする必要もないので、チャ
ネル方向へのドーパント（不純物）の広がりは大きくな
らない。そのため、短チャネル効果は問題とならない。
このように短チャネル効果が問題とならないので、半導
体基板１１の不純物濃度を高濃度化する必要がない。よ
って、ソース・ドレイン１９（２０）の半導体基板１１
との接合容量を小さくすることができる。なお、図２で
は、前記図１に示したサイドウォール１７，１８の図示
は省略した。
【００１４】従来の絶縁ゲート型トランジスタでは、短
チャネル効果を抑制するために、絶縁ゲート型トランジ
スタの基板の不純物濃度が高濃度化し、そのため拡散層
での容量が大きくなってきているが、上記図１によって
説明したトランジスタ構造では、ＬＤＤ１５，１６がチ
ャネル表面（凸部１２の表面）よりも下部に形成される
ことにより、チャネルが形成される高濃度領域よりも下
部に拡散層（ＬＤＤ１５，１６およびソース・ドレイン
１９，２０）と半導体基板１１との接合が形成される。
それによって、接合容量の増加が抑制される。
チャネル効果を抑制するために、絶縁ゲート型トランジ
スタの基板の不純物濃度が高濃度化し、そのため拡散層
での容量が大きくなってきているが、上記図１によって
説明したトランジスタ構造では、ＬＤＤ１５，１６がチ
ャネル表面（凸部１２の表面）よりも下部に形成される
ことにより、チャネルが形成される高濃度領域よりも下
部に拡散層（ＬＤＤ１５，１６およびソース・ドレイン
１９，２０）と半導体基板１１との接合が形成される。
それによって、接合容量の増加が抑制される。
【００１５】次に本発明の電界効果トランジスタの製造
方法に係わる実施の形態の一例を、図３の製造工程断面
図によって説明する。図３では、前記図１によって説明
した構成部品と同様のものには同一符号を付与する。
方法に係わる実施の形態の一例を、図３の製造工程断面
図によって説明する。図３では、前記図１によって説明
した構成部品と同様のものには同一符号を付与する。
【００１６】図３の（１）に示すように、通常のトレン
チ素子分離技術により、半導体基板１１に素子分離領域
３１を形成する。この半導体基板１１には、例えばシリ
コン基板を用い、上記素子分離領域３１は、例えば酸化
シリコンで形成する。
チ素子分離技術により、半導体基板１１に素子分離領域
３１を形成する。この半導体基板１１には、例えばシリ
コン基板を用い、上記素子分離領域３１は、例えば酸化
シリコンで形成する。
【００１７】次いで図３の（２）に示すように、イオン
注入法により、半導体基板１１に不純物を導入した後、
この半導体基板１１上にゲート絶縁膜１３、ゲート電極
を形成するためのゲート電極層５１を形成する。上記ゲ
ート絶縁膜１３は、例えば酸化シリコン膜で形成し、上
記ゲート電極層５１は、例えばポリシリコンで形成す
る。その後、レジスト塗布およびリソグラフィー技術に
より上記ゲート電極層５１上にゲート電極を形成するた
めのマスクとなるレジストパターン５２を形成する。
注入法により、半導体基板１１に不純物を導入した後、
この半導体基板１１上にゲート絶縁膜１３、ゲート電極
を形成するためのゲート電極層５１を形成する。上記ゲ
ート絶縁膜１３は、例えば酸化シリコン膜で形成し、上
記ゲート電極層５１は、例えばポリシリコンで形成す
る。その後、レジスト塗布およびリソグラフィー技術に
より上記ゲート電極層５１上にゲート電極を形成するた
めのマスクとなるレジストパターン５２を形成する。
【００１８】続いて上記ゲート電極層５１を異方性エッ
チングして、図３の（３）に示すように、ゲート電極層
５１からなるゲート電極１４を形成する。その際にゲー
ト絶縁膜１３もエッチングし、半導体基板１１の表面を
露出させる。さらに図３の（４）に示すように、反応性
イオンエッチングにより、深さｔだけ半導体基板１１を
いわゆるテーパエッチングする。その結果、ゲート電極
１４の下部の半導体基板１１は断面略台形形状の凸部１
２に形成されるとともに、半導体基板１１の平坦部と素
子分離領域３１の上面との段差Ｔは大きくなる。また台
形形状の凸部１２の底角θは９０°以下の有限の値であ
ればよく、一例としては３０°≦θ≦６０°の範囲で設
定される。また凸部１２の高さｔも有限の値であればよ
く、その値はその後に形成されるＬＤＤの形成条件等に
より決定される。
チングして、図３の（３）に示すように、ゲート電極層
５１からなるゲート電極１４を形成する。その際にゲー
ト絶縁膜１３もエッチングし、半導体基板１１の表面を
露出させる。さらに図３の（４）に示すように、反応性
イオンエッチングにより、深さｔだけ半導体基板１１を
いわゆるテーパエッチングする。その結果、ゲート電極
１４の下部の半導体基板１１は断面略台形形状の凸部１
２に形成されるとともに、半導体基板１１の平坦部と素
子分離領域３１の上面との段差Ｔは大きくなる。また台
形形状の凸部１２の底角θは９０°以下の有限の値であ
ればよく、一例としては３０°≦θ≦６０°の範囲で設
定される。また凸部１２の高さｔも有限の値であればよ
く、その値はその後に形成されるＬＤＤの形成条件等に
より決定される。
【００１９】その後、上記レジストパターン５２を除去
する。次いで図３（５）に示すように、イオン注入法に
より、ゲート電極１４の両側の上記凸部１２の傾斜部分
を含む半導体基板１１に不純物を導入してＬＤＤ１５，
１６を形成する。このときのイオン注入条件としては、
ｎＭＯＳトランジスタのＬＤＤを形成する場合には、不
純物にヒ素イオンを用い、一例として、打ち込みエネル
ギーを１０ｋｅＶ、ドーズ量を４×１０14個／ｃｍ2 に
設定する。またｐＭＯＳトランジスタのＬＤＤを形成す
る場合には、不純物に二フッ化ホウ素イオンを用い、一
例として、打ち込みエネルギーを１０ｋｅＶ、ドーズ量
を４×１０14個／ｃｍ2 に設定する。なお、上記に示し
たイオン注入条件は一例であって、要求されるトランジ
スタ特性に合わせて適宜設定する。
する。次いで図３（５）に示すように、イオン注入法に
より、ゲート電極１４の両側の上記凸部１２の傾斜部分
を含む半導体基板１１に不純物を導入してＬＤＤ１５，
１６を形成する。このときのイオン注入条件としては、
ｎＭＯＳトランジスタのＬＤＤを形成する場合には、不
純物にヒ素イオンを用い、一例として、打ち込みエネル
ギーを１０ｋｅＶ、ドーズ量を４×１０14個／ｃｍ2 に
設定する。またｐＭＯＳトランジスタのＬＤＤを形成す
る場合には、不純物に二フッ化ホウ素イオンを用い、一
例として、打ち込みエネルギーを１０ｋｅＶ、ドーズ量
を４×１０14個／ｃｍ2 に設定する。なお、上記に示し
たイオン注入条件は一例であって、要求されるトランジ
スタ特性に合わせて適宜設定する。
【００２０】その後図３の（６）に示すように、ゲート
電極１４の両側にサイドウォール１７，１８を形成し、
さらにサイドウォール１７，１８およびゲート電極１４
をマスクに用いたイオン注入法により、上記ゲート電極
１４の両側における半導体基板１１に、上記ＬＤＤ１
５，１６の一部を介してソース・ドレイン１９，２０を
形成する。なお、上記サイドウォール１７，１８を形成
した際に、素子分離領域３１の側壁にもサイドウォール
（符号省略）が形成される。その後、活性化熱処理を行
って、ソース・ドレイン１９，２０を活性化して、絶縁
ゲート型トランジスタ１が完成する。
電極１４の両側にサイドウォール１７，１８を形成し、
さらにサイドウォール１７，１８およびゲート電極１４
をマスクに用いたイオン注入法により、上記ゲート電極
１４の両側における半導体基板１１に、上記ＬＤＤ１
５，１６の一部を介してソース・ドレイン１９，２０を
形成する。なお、上記サイドウォール１７，１８を形成
した際に、素子分離領域３１の側壁にもサイドウォール
（符号省略）が形成される。その後、活性化熱処理を行
って、ソース・ドレイン１９，２０を活性化して、絶縁
ゲート型トランジスタ１が完成する。
【００２１】上記説明した形成方法は一例であって、上
記図３によって説明したゲート下部を上底とした断面略
台形形状の凸部１２を有するトランジスタ構造であれば
よい。
記図３によって説明したゲート下部を上底とした断面略
台形形状の凸部１２を有するトランジスタ構造であれば
よい。
【００２２】上記絶縁ゲート型トランジスタ１の製造方
法では、半導体基板１１上にゲート絶縁膜１３を介して
ゲート電極１４を形成した後に、そのゲート電極１４の
下部の半導体基板１１を断面略台形形状の凸部１２に形
成し、その後、ＬＤＤ１５，１６、ソース・ドレイン１
９，２０を形成することから、ゲートが半導体基板１１
の断面略台形形状の凸部１２の上面に形成され、ＬＤＤ
１５，１６が凸部１２の傾斜部分に形成される。そのた
め、凸部１２の上部に形成される反転層近傍のＬＤＤ１
５，１６の電子が流れる部分の断面積が、従来型の平坦
な半導体基板中に形成されるＬＤＤよりも大きくなるの
で、広がり抵抗は小さくなる。また、ＬＤＤ１５，１６
を形成する際のイオン注入のエネルギーを大きくする必
要もないので、ドーパント（不純物）はチャネル方向の
広がりは大きくならない。そのため、短チャネル効果は
問題とならない。
法では、半導体基板１１上にゲート絶縁膜１３を介して
ゲート電極１４を形成した後に、そのゲート電極１４の
下部の半導体基板１１を断面略台形形状の凸部１２に形
成し、その後、ＬＤＤ１５，１６、ソース・ドレイン１
９，２０を形成することから、ゲートが半導体基板１１
の断面略台形形状の凸部１２の上面に形成され、ＬＤＤ
１５，１６が凸部１２の傾斜部分に形成される。そのた
め、凸部１２の上部に形成される反転層近傍のＬＤＤ１
５，１６の電子が流れる部分の断面積が、従来型の平坦
な半導体基板中に形成されるＬＤＤよりも大きくなるの
で、広がり抵抗は小さくなる。また、ＬＤＤ１５，１６
を形成する際のイオン注入のエネルギーを大きくする必
要もないので、ドーパント（不純物）はチャネル方向の
広がりは大きくならない。そのため、短チャネル効果は
問題とならない。
【００２３】また、従来構造のトランジスタの製造方法
では、短チャネル効果を抑制するために、ＭＯＳトラン
ジスタが形成される半導体基板の不純物濃度を高濃度化
している。そのため拡散層での容量が大きくなってきて
いる。一方、本発明の絶縁ゲート型トランジスタ１の構
造では、ソース・ドレイン１９，２０がチャネル表面よ
りも下部に形成されることにより、高濃度領域よりも下
部にソース・ドレイン１９，２０と半導体基板１１との
接合が形成される。そのため、接合容量の増加を抑制す
ることが可能になる。
では、短チャネル効果を抑制するために、ＭＯＳトラン
ジスタが形成される半導体基板の不純物濃度を高濃度化
している。そのため拡散層での容量が大きくなってきて
いる。一方、本発明の絶縁ゲート型トランジスタ１の構
造では、ソース・ドレイン１９，２０がチャネル表面よ
りも下部に形成されることにより、高濃度領域よりも下
部にソース・ドレイン１９，２０と半導体基板１１との
接合が形成される。そのため、接合容量の増加を抑制す
ることが可能になる。
【００２４】また、従来構造のトランジスタの製造方法
では、上記図３によって説明した製造方法のように半導
体基板をエッチングしていないため、図４に示すよう
に、サイドウォールを形成するときなどに素子分離領域
３１がエッチングされて、半導体基板１１の素子分離領
域３１側が露出する。そのような状態でソース・ドレイ
ン１９（２０）表面にシリサイド層４１を形成すると、
そのシリサイド層４１は半導体基板１１の素子分離領域
３１側に回り込む状態に形成される。その結果、シリサ
イド層４１の端部と接合〔半導体基板１１とソース・ド
レイン１９（２０）との接合〕との距離が短くなり、接
合リークが増加するという課題が生じる。
では、上記図３によって説明した製造方法のように半導
体基板をエッチングしていないため、図４に示すよう
に、サイドウォールを形成するときなどに素子分離領域
３１がエッチングされて、半導体基板１１の素子分離領
域３１側が露出する。そのような状態でソース・ドレイ
ン１９（２０）表面にシリサイド層４１を形成すると、
そのシリサイド層４１は半導体基板１１の素子分離領域
３１側に回り込む状態に形成される。その結果、シリサ
イド層４１の端部と接合〔半導体基板１１とソース・ド
レイン１９（２０）との接合〕との距離が短くなり、接
合リークが増加するという課題が生じる。
【００２５】一方、上記図３によって説明した本発明の
製造方法では、サイドウォール１７，１８を形成する際
のエッチング等により素子分離領域３１の上部もエッチ
ングされるが、前記図３の（４）に示したように、凸部
１２を形成するために半導体基板１１をエッチングして
いる。それにより、図５に示すように、素子分離領域３
１は半導体基板１１のソース・ドレイン１９（２０）が
形成される領域よりも高く形成される。そのため、ソー
ス・ドレイン１９（２０）等の表層をシリサイド化する
際に問題となる半導体基板１１の素子分離領域３１側が
露出することはない。したがって、ソース・ドレイン１
９（２０）上にシリサイド層４１を形成しても、シリサ
イド層４１の端部と半導体基板１１とが十分な距離に保
たれるので、シリサイド層４１により接合リークを生じ
ることはない。
製造方法では、サイドウォール１７，１８を形成する際
のエッチング等により素子分離領域３１の上部もエッチ
ングされるが、前記図３の（４）に示したように、凸部
１２を形成するために半導体基板１１をエッチングして
いる。それにより、図５に示すように、素子分離領域３
１は半導体基板１１のソース・ドレイン１９（２０）が
形成される領域よりも高く形成される。そのため、ソー
ス・ドレイン１９（２０）等の表層をシリサイド化する
際に問題となる半導体基板１１の素子分離領域３１側が
露出することはない。したがって、ソース・ドレイン１
９（２０）上にシリサイド層４１を形成しても、シリサ
イド層４１の端部と半導体基板１１とが十分な距離に保
たれるので、シリサイド層４１により接合リークを生じ
ることはない。
【００２６】
【発明の効果】以上、説明したように本発明の絶縁ゲー
ト型トランジスタによれば、半導体基板に断面略台形形
状の凸部が形成されていて、その凸部上にゲートが形成
され、凸部の傾斜部分にＬＤＤが形成されているので、
凸部の上部に形成される反転層近傍におけるＬＤＤの電
子が流れる部分の断面積は、従来のＬＤＤ構造のトラン
ジスタよりも大きくなる。そのため、広がり抵抗（寄生
抵抗）は小さくなる。しかも、ＬＤＤのチャネル方向へ
の広がりが少ないため、短チャネル効果が問題とならな
いので、半導体基板の不純物濃度を高濃度化する必要が
ない。よって、ソース・ドレインの接合容量を小さくす
ることができる。
ト型トランジスタによれば、半導体基板に断面略台形形
状の凸部が形成されていて、その凸部上にゲートが形成
され、凸部の傾斜部分にＬＤＤが形成されているので、
凸部の上部に形成される反転層近傍におけるＬＤＤの電
子が流れる部分の断面積は、従来のＬＤＤ構造のトラン
ジスタよりも大きくなる。そのため、広がり抵抗（寄生
抵抗）は小さくなる。しかも、ＬＤＤのチャネル方向へ
の広がりが少ないため、短チャネル効果が問題とならな
いので、半導体基板の不純物濃度を高濃度化する必要が
ない。よって、ソース・ドレインの接合容量を小さくす
ることができる。
【００２７】本発明の絶縁ゲート型トランジスタの製造
方法によれば、ゲート電極下部の半導体基板を断面略台
形形状の凸部に形成した後、ＬＤＤを形成するので、ゲ
ートを凸部上面に形成することができ、ＬＤＤを凸部の
傾斜部分に形成することができる。そのため、凸部の上
部に形成される反転層近傍のＬＤＤの電子が流れる部分
の断面積が、従来型の平坦な半導体基板中に形成される
ＬＤＤよりも大きくなるので、広がり抵抗（寄生抵抗）
を小さくすることができる。また、ＬＤＤを形成する際
のイオン注入のエネルギーを大きくする必要もないの
で、ＬＤＤを形成するドーパント（不純物）はチャネル
方向の広がりが大きくならない。そのため、短チャネル
効果は問題とならないので、半導体基板の不純物濃度を
高濃度化する必要がない。よって、反転層との界面での
ＬＤＤを深くすることにより、寄生抵抗を小さくでき
る。このように、短チャネル効果を増長することなく寄
生抵抗を小さくでき、ソース・ドレインの接合容量も小
さくすることができる。
方法によれば、ゲート電極下部の半導体基板を断面略台
形形状の凸部に形成した後、ＬＤＤを形成するので、ゲ
ートを凸部上面に形成することができ、ＬＤＤを凸部の
傾斜部分に形成することができる。そのため、凸部の上
部に形成される反転層近傍のＬＤＤの電子が流れる部分
の断面積が、従来型の平坦な半導体基板中に形成される
ＬＤＤよりも大きくなるので、広がり抵抗（寄生抵抗）
を小さくすることができる。また、ＬＤＤを形成する際
のイオン注入のエネルギーを大きくする必要もないの
で、ＬＤＤを形成するドーパント（不純物）はチャネル
方向の広がりが大きくならない。そのため、短チャネル
効果は問題とならないので、半導体基板の不純物濃度を
高濃度化する必要がない。よって、反転層との界面での
ＬＤＤを深くすることにより、寄生抵抗を小さくでき
る。このように、短チャネル効果を増長することなく寄
生抵抗を小さくでき、ソース・ドレインの接合容量も小
さくすることができる。
【図１】本発明の絶縁ゲート型トランジスタに係わる実
施の形態の概略構成断面図である。
施の形態の概略構成断面図である。
【図２】図１に示した絶縁ゲート型トランジスタに係わ
る要部断面図である。
る要部断面図である。
【図３】本発明の絶縁ゲート型トランジスタの製造方法
に係わる実施の形態の製造工程断面図である。
に係わる実施の形態の製造工程断面図である。
【図４】従来の絶縁ゲート型トランジスタの製造方法に
係わる課題を説明する概略構成断面図である。
係わる課題を説明する概略構成断面図である。
【図５】本発明の絶縁ゲート型トランジスタの製造方法
に係わる一効果を説明する概略構成断面図である。
に係わる一効果を説明する概略構成断面図である。
【図６】従来の絶縁ゲート型トランジスタを説明する概
略構成断面図である。
略構成断面図である。
【図７】従来の絶縁ゲート型トランジスタの課題を説明
する要部断面図である。
する要部断面図である。
１…絶縁ゲート型トランジスタ、１１…半導体基板、１
２…凸部、１３…ゲート絶縁膜、１４…ゲート電極、１
５，１６…ＬＤＤ、１９，２０…ソース・ドレイン
２…凸部、１３…ゲート絶縁膜、１４…ゲート電極、１
５，１６…ＬＤＤ、１９，２０…ソース・ドレイン
Claims (5)
- 【請求項１】 ゲート長方向に断面略台形形状を有する
凸部が形成された半導体基板と、 前記凸部の上面に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、 前記ゲート電極の両側における前記凸部の傾斜部分に形
成されたＬＤＤと、 前記ゲート電極の両側における前記半導体基板に前記Ｌ
ＤＤを介して形成されたソース・ドレインとを備えたこ
とを特徴とする絶縁ゲート型トランジスタ。 - 【請求項２】 半導体基板上にゲート絶縁膜を介してゲ
ート電極を形成する工程と、 前記ゲート電極の両側における前記半導体基板にＬＤＤ
を形成する工程と、 前記ゲート電極の両側における前記半導体基板に前記Ｌ
ＤＤを介してソース・ドレインを形成する工程とを備え
た絶縁ゲート型トランジスタの製造方法において、 前記ゲート電極を形成する工程の後で、前記ＬＤＤを形
成する工程の前に、前記半導体基板を、前記ゲート電極
下部を上底としかつゲート長方向に断面略台形形状を有
する凸部に形成する工程を備えたことを特徴とする絶縁
ゲート型トランジスタの製造方法。 - 【請求項３】 請求項２記載の絶縁ゲート型トランジス
タの製造方法において、 半導体基板をエッチングすることにより前記凸部を形成
することを特徴とする絶縁ゲート型トランジスタの製造
方法。 - 【請求項４】 請求項２記載の絶縁ゲート型トランジス
タの製造方法において、 前記ゲート電極の両側における前記凸部の傾斜部分に前
記ＬＤＤを形成することを特徴とする絶縁ゲート型トラ
ンジスタの製造方法。 - 【請求項５】 請求項３記載の絶縁ゲート型トランジス
タの製造方法において、 前記ゲート電極の両側における前記凸部の傾斜部分に前
記ＬＤＤを形成することを特徴とする絶縁ゲート型トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14066398A JPH11340453A (ja) | 1998-05-22 | 1998-05-22 | 絶縁ゲート型トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14066398A JPH11340453A (ja) | 1998-05-22 | 1998-05-22 | 絶縁ゲート型トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340453A true JPH11340453A (ja) | 1999-12-10 |
Family
ID=15273879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14066398A Pending JPH11340453A (ja) | 1998-05-22 | 1998-05-22 | 絶縁ゲート型トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340453A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100943133B1 (ko) * | 2007-03-20 | 2010-02-18 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 및 그 형성 방법 |
| JP2023043244A (ja) * | 2021-09-16 | 2023-03-29 | 合肥晶合集成電路股▲ふん▼有限公司 | 半導体デバイス及び半導体デバイスの製造方法 |
-
1998
- 1998-05-22 JP JP14066398A patent/JPH11340453A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100943133B1 (ko) * | 2007-03-20 | 2010-02-18 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 및 그 형성 방법 |
| JP2023043244A (ja) * | 2021-09-16 | 2023-03-29 | 合肥晶合集成電路股▲ふん▼有限公司 | 半導体デバイス及び半導体デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049492B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR100223846B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2897004B2 (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| JP2513402B2 (ja) | 半導体装置の構造及び製造方法 | |
| JPH09181307A (ja) | 半導体装置及びその製造方法 | |
| US5952700A (en) | MOSFET device with unsymmetrical LDD region | |
| US20090179274A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
| JPS6344770A (ja) | 電界効果型トランジスタの製造方法 | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| US6261912B1 (en) | Method of fabricating a transistor | |
| JPH1187704A (ja) | 半導体装置およびその製造方法 | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH11340453A (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
| JP3036964B2 (ja) | 半導体装置の製造方法 | |
| JPH0818042A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| KR20020002012A (ko) | 트랜지스터 및 그 제조 방법 | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100329749B1 (ko) | 반도체소자의코발트실리사이드막을이용한모스트랜지스터형성방법 | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100898257B1 (ko) | 반도체 소자의 제조방법 | |
| US20020089021A1 (en) | Semiconductor device with an anti-doped region | |
| JPH11307766A (ja) | 半導体装置およびその製造方法 | |
| JPH10261795A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |