JPH09181307A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09181307A JPH09181307A JP7336277A JP33627795A JPH09181307A JP H09181307 A JPH09181307 A JP H09181307A JP 7336277 A JP7336277 A JP 7336277A JP 33627795 A JP33627795 A JP 33627795A JP H09181307 A JPH09181307 A JP H09181307A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- drain
- conductivity type
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 239000000969 carrier Substances 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 230000000873 masking effect Effects 0.000 abstract 3
- 239000000758 substrate Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 ポケット層を有するＬＤＤ型のＭＯＳトラン
ジスタは短チャネル効果を抑制する上で有効であるが、
ソース側に存在するポケット層により電流能力が低下さ
れる。 【解決手段】 低濃度層５と高濃度層８を有するＬＤＤ
型のＭＯＳトランジスタにおいて、ドレイン側にのみポ
ケット層６を設ける。このドレイン側のポケット層６に
より短チャネル効果を抑えつつホットキャリアも抑制す
ることができ、その一方でソース側にはポケット層が存
在していないため電流能力を向上することができる。
ジスタは短チャネル効果を抑制する上で有効であるが、
ソース側に存在するポケット層により電流能力が低下さ
れる。 【解決手段】 低濃度層５と高濃度層８を有するＬＤＤ
型のＭＯＳトランジスタにおいて、ドレイン側にのみポ
ケット層６を設ける。このドレイン側のポケット層６に
より短チャネル効果を抑えつつホットキャリアも抑制す
ることができ、その一方でソース側にはポケット層が存
在していないため電流能力を向上することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にポケット層を持つ改良型ＬＤＤ構造のＭ
ＯＳ型半導体装置とその製造方法に関する。
法に関し、特にポケット層を持つ改良型ＬＤＤ構造のＭ
ＯＳ型半導体装置とその製造方法に関する。
【０００２】
【従来の技術】ソース・ドレイン層とゲートとの間に低
濃度層を有するＬＤＤ（Lightly Doped Drain ）構造を
有するＭＯＳトランジスタにおいては、短チャネル効果
の抑制を目的としてポケット層をもつ改良型ＬＤＤ構造
が提案されている。例えば、図８（ａ）のＭＯＳトラン
ジスタでは、Ｐ型シリコン基板２１上にフィールド酸化
膜２２、ゲート酸化膜２３、ポリシリコンのゲート電極
２４が形成されており、このゲート電極２４をマスクと
して基板内にＮ型不純物が拡散されてＬＤＤ構造の低濃
度拡散層領域２５が形成され、同様にゲート電極２４を
マスクとしてＰ型不純物がイオン注入されてポケット層
２６が形成されている。また、ＣＶＤ法によりシリコン
酸化膜を堆積して反応性イオンエッチングによりエッチ
バックされることでゲート電極２４の側壁にサイドウォ
ールスペーサ２７が形成され、このサイドウォールスペ
ーサ２７をマスクとしてＮ型不純物がイオン注入されソ
ース・ドレインの高濃度拡散層領域２８が形成される。
このような構造では、ポケット注入層によりドレイン電
界の影響を軽減できるため短チャネル効果を抑制するこ
とができる。
濃度層を有するＬＤＤ（Lightly Doped Drain ）構造を
有するＭＯＳトランジスタにおいては、短チャネル効果
の抑制を目的としてポケット層をもつ改良型ＬＤＤ構造
が提案されている。例えば、図８（ａ）のＭＯＳトラン
ジスタでは、Ｐ型シリコン基板２１上にフィールド酸化
膜２２、ゲート酸化膜２３、ポリシリコンのゲート電極
２４が形成されており、このゲート電極２４をマスクと
して基板内にＮ型不純物が拡散されてＬＤＤ構造の低濃
度拡散層領域２５が形成され、同様にゲート電極２４を
マスクとしてＰ型不純物がイオン注入されてポケット層
２６が形成されている。また、ＣＶＤ法によりシリコン
酸化膜を堆積して反応性イオンエッチングによりエッチ
バックされることでゲート電極２４の側壁にサイドウォ
ールスペーサ２７が形成され、このサイドウォールスペ
ーサ２７をマスクとしてＮ型不純物がイオン注入されソ
ース・ドレインの高濃度拡散層領域２８が形成される。
このような構造では、ポケット注入層によりドレイン電
界の影響を軽減できるため短チャネル効果を抑制するこ
とができる。
【０００３】また、これに近いＭＯＳトランジスタとし
て、例えば特開平５−２６７３３１号公報では、図８
（ｂ）に示すように、Ｐ型シリコン基板２１上にフィー
ルド酸化膜２２とゲート酸化膜２３及びポリシリコンの
ゲート電極２４を形成し、このゲート電極２４をマスク
としてＮ型不純物をイオン注入しソース・ドレインの低
濃度拡散層領域３１を形成し、さらに、熱酸化膜をゲー
ト電極とソース・ドレインの表面に形成し、これをマス
クとしてＮ型不純物をイオン注入し、ソース・ドレイン
の高濃度拡散層領域３２を形成する。そして、熱酸化膜
をＨＦ溶液により除去したのちゲート電極をマスクとし
てＰ型不純物をイオン注入しポケット層３３を形成して
いる。この技術はエッチングバックによらない方法で製
造することに特徴がある。
て、例えば特開平５−２６７３３１号公報では、図８
（ｂ）に示すように、Ｐ型シリコン基板２１上にフィー
ルド酸化膜２２とゲート酸化膜２３及びポリシリコンの
ゲート電極２４を形成し、このゲート電極２４をマスク
としてＮ型不純物をイオン注入しソース・ドレインの低
濃度拡散層領域３１を形成し、さらに、熱酸化膜をゲー
ト電極とソース・ドレインの表面に形成し、これをマス
クとしてＮ型不純物をイオン注入し、ソース・ドレイン
の高濃度拡散層領域３２を形成する。そして、熱酸化膜
をＨＦ溶液により除去したのちゲート電極をマスクとし
てＰ型不純物をイオン注入しポケット層３３を形成して
いる。この技術はエッチングバックによらない方法で製
造することに特徴がある。
【０００４】さらに、別のＭＯＳトランジスタとして、
積層ゲート型不揮発性メモリセルの例であるが、特開平
４−２１１１７８号公報では、図９（ａ）のようにＰ型
シリコン基板２１にフィールド酸化膜２２、第１ゲート
酸化膜３５、浮遊ゲート電極３６、第２ゲート酸化膜３
７、制御ゲート電極３８をパターニングした後、これら
ゲートをマスクとしてＰ型不純物をシリコン基板の垂直
方向に対して８度以上の角度で傾斜した方向からイオン
注入してポケット層３９を形成する。次いで、ゲートを
マスクとしてシリコン基板の表面に対して垂直方向から
Ｎ型不純物をイオン注入し、ソース・ドレインの高濃度
拡散層領域４０を形成する。この技術は、ドレイン近傍
の電界強度を増やしてホットエレクトロンの発生量を増
大することでメモリセルへの書き込み効率を上げること
を目的としているが、ポケット層３９を熱処理等でゲー
トの下に押し込む際の不安定性を避けるために、イオン
注入に角度を持たせていることに特徴がある。
積層ゲート型不揮発性メモリセルの例であるが、特開平
４−２１１１７８号公報では、図９（ａ）のようにＰ型
シリコン基板２１にフィールド酸化膜２２、第１ゲート
酸化膜３５、浮遊ゲート電極３６、第２ゲート酸化膜３
７、制御ゲート電極３８をパターニングした後、これら
ゲートをマスクとしてＰ型不純物をシリコン基板の垂直
方向に対して８度以上の角度で傾斜した方向からイオン
注入してポケット層３９を形成する。次いで、ゲートを
マスクとしてシリコン基板の表面に対して垂直方向から
Ｎ型不純物をイオン注入し、ソース・ドレインの高濃度
拡散層領域４０を形成する。この技術は、ドレイン近傍
の電界強度を増やしてホットエレクトロンの発生量を増
大することでメモリセルへの書き込み効率を上げること
を目的としているが、ポケット層３９を熱処理等でゲー
トの下に押し込む際の不安定性を避けるために、イオン
注入に角度を持たせていることに特徴がある。
【０００５】
【発明が解決しようとする課題】しかし、図８（ａ）お
よび（ｂ）の構造では、ソース側にもドレイン側と同じ
くポケット層が設けられているため、チャネル抵抗が増
加してトランジスタの電流能力が低下されるという問題
がある。また、図９（ａ）の構造は、ＬＤＤ構造を形成
することについては何も触れられておらず、またその製
造方法をみるとホットエレクトロンの発生量を増大する
のが目的とされており、ＬＤＤトランジスタの本来の目
的、つまりホットキャリアの発生を抑制することとは反
対のことを行っている。
よび（ｂ）の構造では、ソース側にもドレイン側と同じ
くポケット層が設けられているため、チャネル抵抗が増
加してトランジスタの電流能力が低下されるという問題
がある。また、図９（ａ）の構造は、ＬＤＤ構造を形成
することについては何も触れられておらず、またその製
造方法をみるとホットエレクトロンの発生量を増大する
のが目的とされており、ＬＤＤトランジスタの本来の目
的、つまりホットキャリアの発生を抑制することとは反
対のことを行っている。
【０００６】前記した電流能力の低下を防止するために
は、例えば図９（ｂ）に示すような改良型ＬＤＤ構造を
もつＭＯＳトランジスタがあげられる。このＭＯＳトラ
ンジスタは、シリコン基板２１にフィールド酸化膜２
２、ゲート酸化膜２３、ゲート電極２４を形成後、この
ゲート電極をマスクとしてＮ型不純物をイオン注入して
ソース・ドレインの低濃度拡散層４１を形成する。そし
て、ドレイン側を覆うようにレジストパターンを形成し
てソース側のみに比較的高濃度のＮ型不純物をイオン注
入しＮ型拡散層領域４２を形成する。さらに、ＣＶＤ法
によりシリコン酸化膜を堆積して反応性イオンエッチン
グによりエッチングバックを行い、ゲートポリシリコン
側壁にサイドウォールスペーサを形成する。続いて、こ
のサイドウォールスペーサをマスクとしてＮ型不純物を
イオン注入しソース・ドレインの高濃度拡散層領域４３
を形成する。この技術では、ソース側がドレイン側に比
べて比較的高濃度のため、チャネル抵抗が下がることに
特徴がある。
は、例えば図９（ｂ）に示すような改良型ＬＤＤ構造を
もつＭＯＳトランジスタがあげられる。このＭＯＳトラ
ンジスタは、シリコン基板２１にフィールド酸化膜２
２、ゲート酸化膜２３、ゲート電極２４を形成後、この
ゲート電極をマスクとしてＮ型不純物をイオン注入して
ソース・ドレインの低濃度拡散層４１を形成する。そし
て、ドレイン側を覆うようにレジストパターンを形成し
てソース側のみに比較的高濃度のＮ型不純物をイオン注
入しＮ型拡散層領域４２を形成する。さらに、ＣＶＤ法
によりシリコン酸化膜を堆積して反応性イオンエッチン
グによりエッチングバックを行い、ゲートポリシリコン
側壁にサイドウォールスペーサを形成する。続いて、こ
のサイドウォールスペーサをマスクとしてＮ型不純物を
イオン注入しソース・ドレインの高濃度拡散層領域４３
を形成する。この技術では、ソース側がドレイン側に比
べて比較的高濃度のため、チャネル抵抗が下がることに
特徴がある。
【０００７】この構造においては、ソース側の濃度がド
レイン側に比べて濃いため、チャネル抵抗が減少し、ト
ランジスタの電流能力が上げられるが、ソース領域に及
ぼすドレイン電界の影響が大きくなり、チャネル長が短
くなるにつれてパンチスルーし易くなる。
レイン側に比べて濃いため、チャネル抵抗が減少し、ト
ランジスタの電流能力が上げられるが、ソース領域に及
ぼすドレイン電界の影響が大きくなり、チャネル長が短
くなるにつれてパンチスルーし易くなる。
【０００８】本発明の目的は、電流能力を下げることな
く、かつ短チャネル効果を抑えつつホットキャリアを抑
制することができるＬＤＤ構造のＭＯＳトランジスタを
備える半導体装置とその製造方法を提供することにあ
る。
く、かつ短チャネル効果を抑えつつホットキャリアを抑
制することができるＬＤＤ構造のＭＯＳトランジスタを
備える半導体装置とその製造方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
ＬＤＤ構造のＭＯＳトランジスタにおいて、ドレイン領
域側にのみＬＤＤ層に近接してポケット層を備えること
を特徴としている。このポケット層はＬＤＤ層の直下に
形成され、さらにその少なくとも一部がＬＤＤ層とチャ
ネル領域との間に介在されることが好ましい。
ＬＤＤ構造のＭＯＳトランジスタにおいて、ドレイン領
域側にのみＬＤＤ層に近接してポケット層を備えること
を特徴としている。このポケット層はＬＤＤ層の直下に
形成され、さらにその少なくとも一部がＬＤＤ層とチャ
ネル領域との間に介在されることが好ましい。
【００１０】本発明の製造方法は、その一つの方法とし
て、第１導電型の半導体層上にゲート電極を形成する工
程と、このゲート電極をマスクにしてソース・ドレイン
領域の両側に第２導電型の不純物を低濃度に注入する工
程と、ドレイン領域側にのみ第１導電型の不純物を前記
第２導電型の低濃度不純物領域よりも深く注入する工程
と、前記ゲート電極の側面に側壁を形成し、この側壁を
マスクにして前記ソース・ドレイン領域の両側に第２導
電型の不純物を高濃度に注入する工程とを含んでいる。
て、第１導電型の半導体層上にゲート電極を形成する工
程と、このゲート電極をマスクにしてソース・ドレイン
領域の両側に第２導電型の不純物を低濃度に注入する工
程と、ドレイン領域側にのみ第１導電型の不純物を前記
第２導電型の低濃度不純物領域よりも深く注入する工程
と、前記ゲート電極の側面に側壁を形成し、この側壁を
マスクにして前記ソース・ドレイン領域の両側に第２導
電型の不純物を高濃度に注入する工程とを含んでいる。
【００１１】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図１は本発明の第１の実施形
態をその製造工程に従って示す断面図である。先ず、図
１（ａ）のように、Ｐ型シリコン基板１上に周知の技術
を用いてフィールド酸化膜２、ゲート酸化膜３を形成す
る。このゲート酸化膜３上に、幅０．３〜０．５μｍ、
厚さ２０００〜４０００Åの、例えばリンを導入して低
抵抗化されたポリシリコンのゲート電極４を形成する。
さらに、このゲート電極４をマスクとしてイオン注入に
よりドーズ量１Ｅ１３〜５Ｅ１３／ｃｍ2 、加速エネル
ギ１０〜３０ＫｅＶのＮ型不純物、例えはリンを注入
し、ソース・ドレイン用の低濃度Ｎ型領域５を形成す
る。
図面を参照して説明する。図１は本発明の第１の実施形
態をその製造工程に従って示す断面図である。先ず、図
１（ａ）のように、Ｐ型シリコン基板１上に周知の技術
を用いてフィールド酸化膜２、ゲート酸化膜３を形成す
る。このゲート酸化膜３上に、幅０．３〜０．５μｍ、
厚さ２０００〜４０００Åの、例えばリンを導入して低
抵抗化されたポリシリコンのゲート電極４を形成する。
さらに、このゲート電極４をマスクとしてイオン注入に
よりドーズ量１Ｅ１３〜５Ｅ１３／ｃｍ2 、加速エネル
ギ１０〜３０ＫｅＶのＮ型不純物、例えはリンを注入
し、ソース・ドレイン用の低濃度Ｎ型領域５を形成す
る。
【００１２】次に、図１（ｂ）のように、ソース側を覆
うようにレジストパターン９を形成し、このレジストパ
ターンをマスクとしてイオン注入によりドーズ量１Ｅ１
３〜３Ｅ１３／ｃｍ2 、加速エネルギ１０〜３０ＫｅＶ
のＰ型不純物、例えばボロンを注入し、ドレイン側にポ
ケット層６を形成する。
うようにレジストパターン９を形成し、このレジストパ
ターンをマスクとしてイオン注入によりドーズ量１Ｅ１
３〜３Ｅ１３／ｃｍ2 、加速エネルギ１０〜３０ＫｅＶ
のＰ型不純物、例えばボロンを注入し、ドレイン側にポ
ケット層６を形成する。
【００１３】次に、ゲート電極４及びソース・ドレイン
領域の上に絶縁膜を形成し、かつこれを異方性エッチン
グすることにより、図１（ｃ）のようにゲート電極のサ
イドウォールスペーサ７を形成する。その後、ゲート電
極４及びサイドウォールスペーサ７をマスクとしてイオ
ン注入によりドーズ量１Ｅ１５〜５Ｅ１５／ｃｍ2 、加
速エネルギ３０〜５０ＫｅＶのＮ型不純物、例えばヒ素
を注入し、ソース・ドレイン用の高濃度Ｎ型領域８を形
成する。
領域の上に絶縁膜を形成し、かつこれを異方性エッチン
グすることにより、図１（ｃ）のようにゲート電極のサ
イドウォールスペーサ７を形成する。その後、ゲート電
極４及びサイドウォールスペーサ７をマスクとしてイオ
ン注入によりドーズ量１Ｅ１５〜５Ｅ１５／ｃｍ2 、加
速エネルギ３０〜５０ＫｅＶのＮ型不純物、例えばヒ素
を注入し、ソース・ドレイン用の高濃度Ｎ型領域８を形
成する。
【００１４】このように形成されたＭＯＳトランジスタ
では、ソース・ドレイン領域のうち、ドレイン側にのみ
ポケット層６が形成されることになる。したがって、こ
のポケット層６により短チャネル効果を抑制し、その一
方でソース側にポケット層が存在していないため電流能
力が低下されることがない。
では、ソース・ドレイン領域のうち、ドレイン側にのみ
ポケット層６が形成されることになる。したがって、こ
のポケット層６により短チャネル効果を抑制し、その一
方でソース側にポケット層が存在していないため電流能
力が低下されることがない。
【００１５】具体的に、ゲート酸化膜厚さ１００Å、サ
イドウォールスペーサ厚さ１２００Åの条件で試作を行
ったチャネル幅５０μｍのトランジスタについてその特
性を検討した。その結果を図２ないし図４に示す。ここ
で、試作を行ったトランジスタは、図８（ａ）に示した
従来のＬＤＤ型トランジスタ（従来例１）、図８（ｂ）
に示したソース・ドレインのいずれにもポケット層を持
つ改良ＬＤＤ型トランジスタ（従来例２）、ドレイン側
にのみポケット層をもつ第１の実施形態の改良ＬＤＤ型
トランジスタ（本発明）である。
イドウォールスペーサ厚さ１２００Åの条件で試作を行
ったチャネル幅５０μｍのトランジスタについてその特
性を検討した。その結果を図２ないし図４に示す。ここ
で、試作を行ったトランジスタは、図８（ａ）に示した
従来のＬＤＤ型トランジスタ（従来例１）、図８（ｂ）
に示したソース・ドレインのいずれにもポケット層を持
つ改良ＬＤＤ型トランジスタ（従来例２）、ドレイン側
にのみポケット層をもつ第１の実施形態の改良ＬＤＤ型
トランジスタ（本発明）である。
【００１６】図２はしきい値のゲート長依存性を表す。
ソース・ドレイン両側にポケット層をもつ従来例２のト
ランジスタが３種類のうちで一番短チャネル効果が抑え
られている。これはポケット層によりチャネル領域やソ
ース領域に及ぼすドレイン電界が緩和されたためである
が、一方電流値の方は図３に示すように従来例１のＬＤ
Ｄトランジスタに比べて大きく減少している。
ソース・ドレイン両側にポケット層をもつ従来例２のト
ランジスタが３種類のうちで一番短チャネル効果が抑え
られている。これはポケット層によりチャネル領域やソ
ース領域に及ぼすドレイン電界が緩和されたためである
が、一方電流値の方は図３に示すように従来例１のＬＤ
Ｄトランジスタに比べて大きく減少している。
【００１７】また、トランジスタのホットキャリア注入
による素子特性の劣化現象の目安となる電流値と基板電
流（Ｉｓｕｂ）最大値の関係は図４に示す結果を得てい
る。本発明のトランジスタではソース・ドレインのいず
れにもポケット層を持つ従来例２のトランジスタとはド
レイン側の構造が同じであるため、いずれも従来例１の
トランジスタに比較すれば劣るものの同じ特性を示して
いる。しかし、図９（ａ）に示した、ＬＤＤ構造をとら
ず高濃度ソース・ドレイン領域に直接ポケット層が隣接
しているトランジスタ（従来例３）に比較すればホット
キャリア注入による素子特性の劣化の程度が少ないこと
が判る。
による素子特性の劣化現象の目安となる電流値と基板電
流（Ｉｓｕｂ）最大値の関係は図４に示す結果を得てい
る。本発明のトランジスタではソース・ドレインのいず
れにもポケット層を持つ従来例２のトランジスタとはド
レイン側の構造が同じであるため、いずれも従来例１の
トランジスタに比較すれば劣るものの同じ特性を示して
いる。しかし、図９（ａ）に示した、ＬＤＤ構造をとら
ず高濃度ソース・ドレイン領域に直接ポケット層が隣接
しているトランジスタ（従来例３）に比較すればホット
キャリア注入による素子特性の劣化の程度が少ないこと
が判る。
【００１８】図５は本発明の第２の実施形態を製造工程
順に示す断面図であり、ここではＮＭＯＳトランジスタ
の例を示している。先ず、図５（ａ）のように、第１実
施形態と同様にＰ型シリコン基板１にフィールド酸化膜
２、ゲート酸化膜３およびゲート電極４を形成したの
ち、これをマスクとしてイオン注入によりドーズ量１Ｅ
１３〜５Ｅ１３／ｃｍ2 、加速エネルギ１０〜３０Ｋｅ
ＶのＮ型不純物、例えばリンを注入し、ソース・ドレイ
ン用の低濃度Ｎ型領域１１を形成する。
順に示す断面図であり、ここではＮＭＯＳトランジスタ
の例を示している。先ず、図５（ａ）のように、第１実
施形態と同様にＰ型シリコン基板１にフィールド酸化膜
２、ゲート酸化膜３およびゲート電極４を形成したの
ち、これをマスクとしてイオン注入によりドーズ量１Ｅ
１３〜５Ｅ１３／ｃｍ2 、加速エネルギ１０〜３０Ｋｅ
ＶのＮ型不純物、例えばリンを注入し、ソース・ドレイ
ン用の低濃度Ｎ型領域１１を形成する。
【００１９】次に、図５（ｂ）のように、ゲート電極４
及びソース・ドレイン領域の上に絶縁膜を形成し、異方
性エッチングによりゲート電極４のサイドウォールスペ
ーサ１２を形成した後、ソース側を覆うようにレジスト
パターン１３を形成し、このレジストパターン１３をマ
スクとしてイオン注入によりドーズ量１Ｅ１３〜３Ｅ１
３／ｃｍ2 、加速エネルギ１０〜３０ＫｅＶのＰ型不純
物、例えばボロンを注入し、ドレイン側にポケット層１
４を形成する。このとき、ボロンはシリコン基板１の表
面に対してドレイン側から４５度の角度でイオン注入す
る。
及びソース・ドレイン領域の上に絶縁膜を形成し、異方
性エッチングによりゲート電極４のサイドウォールスペ
ーサ１２を形成した後、ソース側を覆うようにレジスト
パターン１３を形成し、このレジストパターン１３をマ
スクとしてイオン注入によりドーズ量１Ｅ１３〜３Ｅ１
３／ｃｍ2 、加速エネルギ１０〜３０ＫｅＶのＰ型不純
物、例えばボロンを注入し、ドレイン側にポケット層１
４を形成する。このとき、ボロンはシリコン基板１の表
面に対してドレイン側から４５度の角度でイオン注入す
る。
【００２０】最後に、図５（ｃ）のように、レジストパ
ターン１３を除去した後、ゲート電極４及びサイドウォ
ールスペーサ１２をマスクとしてイオン注入によりドー
ズ量１Ｅ１５〜５Ｅ１５／ｃｍ2 、加速エネルギ３０〜
５０ＫｅＶのＮ型不純物、例えばヒ素を注入し、ソース
・ドレイン用の高濃度Ｎ型領域１５を形成する。
ターン１３を除去した後、ゲート電極４及びサイドウォ
ールスペーサ１２をマスクとしてイオン注入によりドー
ズ量１Ｅ１５〜５Ｅ１５／ｃｍ2 、加速エネルギ３０〜
５０ＫｅＶのＮ型不純物、例えばヒ素を注入し、ソース
・ドレイン用の高濃度Ｎ型領域１５を形成する。
【００２１】この第２の実施形態においても、ドレイン
側にのみポケット層１４が形成されたＬＤＤトランジス
タとして構成されるため、このポケット層１４により短
チャネル効果を抑制し、その一方でソース側にポケット
層が存在していないため電流能力が低下されることがな
い。
側にのみポケット層１４が形成されたＬＤＤトランジス
タとして構成されるため、このポケット層１４により短
チャネル効果を抑制し、その一方でソース側にポケット
層が存在していないため電流能力が低下されることがな
い。
【００２２】なお、この第２の実施形態では、ポケット
層を形成する際に、図５（ｂ）のように、レジストパタ
ーン１３を用いて行ったが、図６のように、レジストパ
ターンを用いずに、ボロンをシリコン基板１の法線に対
して、次の角度θでイオン注入してもかまわない。すな
わち、サイドウォールスペーサ１２の幅をｘ、ゲート電
極４の高さをｙとすると、ｔａｎθ＝ｙ／ｘを満たす角
度であれば、ソース側の低濃度Ｎ型不純物層１１にボロ
ンが注入され、この領域は後に高濃度不純物層１５とし
て構成されるため、ポケット層が形成されることがな
く、チャネル抵抗が上昇されることもない。
層を形成する際に、図５（ｂ）のように、レジストパタ
ーン１３を用いて行ったが、図６のように、レジストパ
ターンを用いずに、ボロンをシリコン基板１の法線に対
して、次の角度θでイオン注入してもかまわない。すな
わち、サイドウォールスペーサ１２の幅をｘ、ゲート電
極４の高さをｙとすると、ｔａｎθ＝ｙ／ｘを満たす角
度であれば、ソース側の低濃度Ｎ型不純物層１１にボロ
ンが注入され、この領域は後に高濃度不純物層１５とし
て構成されるため、ポケット層が形成されることがな
く、チャネル抵抗が上昇されることもない。
【００２３】図７は本発明の第３の実施形態を示し、こ
の実施形態ではポケット層を制御性良く形成することが
可能となる。すなわち、図７（ａ）のように、Ｐ型シリ
コン基板１にフィールド酸化膜２、ゲート酸化膜３およ
びゲート電極４を形成した後、ソース側を覆うようにレ
ジストパターン１６を形成し、このレジストパターン１
６をマスクとしてイオン注入によりドーズ量１Ｅ１３〜
３Ｅ１３／ｃｍ2 、加速エネルギ１０〜３０ＫｅＶのＰ
型不純物、例えばボロンを注入し、ドレイン側にポケッ
ト層１７を形成する。
の実施形態ではポケット層を制御性良く形成することが
可能となる。すなわち、図７（ａ）のように、Ｐ型シリ
コン基板１にフィールド酸化膜２、ゲート酸化膜３およ
びゲート電極４を形成した後、ソース側を覆うようにレ
ジストパターン１６を形成し、このレジストパターン１
６をマスクとしてイオン注入によりドーズ量１Ｅ１３〜
３Ｅ１３／ｃｍ2 、加速エネルギ１０〜３０ＫｅＶのＰ
型不純物、例えばボロンを注入し、ドレイン側にポケッ
ト層１７を形成する。
【００２４】次に、レジストパターン１６を除去した
後、図７（ｂ）のように、ゲート電極４及びソース・ド
レイン領域の上に絶縁膜を形成し、異方性エッチングに
よりゲート電極側壁に１回目のサイドウォールスペーサ
１８ａを形成したのち、イオン注入によりドーズ量１Ｅ
１３〜５Ｅ１３／ｃｍ2 、加速エネルギ１０〜３０Ｋｅ
ＶのＮ型不純物、例えばリンを注入し、ソース・ドレイ
ン用の低濃度Ｎ型領域１９を形成する。
後、図７（ｂ）のように、ゲート電極４及びソース・ド
レイン領域の上に絶縁膜を形成し、異方性エッチングに
よりゲート電極側壁に１回目のサイドウォールスペーサ
１８ａを形成したのち、イオン注入によりドーズ量１Ｅ
１３〜５Ｅ１３／ｃｍ2 、加速エネルギ１０〜３０Ｋｅ
ＶのＮ型不純物、例えばリンを注入し、ソース・ドレイ
ン用の低濃度Ｎ型領域１９を形成する。
【００２５】さらに、図７（ｃ）のように、ゲート電極
４およびソース・ドレイン領域の上に絶縁膜を形成し、
異方性エッチングよりゲート電極側壁に２回目のサイド
ウォールスペーサ１８ｂを形成した後、ゲート電極４お
よびサイドウォールスペーサ１８ｂをマスクとしてイオ
ン注入によりドーズ量１Ｅ１５〜５Ｅ１５／ｃｍ2 、加
速エネルギ３０〜５０ＫｅＶのＮ型不純物、例えばヒ素
を注入し、ソース・ドレイン用の高濃度Ｎ型領域２０を
形成する。
４およびソース・ドレイン領域の上に絶縁膜を形成し、
異方性エッチングよりゲート電極側壁に２回目のサイド
ウォールスペーサ１８ｂを形成した後、ゲート電極４お
よびサイドウォールスペーサ１８ｂをマスクとしてイオ
ン注入によりドーズ量１Ｅ１５〜５Ｅ１５／ｃｍ2 、加
速エネルギ３０〜５０ＫｅＶのＮ型不純物、例えばヒ素
を注入し、ソース・ドレイン用の高濃度Ｎ型領域２０を
形成する。
【００２６】この第３の実施形態では、先にポケット層
を形成するために、高濃度Ｎ型領域２０や低濃度Ｎ型領
域１９にかかわらず濃度や領域を制御することが容易で
あり、ポケット層１７の制御性を改善することができ
る。また、この第３実施形態においても、ドレイン側に
のみポケット層１７が形成されたＬＤＤトランジスタと
して構成されるため、このポケット層１７により短チャ
ネル効果を抑制し、その一方でソース側にポケット層が
存在していないため電流能力が低下されることがない。
を形成するために、高濃度Ｎ型領域２０や低濃度Ｎ型領
域１９にかかわらず濃度や領域を制御することが容易で
あり、ポケット層１７の制御性を改善することができ
る。また、この第３実施形態においても、ドレイン側に
のみポケット層１７が形成されたＬＤＤトランジスタと
して構成されるため、このポケット層１７により短チャ
ネル効果を抑制し、その一方でソース側にポケット層が
存在していないため電流能力が低下されることがない。
【００２７】
【発明の効果】以上説明したように本発明の半導体装置
は、ＬＤＤ構造のＭＯＳトランジスタのドレイン領域側
にのみＬＤＤ層に近接してポケット層を備えているの
で、ポケット層により短チャネル効果を抑えつつホット
キャリアも抑制することができ、その一方でソース側に
はポケット層が存在していないため電流能力を向上する
ことができる。
は、ＬＤＤ構造のＭＯＳトランジスタのドレイン領域側
にのみＬＤＤ層に近接してポケット層を備えているの
で、ポケット層により短チャネル効果を抑えつつホット
キャリアも抑制することができ、その一方でソース側に
はポケット層が存在していないため電流能力を向上する
ことができる。
【００２８】また、本発明の製造方法では、従来のポケ
ット層を備えるＬＤＤ構造のＭＯＳトランジスタに対し
てソース側を覆うマスク工程を増やすのみで、或いはこ
のマクス工程を増やすことなくドレイン領域側にのみポ
ケット層を形成することができ、難しい工程は不要であ
り、容易に本発明の半導体装置を製造することが可能で
ある。
ット層を備えるＬＤＤ構造のＭＯＳトランジスタに対し
てソース側を覆うマスク工程を増やすのみで、或いはこ
のマクス工程を増やすことなくドレイン領域側にのみポ
ケット層を形成することができ、難しい工程は不要であ
り、容易に本発明の半導体装置を製造することが可能で
ある。
【図１】本発明の第１の実施形態を製造工程順に示す断
面図である。
面図である。
【図２】本発明と従来のトランジスタのゲート長対しき
い値電圧特性を比較する図である。
い値電圧特性を比較する図である。
【図３】本発明と従来のトランジスタのゲート長対電流
値特性を比較する図である。
値特性を比較する図である。
【図４】本発明と従来のトランジスタの電流特性を比較
する図である。
する図である。
【図５】本発明の第２の実施形態を製造工程順に示す断
面図である。
面図である。
【図６】本発明の第２の実施形態の工程一部の変形例を
示す断面図である。
示す断面図である。
【図７】本発明の第３の実施形態を製造工程順に示す断
面図である。
面図である。
【図８】従来のトランジスタの第１例と第２例の断面図
である。
である。
【図９】従来のトランジスタの第３例と第４例の断面図
である。
である。
１ Ｐ型シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５，１１，１９ 低濃度Ｎ型領域 ６，１４，１７ ポケット層 ７ サイドウォールスペーサ ８，１５，２０ 高濃度Ｎ型領域
Claims (6)
- 【請求項１】 第１導電型の半導体層上にゲート電極を
有し、かつ前記半導体層に第２導電型の高濃度領域と低
濃度領域とで構成されるソース・ドレイン領域を有する
ＬＤＤ構造のＭＯＳトランジスタを備え、前記ドレイン
領域側にのみ前記第２導電型の低濃度領域に近接した第
１導電型領域のポケット層を備えることを特徴とする半
導体装置。 - 【請求項２】 ポケット層は第２導電型の低濃度領域の
直下に形成される請求項１の半導体装置。 - 【請求項３】 ポケット層は少なくともその一部が第２
導電型の低濃度領域とチャネル領域との間に介在される
請求項１または２の半導体装置。 - 【請求項４】 第１導電型の半導体層上にゲート電極を
形成する工程と、このゲート電極をマスクにしてソース
・ドレイン領域の両側に第２導電型の不純物を低濃度に
注入する工程と、ドレイン領域側にのみ第１導電型の不
純物を前記第２導電型の低濃度不純物領域よりも深く注
入する工程と、前記ゲート電極の側面に側壁を形成し、
この側壁をマスクにして前記ソース・ドレイン領域の両
側に第２導電型の不純物を高濃度に注入する工程とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項５】 第１導電型の半導体層上にゲート電極を
形成する工程と、このゲート電極をマスクにして第２導
電型の不純物を低濃度に注入する工程と、前記ゲート電
極の側面に側壁を形成し、この側壁を利用して前記半導
体層の表面に対してドレイン領域側に傾斜された方向か
ら第１導電型の不純物を注入する工程と、前記ゲート電
極をマスクにして第２導電型の不純物を高濃度に注入す
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項６】 第１導電型の半導体層上にゲート電極を
形成する工程と、ドレイン領域側にのみ第１導電型の不
純物を注入する工程と、前記ゲート電極の側面に第１の
側壁を形成し、この第１の側壁をマスクにしてソース・
ドレイン領域の両側に第２導電型の不純物を低濃度に注
入する工程と、前記第１の側壁の外側側面に第２の側壁
を形成し、この第２の側壁をマスクにして前記ソース・
ドレイン領域の両側に第２導電型の不純物を高濃度に注
入する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7336277A JP2787908B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置の製造方法 |
| US08/764,105 US5780902A (en) | 1995-12-25 | 1996-12-06 | Semiconductor device having LDD structure with pocket on drain side |
| KR1019960070942A KR100237117B1 (ko) | 1995-12-25 | 1996-12-24 | 드레인 측에 포켓을 갖는 ldd구조의 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7336277A JP2787908B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181307A true JPH09181307A (ja) | 1997-07-11 |
| JP2787908B2 JP2787908B2 (ja) | 1998-08-20 |
Family
ID=18297453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7336277A Expired - Fee Related JP2787908B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5780902A (ja) |
| JP (1) | JP2787908B2 (ja) |
| KR (1) | KR100237117B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204543B1 (en) | 1997-09-11 | 2001-03-20 | Nec Corporation | Semiconductor device having LDD structure and method for producing the same |
| US6426535B1 (en) | 1998-10-02 | 2002-07-30 | Nec Corporation | Semiconductor device having improved short channel resistance |
| JP2006060208A (ja) * | 2004-08-20 | 2006-03-02 | Sharp Corp | 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造 |
| JP2006108488A (ja) * | 2004-10-07 | 2006-04-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2007150292A (ja) * | 2005-11-17 | 2007-06-14 | Ememory Technology Inc | 半導体素子およびその製造方法 |
| JP2007258568A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2013524397A (ja) * | 2010-03-30 | 2013-06-17 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 選択的／差動閾値電圧機能を含む不揮発性メモリ検知システム及び方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100214841B1 (ko) * | 1996-03-29 | 1999-08-02 | 김주용 | 반도체 소자 및 그의 제조방법 |
| KR100205320B1 (ko) * | 1996-10-25 | 1999-07-01 | 구본준 | 모스펫 및 그 제조방법 |
| US6236085B1 (en) * | 1996-11-11 | 2001-05-22 | Denso Corporation | Semiconductor memory device having high-concentration region around electric-field moderating layer in substrate |
| US6121666A (en) * | 1997-06-27 | 2000-09-19 | Sun Microsystems, Inc. | Split gate oxide asymmetric MOS devices |
| TW437099B (en) * | 1997-09-26 | 2001-05-28 | Matsushita Electronics Corp | Non-volatile semiconductor memory device and the manufacturing method thereof |
| US6605845B1 (en) * | 1997-09-30 | 2003-08-12 | Intel Corporation | Asymmetric MOSFET using spacer gate technique |
| US6172401B1 (en) * | 1998-06-30 | 2001-01-09 | Intel Corporation | Transistor device configurations for high voltage applications and improved device performance |
| US6198142B1 (en) * | 1998-07-31 | 2001-03-06 | Intel Corporation | Transistor with minimal junction capacitance and method of fabrication |
| US6465315B1 (en) * | 2000-01-03 | 2002-10-15 | Advanced Micro Devices, Inc. | MOS transistor with local channel compensation implant |
| US6903977B2 (en) * | 2001-09-25 | 2005-06-07 | Sony Corporation | Nonvolatile semiconductor memory device and method of producing the same |
| KR100434702B1 (ko) * | 2001-12-27 | 2004-06-07 | 주식회사 하이닉스반도체 | 리플레쉬 특성을 향상시키기 위한 반도체 소자의 제조방법 |
| US6596594B1 (en) * | 2002-02-22 | 2003-07-22 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for fabricating field effect transistor (FET) device with asymmetric channel region and asymmetric source and drain regions |
| JP2004079953A (ja) * | 2002-08-22 | 2004-03-11 | Nec Electronics Corp | 半導体装置の製造方法 |
| US7250647B2 (en) * | 2003-07-03 | 2007-07-31 | Micron Technology, Inc. | Asymmetrical transistor for imager device |
| US20070090406A1 (en) * | 2005-10-26 | 2007-04-26 | International Business Machines Corporation | Structure and method for manufacturing high performance and low leakage field effect transistor |
| US8012836B2 (en) * | 2006-09-28 | 2011-09-06 | Taiwan Semiconductor Manufacuturing Co., Ltd. | Semiconductor devices and methods for fabricating the same |
| US8354710B2 (en) * | 2008-08-08 | 2013-01-15 | Infineon Technologies Ag | Field-effect device and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04274329A (ja) * | 1991-03-01 | 1992-09-30 | Fujitsu Ltd | 電界効果半導体装置およびその製造方法 |
| JPH07122740A (ja) * | 1993-10-20 | 1995-05-12 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4514897A (en) * | 1979-09-04 | 1985-05-07 | Texas Instruments Incorporated | Electrically programmable floating gate semiconductor memory device |
| USRE32800E (en) * | 1981-12-30 | 1988-12-13 | Sgs-Thomson Microelectronics, Inc. | Method of making mosfet by multiple implantations followed by a diffusion step |
| US4597824A (en) * | 1983-11-11 | 1986-07-01 | Kabushiki Kaisha Toshiba | Method of producing semiconductor device |
| US4636822A (en) * | 1984-08-27 | 1987-01-13 | International Business Machines Corporation | GaAs short channel lightly doped drain MESFET structure and fabrication |
| US4649629A (en) * | 1985-07-29 | 1987-03-17 | Thomson Components - Mostek Corp. | Method of late programming a read only memory |
| US4986639A (en) * | 1989-01-13 | 1991-01-22 | Hughes Aircraft Company | Eye protection device against broadband high intensity light |
| JP2558961B2 (ja) * | 1990-03-13 | 1996-11-27 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3039967B2 (ja) * | 1990-08-03 | 2000-05-08 | 株式会社日立製作所 | 半導体装置 |
| US5424567A (en) * | 1991-05-15 | 1995-06-13 | North American Philips Corporation | Protected programmable transistor with reduced parasitic capacitances and method of fabrication |
| JPH05267331A (ja) * | 1992-03-21 | 1993-10-15 | Ricoh Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| US5371395A (en) * | 1992-05-06 | 1994-12-06 | Xerox Corporation | High voltage input pad protection circuitry |
| US5198687A (en) * | 1992-07-23 | 1993-03-30 | Baliga Bantval J | Base resistance controlled thyristor with single-polarity turn-on and turn-off control |
| JP2848757B2 (ja) * | 1993-03-19 | 1999-01-20 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| JP3050717B2 (ja) * | 1993-03-24 | 2000-06-12 | シャープ株式会社 | 半導体装置の製造方法 |
| JP3331040B2 (ja) * | 1993-09-21 | 2002-10-07 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
1995
- 1995-12-25 JP JP7336277A patent/JP2787908B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-06 US US08/764,105 patent/US5780902A/en not_active Expired - Lifetime
- 1996-12-24 KR KR1019960070942A patent/KR100237117B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04274329A (ja) * | 1991-03-01 | 1992-09-30 | Fujitsu Ltd | 電界効果半導体装置およびその製造方法 |
| JPH07122740A (ja) * | 1993-10-20 | 1995-05-12 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204543B1 (en) | 1997-09-11 | 2001-03-20 | Nec Corporation | Semiconductor device having LDD structure and method for producing the same |
| US6426535B1 (en) | 1998-10-02 | 2002-07-30 | Nec Corporation | Semiconductor device having improved short channel resistance |
| JP2006060208A (ja) * | 2004-08-20 | 2006-03-02 | Sharp Corp | 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造 |
| JP2006108488A (ja) * | 2004-10-07 | 2006-04-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2007150292A (ja) * | 2005-11-17 | 2007-06-14 | Ememory Technology Inc | 半導体素子およびその製造方法 |
| JP2007258568A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2013524397A (ja) * | 2010-03-30 | 2013-06-17 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 選択的／差動閾値電圧機能を含む不揮発性メモリ検知システム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100237117B1 (ko) | 2000-01-15 |
| US5780902A (en) | 1998-07-14 |
| JP2787908B2 (ja) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2787908B2 (ja) | 半導体装置の製造方法 | |
| US7301208B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3049492B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR100223846B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2897004B2 (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| JPH02250331A (ja) | 半導体装置およびその製造方法 | |
| US5940710A (en) | Method for fabricating metal oxide semiconductor field effect transistor | |
| JPH07122657A (ja) | 半導体メモリとその製法 | |
| KR100608368B1 (ko) | 반도체소자의 제조방법 | |
| JP2005136258A (ja) | 半導体装置およびその製造方法 | |
| JP2781918B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2729298B2 (ja) | Ｍｏｓ型トランジスタの製造法 | |
| JP2549689B2 (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP4650998B2 (ja) | リフレッシュタイムを改善させた半導体素子の製造方法 | |
| JPH0234936A (ja) | 半導体装置およびその製造方法 | |
| JP3744438B2 (ja) | 半導体装置 | |
| US20070020847A1 (en) | Method for fabricating flash memory device | |
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| JPH05326968A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH1012870A (ja) | 半導体装置及びその製造方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JPH07106557A (ja) | 半導体装置およびその製造方法 | |
| KR940010543B1 (ko) | 모스 트랜지스터의 제조방법 | |
| US20020089021A1 (en) | Semiconductor device with an anti-doped region | |
| JP2608627B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100605 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110605 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |