JPH033246A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH033246A JPH033246A JP13859489A JP13859489A JPH033246A JP H033246 A JPH033246 A JP H033246A JP 13859489 A JP13859489 A JP 13859489A JP 13859489 A JP13859489 A JP 13859489A JP H033246 A JPH033246 A JP H033246A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- low concentration
- oxide film
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 22
- 239000010410 layer Substances 0.000 abstract description 14
- 239000011229 interlayer Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特にＬＤＤ接
合構造の形成に関するものである。
合構造の形成に関するものである。
ＬＳＩ開発においては、高集積化に伴い様々な困難な問
題が続出しており、そのために新構造のトランジスタ開
発も積極的に行われている。このような環境下において
提案されたトランジスタの１つとしてポリシリコンから
の不純物の拡散を利用してソース・ドレインを形成する
ＰＳＤトランジスタ（Ｐｏｌｙｓｉｌｉｃｏｎ ５ｏｕ
ｒｃｅ／Ｄｒａｉｎ Ｔｒ、）がある。
題が続出しており、そのために新構造のトランジスタ開
発も積極的に行われている。このような環境下において
提案されたトランジスタの１つとしてポリシリコンから
の不純物の拡散を利用してソース・ドレインを形成する
ＰＳＤトランジスタ（Ｐｏｌｙｓｉｌｉｃｏｎ ５ｏｕ
ｒｃｅ／Ｄｒａｉｎ Ｔｒ、）がある。
従来技術として、このＰ Ｓ ＤＴ ｒ、の製作工程を
第２図に示す。
第２図に示す。
まず、半導体基板１上に選択的にフィールド酸化ｌＩ＊
２を形成し、このフィールド酸化膜２上にポリシリコン
３を堆積させる。次に層間絶８！１１ｘ５を堆積させ、
その一部であるチャネル領域７をＲＩＥ等によりバター
ニングで形成する（第２図（ａ））。
２を形成し、このフィールド酸化膜２上にポリシリコン
３を堆積させる。次に層間絶８！１１ｘ５を堆積させ、
その一部であるチャネル領域７をＲＩＥ等によりバター
ニングで形成する（第２図（ａ））。
次にチャネル領域７にゲート酸化膜８を熱酸化により形
成し、そのゲート酸化膜８上にポリシリコンロを堆積さ
せる（第２図（ｂ））。
成し、そのゲート酸化膜８上にポリシリコンロを堆積さ
せる（第２図（ｂ））。
次にチャネル領域７上で、Ｔ字型になるようにポリシリ
コンロとゲート酸化膜８のバターニングをＲＩＥ等でエ
ツチングし、ゲート電極１０を形成する（第２図（Ｃ）
）。
コンロとゲート酸化膜８のバターニングをＲＩＥ等でエ
ツチングし、ゲート電極１０を形成する（第２図（Ｃ）
）。
次にＮチャネルの接合形成のために不純物として低濃度
の燐（Ｐ゛）を垂直にポリシリコン３中に注入し、熱処
理を加え、低濃度領域１１を形成する。更に高濃度のヒ
素（Ａｓ”）を垂直に注入し、熱処理を行い、高濃度領
域１２を形成する。
の燐（Ｐ゛）を垂直にポリシリコン３中に注入し、熱処
理を加え、低濃度領域１１を形成する。更に高濃度のヒ
素（Ａｓ”）を垂直に注入し、熱処理を行い、高濃度領
域１２を形成する。
この工程により、第２図（ｄ）に示す接合が形成され、
ＤＤＤ接合（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｉｏｎ Ｄｒ
ａｉｎ Ｊｕｎｃｔｉｏｎ）と呼ばれる構造が得られる
。このような構造にすることでドレイン領域における電
界を緩和し、このためホットキャリア耐性が向上し、信
軌性が向上する。
ＤＤＤ接合（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｉｏｎ Ｄｒ
ａｉｎ Ｊｕｎｃｔｉｏｎ）と呼ばれる構造が得られる
。このような構造にすることでドレイン領域における電
界を緩和し、このためホットキャリア耐性が向上し、信
軌性が向上する。
しかしながら、ＤＤＤ接合より更に信頼性が向上する接
合構造にＬＤＤ接合（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ Ｊｕｎｃｔｉｏｎ）がある。このＬＤＤ構造
にＰＳＤＴｒ、を構成することは、ＰＳＤＴｒ、のゲー
ト電極がＴ字型になりソース／ドレインのポリシリコン
上を覆っているために困難であるので、この形状のトラ
ンジスタでは高信頼性を達成することができないという
問題点があった。
合構造にＬＤＤ接合（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ Ｊｕｎｃｔｉｏｎ）がある。このＬＤＤ構造
にＰＳＤＴｒ、を構成することは、ＰＳＤＴｒ、のゲー
ト電極がＴ字型になりソース／ドレインのポリシリコン
上を覆っているために困難であるので、この形状のトラ
ンジスタでは高信頼性を達成することができないという
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＬＤＤ構造にできることにより、高信頼性が
得られる新構造ＰＳＤトランジスタの製造方法を得るこ
とを目的とする。
たもので、ＬＤＤ構造にできることにより、高信頼性が
得られる新構造ＰＳＤトランジスタの製造方法を得るこ
とを目的とする。
この発明に係る新構造ＰＳＤトランジスタの製造方法は
、接合の形成において、第一層のポリシリコン、層間絶
縁膜形成後に、眉間絶縁膜越しに低濃度不純物を第一層
のポリシリコン中に注入するようにし、高濃度不純物の
第一層の多結晶シリコン膜中への注入はＴ字型ゲート電
極形成後に行い、熱処理によりＬＤＤ構造を得られるよ
うにしたものである。
、接合の形成において、第一層のポリシリコン、層間絶
縁膜形成後に、眉間絶縁膜越しに低濃度不純物を第一層
のポリシリコン中に注入するようにし、高濃度不純物の
第一層の多結晶シリコン膜中への注入はＴ字型ゲート電
極形成後に行い、熱処理によりＬＤＤ構造を得られるよ
うにしたものである。
〔作用］
本発明におけるＰＳＤ ）ランジスタは、低濃度不純物
を第一層の絶縁膜越しに注入するので、第一層の絶縁膜
形成時の熱により多結晶シリコン膜からの拡散が生じて
チャネル領域に進入することがなくなり、その後Ｔ字型
ゲート電極形成後に高濃度不純物を注入するため、高信
頼性のＰＳＤ ）ランジスタをＬＤＤ接合構造により達
成できる。
を第一層の絶縁膜越しに注入するので、第一層の絶縁膜
形成時の熱により多結晶シリコン膜からの拡散が生じて
チャネル領域に進入することがなくなり、その後Ｔ字型
ゲート電極形成後に高濃度不純物を注入するため、高信
頼性のＰＳＤ ）ランジスタをＬＤＤ接合構造により達
成できる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置の製造方
法であるＬＤＤ構造を持つＰＳＤ Ｉ−ランジスタの製
作工程を示し、以下本製造方法について説明する。
法であるＬＤＤ構造を持つＰＳＤ Ｉ−ランジスタの製
作工程を示し、以下本製造方法について説明する。
まず、半導体基板１上に選択的にフィールド酸化膜２を
形成し、このフィールド酸化膜２上に第１ポリシリコン
膜３を堆積させ、層間絶縁膜として酸化膜５を堆積させ
る。
形成し、このフィールド酸化膜２上に第１ポリシリコン
膜３を堆積させ、層間絶縁膜として酸化膜５を堆積させ
る。
次に低濃度不純物の注入を上記酸化膜５越しに行う。こ
の時の注入条件はポリシリコン３の膜厚２０００人、酸
化膜５の膜厚２０００人とした場合２００ｋｅＶで、１
０”／ｃ−台のリン（Ｐ゛）の注入であり、ポリシリコ
ン膜３中に分布のピーク４がくるようにする（第１図（
ａ））。
の時の注入条件はポリシリコン３の膜厚２０００人、酸
化膜５の膜厚２０００人とした場合２００ｋｅＶで、１
０”／ｃ−台のリン（Ｐ゛）の注入であり、ポリシリコ
ン膜３中に分布のピーク４がくるようにする（第１図（
ａ））。
次にその一部をＲＩＥ等によりバターニングを行い、チ
ャネル領域７を形成する。次にチャネル領域７にゲート
酸化膜８を熱酸化により形成し、そのゲート酸化膜８上
に第２のポリシリコンロを堆積させる（第１図（ｂ））
。
ャネル領域７を形成する。次にチャネル領域７にゲート
酸化膜８を熱酸化により形成し、そのゲート酸化膜８上
に第２のポリシリコンロを堆積させる（第１図（ｂ））
。
次にチャネル領域７上で、Ｔ字型になるようにポリシリ
コンロと酸化膜５のバターニングをＲＴＥ等でエツチン
グし、ゲートｔ４ｉｉｏを形成する。
コンロと酸化膜５のバターニングをＲＴＥ等でエツチン
グし、ゲートｔ４ｉｉｏを形成する。
次にＴ字型ゲートｔｉｌｏをマスクとして、高濃度不純
物であるヒ素（Ａｓ”）を１０”／ｃｆｆ１台で注入す
る（第１図（Ｃ））。
物であるヒ素（Ａｓ”）を１０”／ｃｆｆ１台で注入す
る（第１図（Ｃ））。
次に熱処理を行い、第一層のポリシリコン膜３中に存在
したリン（Ｐ” ）４をチャネル多頁域７以外の第一層
のポリシリコン膜３直下のシリコン基板１内に、ヒ素（
ＡＳ”）９をチャネル領域７から離れたシリコン基板１
内に拡散させる。これにより、チャネル領域７の近傍に
は低濃度不純物接合１１が形成され、その外側には高濃
度不純物接合１２が形成される。
したリン（Ｐ” ）４をチャネル多頁域７以外の第一層
のポリシリコン膜３直下のシリコン基板１内に、ヒ素（
ＡＳ”）９をチャネル領域７から離れたシリコン基板１
内に拡散させる。これにより、チャネル領域７の近傍に
は低濃度不純物接合１１が形成され、その外側には高濃
度不純物接合１２が形成される。
このようにして形成される装置は接合構造がＬＤＤ構造
となるために、ホットキャリア耐性が向上し、高信頼性
のＰＳＤ ）ランジスタが形成できる。
となるために、ホットキャリア耐性が向上し、高信頼性
のＰＳＤ ）ランジスタが形成できる。
なお上記実施例においては、低濃度不純物１高濃度不純
物を注入してから、−回の熱処理によりＬＤＤ構造を得
るようにしたが、低濃度不純物を注入し、チャネル領域
形成後に熱処理を加え、低濃度不純物をシリコン基板内
に拡散して活性化を行い、高濃度不純物はその後、注入
、熱処理を行いＬＤＤ構造を得るようにしてもよい。
物を注入してから、−回の熱処理によりＬＤＤ構造を得
るようにしたが、低濃度不純物を注入し、チャネル領域
形成後に熱処理を加え、低濃度不純物をシリコン基板内
に拡散して活性化を行い、高濃度不純物はその後、注入
、熱処理を行いＬＤＤ構造を得るようにしてもよい。
以上のように、この発明によれば新構造ＰＳＤトランジ
スタの作製において、第一層のポリシリコン、１１１間
絶縁膜形成後に、眉間絶縁膜越しに低濃度不純物をポリ
シリコン中に注入するようにし、高濃度不純物の第一層
の多結晶シリコン膜中への注入はＴ字型ゲート電極形成
後に行い、熱処理によりＬＤＤ構造を得るようにしたた
め、チャネル領域に不純物が拡散することがなく、接合
構造をＬＤＤ構造とすることが可能になり、高信頼性の
ＰＳＤ ）ランジスタを作製できる効果がある。
スタの作製において、第一層のポリシリコン、１１１間
絶縁膜形成後に、眉間絶縁膜越しに低濃度不純物をポリ
シリコン中に注入するようにし、高濃度不純物の第一層
の多結晶シリコン膜中への注入はＴ字型ゲート電極形成
後に行い、熱処理によりＬＤＤ構造を得るようにしたた
め、チャネル領域に不純物が拡散することがなく、接合
構造をＬＤＤ構造とすることが可能になり、高信頼性の
ＰＳＤ ）ランジスタを作製できる効果がある。
第１図はこの発明の一実施例による半導体装置の製造方
法の工程、及び装置の断面を示す図、第２図は従来の半
導体装置の製造方法の工程、及び装置の断面を示す図で
ある。 図において１は半導体基板、２は分離酸化膜、３は第一
ポリシリコン膜、４は低濃度不純物（Ｐ”層、５は眉間
絶縁膜、６は第二ポリシリコン膜、７はチャネル領域、
８はゲート酸化膜、９は高濃度不純物（Ａｓ”）ｊｉ、
１０はゲート電極、１１は低濃度不純物接合、１２は高
濃度不純物接合である。 なお図中同一符号は同−又は相当部分を示す。
法の工程、及び装置の断面を示す図、第２図は従来の半
導体装置の製造方法の工程、及び装置の断面を示す図で
ある。 図において１は半導体基板、２は分離酸化膜、３は第一
ポリシリコン膜、４は低濃度不純物（Ｐ”層、５は眉間
絶縁膜、６は第二ポリシリコン膜、７はチャネル領域、
８はゲート酸化膜、９は高濃度不純物（Ａｓ”）ｊｉ、
１０はゲート電極、１１は低濃度不純物接合、１２は高
濃度不純物接合である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）低濃度の不純物層をゲート酸化膜の近傍の第一層
の多結晶シリコン膜下の半導体基板中に形成し、 高濃度の不純物層を上記低濃度の不純物層よりもゲート
酸化膜から離れた、上記第一層の多結晶シリコン膜直下
の半導体基板中に低濃度不純物層と連続して形成したＬ
ＤＤ接合構造を持つ半導体装置の製造方法において、 第一層の多結晶シリコン膜上に第一層の絶縁膜を堆積し
、 その上から上記第一層の多結晶シリコン膜中に低濃度不
純物が存在するようにイオン注入を行い、Ｔ字型ゲート
電極を形成した後、高濃度不純物を上記第一層の多結晶
シリコン膜中に注入し、その後熱処理を行って浅いＬＤ
Ｄ型の接合構造を得ることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138594A JP2544806B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138594A JP2544806B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033246A true JPH033246A (ja) | 1991-01-09 |
| JP2544806B2 JP2544806B2 (ja) | 1996-10-16 |
Family
ID=15225745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1138594A Expired - Fee Related JP2544806B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544806B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007203766A (ja) * | 2006-01-31 | 2007-08-16 | Mazda Motor Corp | 車両用シート装置 |
| US9056568B2 (en) | 2010-12-24 | 2015-06-16 | Honda Motor Co., Ltd. | Seat back structure for vehicle |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129981A (en) * | 1977-04-19 | 1978-11-13 | Fujitsu Ltd | Production of semiconductor device |
| JPS54139488A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Mos semiconductor element and its manufacture |
| JPS6384162A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | 半導体装置の製造方法 |
-
1989
- 1989-05-30 JP JP1138594A patent/JP2544806B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129981A (en) * | 1977-04-19 | 1978-11-13 | Fujitsu Ltd | Production of semiconductor device |
| JPS54139488A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Mos semiconductor element and its manufacture |
| JPS6384162A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007203766A (ja) * | 2006-01-31 | 2007-08-16 | Mazda Motor Corp | 車両用シート装置 |
| US9056568B2 (en) | 2010-12-24 | 2015-06-16 | Honda Motor Co., Ltd. | Seat back structure for vehicle |
| US9771008B2 (en) | 2010-12-24 | 2017-09-26 | Honda Motor Co., Ltd. | Seat back structure for vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2544806B2 (ja) | 1996-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02125623A (ja) | 自己整合トランジスタの製造方法 | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| JPH0548957B2 (ja) | ||
| JP2544806B2 (ja) | 半導体装置の製造方法 | |
| JPS62266829A (ja) | 浅い接合層の形成方法 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP2626532B2 (ja) | 半導体装置およびその製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JP2892415B2 (ja) | 半導体素子の製造方法 | |
| JPH07115195A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPS62198162A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP3426587B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0541516A (ja) | 半導体装置及び製造方法 | |
| JP2861576B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JP3016342B2 (ja) | 半導体装置の製造方法 | |
| JPH01291469A (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JP3430063B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07202191A (ja) | 縦型パワーｍｏｓ半導体装置とその製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH02312244A (ja) | 半導体装置の製造方法 | |
| JPH0590594A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH04283966A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04297039A (ja) | 半導体素子の製造方法 | |
| JPH08204192A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH0513437A (ja) | 高耐圧ｍｏｓトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |