JP3430063B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3430063B2
JP3430063B2 JP05500699A JP5500699A JP3430063B2 JP 3430063 B2 JP3430063 B2 JP 3430063B2 JP 05500699 A JP05500699 A JP 05500699A JP 5500699 A JP5500699 A JP 5500699A JP 3430063 B2 JP3430063 B2 JP 3430063B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
channel
ion implantation
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05500699A
Other languages
English (en)
Other versions
JP2000252464A (ja
Inventor
実 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP05500699A priority Critical patent/JP3430063B2/ja
Publication of JP2000252464A publication Critical patent/JP2000252464A/ja
Application granted granted Critical
Publication of JP3430063B2 publication Critical patent/JP3430063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、溝素子分離を用いた半導体装
置において、拡散層幅が狭いNMOSFETで観察され
る逆狭チャネル効果を抑制することを可能にした半導体
装置及びその製造方法に関する。
【0002】
【従来の技術】従来、溝素子分離を用いた半導体装置が
NMOSFETである場合には、逆狭チャネル効果が観
察されている。上記の逆狭チャネル効果とは、MOSF
ETのしきい値電圧が、拡散層幅(ゲートチャネル幅)
が狭くなるにつれて、低くなっていく現象である。
【0003】図5は、従来の半導体装置のNMOSFE
T構造を示すための概略平面図である。以下、上記の逆
狭チャネル効果が生じる原因について図5を用いて説明
する。図5では、チャネル領域88上のゲート電極46
は、説明の便宜上、取り除いた状態で示している。ここ
では、チャネル領域88へのP型不純物の追加注入が行
われていないとした時の、P型不純物濃度の薄い領域4
8が、素子分離領域40又はソース領域84、ドレイン
領域86に接している部分に分布していることが分か
る。
【0004】上記の理由は、素子分離領域40にP型不
純物が高温熱処理中に吸い出されるためであり、この吸
い出しは、ソース領域84とドレイン領域86形成のた
めのイオン注入により発生する格子間シリコンで加速さ
れるためである。P型不純物濃度の薄い領域48の分布
は、拡散層幅が十分に広いときにはチャネル領域88中
央からP型不純物が供給されるために、吸い出し前後の
P型不純物濃度差は顕著ではない。
【0005】しかし、拡散層幅が狭い時には、チャネル
領域88中央からP型不純物が十分に供給されないため
に吸い出し前後のP型不純物濃度差は顕著となる。拡散
層幅が狭いチャネル領域88の表面のP型不純物濃度が
薄くなることで、NMOSFETのしきい値電圧が低く
なり、逆狭チャネル効果が観察される。
【0006】このようなNMOSFET逆狭チャネル効
果は、拡散層幅でNMOSFETの電気特性が大きく変
化することを意味しており、従って、従来は、同一基板
上に様々な拡散層幅を持つNMOSFETを有する半導
体装置の回路設計は困難であった。
【0007】図6は、従来の半導体装置における逆狭チ
ャネル効果を抑制するための製造方法を示した前半2工
程のNMOSFET構造の概略平面図である。図7は、
従来の半導体装置における逆狭チャネル効果を抑制する
ための製造方法を示した後半2工程のNMOSFET構
造の概略平面図である。
【0008】図6の(a)に示した平面図は、半導体基
板上に溝を掘り、その溝をシリコン酸化膜等で埋め込む
ことにより、素子分離領域50と、素子領域を形成した
状態とを示している。ここで、素子領域の拡散層幅W3
が広い領域、例えば、W3>0.4μmの領域を第1素子領
域52、素子領域の拡散層幅W4が狭い領域、例えばW
4≦0.4μmの領域を第2素子領域54とする。
【0009】続いて、ウェルの形成等に必要なイオン注
入を行う。この中で、図6の(b)に示すように、フォ
トレジスト56を塗布し、フォトリソグラフィーを用い
て、拡散層幅が狭い第2素子領域54のみを開口した状
態で、P型不純物の追加注入が行われる。このP型不純
物の追加注入が、従来のNMOSFET構造における逆
狭チャネル効果を抑制するためのポイントである。
【0010】続いて、ゲート酸化膜とゲート電極膜の形
成を行う。その後、フォトリソグラフィーを用いてパタ
ーンニングを行いゲート電極58を形成し、さらに、フ
ォトリソグラフィー、イオン注入、ゲートサイドウォー
ルの形成、注入イオン活性化のための高温熱処理等を組
み合わせて行うことにより、図7の(c)に示した所望
のNMOSFET構造が形成される。
【0011】ここで、図7の(c)に示したCの領域を
拡大したものが図7の(d)の平面図である。ここで
は、チャネル領域66の表面のP型不純物濃度が分かり
易いようにゲート電極58を取り除いて示した。ここ
で、第2素子領域54はP型不純物の追加注入を行って
いるため、素子分離領域50にP型不純物が高温熱処理
中に吸い出されるが、チャネル領域66の中央でP型不
純物濃度が濃い領域60が残ることになり、第2素子領
域54のNMOSFETのしきい値電圧を、P型不純物
の追加注入を行っていない第1素子領域52のNMOS
FETのしきい値電圧と同等にすることができる。
【0012】本発明の分野に関連する技術を過去の特許
出願から遡及調査すると、まず、特開平4−31296
9号公報では、狭いチャネル幅を有するMOSFETの
チャネル領域の不純物濃度を広いチャネル幅を有するM
OSFETのチャネル領域の不純物濃度以上とすること
により、逆狭チャネル効果を抑制し、安定したしきい値
を得る半導体装置およびその製造方法を開示している。
【0013】また、特開平10−294454号公報で
は、ゲート酸化膜界面付近のみに不純物濃度が高い領域
を形成するため、MOSFETのゲート電極形成後に不
純物を回転斜め注入するMOSFET及びその製造方法
を開示している。
【0014】
【発明が解決しようとする課題】しかしながら、上記従
来例の半導体装置及びその製造方法では、第2素子領域
54に存在するNMOSFETのチャネル領域66の中
央部にP型不純物の追加注入によって生じたP型不純物
濃度が濃い領域60が存在するために、半導体がON状
態の時にチャネル領域66に誘起される反転電荷量が減
少し、その結果、チャネル抵抗が増加するためにON電
流が減少するといった問題点があった。
【0015】なお、特開平10−294454号公報に
開示された半導体装置の製造方法では、ゲート酸化膜界
面付近のみに不純物濃度が高い領域を形成するための具
体的手段として、MOSFETのゲート電極を形成する
工程後に不純物を回転斜め注入しており、本発明に係る
半導体装置の製造方法との一致点が見られるが、不純物
を回転斜め注入する時点は、MOSFETのゲート電極
を形成した直後であるように解釈され、すなわち、MO
SFETのゲート電極を形成する工程と、不純物を回転
斜め注入する工程との間においては、他の何らかの予備
的な工程の介在を明記してはいない。
【0016】これに対し、本発明に係る半導体装置の製
造方法では、NMOSFETのゲート電極を形成する工
程後に、さらに、第2素子領域14に、LDD(低濃度
ドーピングドレイン)領域形成のためのリン又はヒ素の
LDD注入を実施して第2素子領域14の活性化を行う
予備的な活性化工程を加え、上記活性化工程の実施後
に、図2の(d)に示すBF2イオンの回転斜め注入を
実施することにより、ボロンの吸い出しの影響を最小限
に抑えた状態で、拡散層幅の狭い領域への追加注入を行
っている。
【0017】本発明は、上記従来の半導体装置及びその
製造方法における問題点に鑑みてなされたものであっ
て、逆狭チャネル効果を抑制するための追加イオン注入
をチャネル端のみに制限することによりチャネル抵抗の
増加を防止することができる半導体装置及びその製造方
法を提供することを目的とする。
【0018】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係るNMOSFETは、「半導体基板
と、前記半導体基板上に溝を掘って形成された素子分離
領域と、前記半導体基板上に形成した両端に素子分離領
域を有するチャネル領域と、前記チャネル領域を挟んで
形成したソース領域及びドレイン領域を有する半導体装
置において、前記ゲート電極を形成した後の素子領域
に、LDD(低濃度ドーピングドレイン)領域形成のた
めのリン又はヒ素のLDD注入を実施して活性化する
1の工程と、前記第1の工程の後、前記ゲート電極をマ
スクしたP型不純物の回転斜めイオン注入を行うことに
より、前記P型不純物をチャネル端のみに注入する第2
の工程と、前記イオン注入工程の後、N型不純物をイオ
ン注入し、注入イオン活性化のための高温熱処理を行う
ことにより前記ソース領域又は前記ドレイン領域を形成
するとともに、前記高温熱処理中に前記素子分離領域に
P型不純物が吸い出されることにより、前記チャネル領
域のうち前記素子分離領域に接し、かつ前記ソース領域
又は前記ドレイン領域に接していない部分に、P型不純
物濃度が前記チャネル領域の他の部分よりも薄い領域を
形成する第3の工程とによって製造されたたことを特徴
とする半導体装置」(請求項1)、を特徴とし、これに
より上記目的を達成することができる。
【0019】さらに、上記NMOSFETにおいて、 ・前記イオン注入手段で使用するP型不純物がBF2
オンであること(請求項)、 ・前記ソース領域と前記ドレイン領域を、ヒ素を用いて
形成したこと(請求項)、を特徴とする。
【0020】また、上記の課題を解決するために、本発
明に係る半導体装置の製造方法は、「半導体基板と、前
記半導体基板上に溝を掘って形成された素子分離領域
と、前記半導体基板上に形成した両端に素子分離領域を
有するチャネル領域と、前記チャネル領域を挟んで形成
したソース領域及びドレイン領域を有する半導体装置の
製造方法において、前記ゲート電極を形成した後の素子
領域に、LDD(低濃度ドーピングドレイン)領域形成
のためのリン又はヒ素のLDD注入を実施して活性化す
第1の工程と、前記第1の工程の後、前記ゲート電極
をマスクしたP型不純物の回転斜めイオン注入を行うこ
とにより、前記P型不純物をチャネル端のみに注入する
第2の工程と、前記イオン注入工程の後、N型不純物を
イオン注入し、注入イオン活性化のための高温熱処理を
行うことにより前記ソース領域又は前記ドレイン領域を
形成するとともに、前記高温熱処理中に前記素子分離領
域にP型不純物が吸い出されることにより、前記チャネ
ル領域のうち前記素子分離領域に接し、かつ前記ソース
領域又は前記ドレイン領域に接していない部分に、P型
不純物濃度が前記チャネル領域の他の部分よりも薄い領
域を形成する第3の工程とを有することを特徴とする半
導体装置の製造方法」(請求項)を特徴とし、これに
より上記目的を達成することができる。
【0021】さらに、上記半導体装置の製造方法におい
て、 ・前記イオン注入工程で使用するP型不純物がBF2
オンであること(請求項)、 ・前記ソース領域と前記ドレイン領域を、ヒ素を用いて
形成したこと(請求項)、を特徴とする。
【0022】すなわち、本発明においては、溝素子分離
を用いた半導体装置の従来の製造方法で観察されていた
逆狭チャネル効果を抑制するため、半導体装置が形成さ
れる領域の拡散層幅(ゲートチャネル幅)の狭い領域
に、フォトリソグラフィー工程を用いて選択的に、ゲー
ト電極を形成した後、素子領域に、LDD(低濃度ドー
ピングドレイン)領域形成のためのリン又はヒ素のLD
D注入を実施して活性化し、その後、P型不純物の回転
斜め注入を行うことを特徴としている。
【0023】この方法では、逆狭チャネル効果を抑制す
るための追加イオン注入がチャネル端のみで行われるた
めに、結果としてオン電流の低下を最低限に抑えること
ができる。
【0024】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1乃至図4は、本発明の実施の
形態に係る半導体装置の製造方法を示した工程順の概略
平面図及び断面図である。図1の(a)に示す工程で
は、半導体基板上に溝を掘り、その溝をシリコン酸化膜
等で埋め込むことにより、素子分離領域10と素子領域
を形成した状態を示している。ここで、素子領域の拡散
層幅W1が広い領域、例えばW1>0.4μmの領域を第1
素子領域12、素子領域の拡散層幅W2が狭い領域、例
えばW2≦0.4μmの領域を第2素子領域14とする。
【0025】続いて、図1の(b)に示す工程では、ウ
ェルの形成等に必要なイオン注入を行った後、ゲート酸
化膜とゲート電極膜の形成を行う。その後、フォトリソ
グラフィーを用いてパターンニングを行いゲート電極1
6を形成する。
【0026】続いて、図2の(c)に示す工程では、フ
ォトレジスト18を塗布し、フォトリソグラフィーを用
いて、拡散層幅が狭い第2素子領域14のみを開口す
る。次に、LDD(低濃度ドーピングドレイン)領域形
成のために、第2素子領域14に、リン又はヒ素のLD
D注入を行い、第2素子領域14の活性化を行う。続い
て、図2の(d)に示す工程、すなわち、図2の(c)
に示した資料を線分A−Aで切断した時の断面図を示し
た工程では、第2素子領域14に、P型不純物、例えば
BF2イオンの回転斜め注入20を行う。
【0027】続いて、図3の(e)に示す工程では、
フォトリソグラフィー、イオン注入、ゲートサイドウォ
ールの形成、注入イオン活性化のための高温熱処理等を
組み合わせて行うことにより、所望のNMOSFETを
形成する。上記の図3の(e)のBの領域を拡大したも
のが図3の(f)に示す図である。又、図3の(f)で
は示されていないチャネル領域の表面のP型不純物濃度
が分かり易いようにゲート電極16を取り除いて図示し
たものが、図4の(g)に示す平面図であり、上記のチ
ャネル領域は、チャネル領域28として示している。
【0028】ここで、チャネル領域28の中でP型不純
物濃度の薄い領域22は、素子分離領域10に接しては
いるが、ソース領域24又はドレイン領域26には接し
ていない部分の領域として形成されている。
【0029】チャネル領域28の表面のP型不純物濃度
が上記のようになる理由は次のとおりである。まず、チ
ャネル領域28の表面のP型不純物濃度が薄くなるの
は、素子分離領域10にP型不純物が高温熱処理中に吸
い出されるためであり、この吸い出しは、ソース領域2
4とドレイン領域26形成のためのイオン注入により発
生する格子間シリコンで加速される。
【0030】従って、素子分離領域10に接している領
域とソース領域24又はドレイン領域26に接している
領域が表面のP型不純物濃度が薄くなる。しかし、ソー
ス領域24又はドレイン領域26に接している領域は、
図2の(d)で示したP型不純物の回転斜め注入20で
追加イオン注入されているために、最終的には図4の
(g)のP型不純物濃度の薄い領域22のような分布と
なるのである。その後、層間膜や配線等の形成が行われ
ることにより本実施の形態に係る半導体装置が完成す
る。
【0031】このようにして形成された、拡散層幅W2
が狭い第2素子領域14上のNMOSFETは、不必要
にチャネル領域28中央の表面のP型不純物濃度を高く
することなく、ソース領域24とドレイン領域26に接
している領域のみのP型不純物濃度を高くすることとな
るので、しきい値電圧を高くし、逆狭チャネル効果を抑
制することができ、その結果として、チャネル抵抗を増
加させることがないので、オン電流の低下を最低限に抑
えることができる。
【0032】なお、上記実施の形態の説明では、素子分
離領域10にP型不純物が高温熱処理中に吸い出され、
この吸い出しは、ソース領域24とドレイン領域26形
成のためのN型不純物イオン注入により発生する格子間
シリコンで加速されると説明した。そのため、ソース領
域24とドレイン領域26の形成を、質量数の大きいヒ
素を用いて形成した時には、発生する格子間シリコンが
多いため、ソース領域24とドレイン領域26に接する
チャネル領域28のP型不純物の吸い出しを一層多くす
ることが可能となり、更に効果的である。
【0033】
【発明の効果】以上に説明したとおり、本発明に係る半
導体装置及びその製造方法に依れば、製造時にチャネル
領域中央の表面のP型不純物濃度を不必要に高くするこ
となく、ソース領域とドレイン領域に接している領域の
みのP型不純物濃度を高くすることができるので、しき
い値電圧を高くし、逆狭チャネル効果を抑制することが
可能となり、チャネル抵抗の増加によるオン電流の低下
を最低限に抑えることができる。
【0034】また、ソース領域とドレイン領域の形成
を、質量数の大きいヒ素を用いて形成することにより、
格子間シリコンを更に多く発生させて、ソース領域とド
レイン領域に接するチャネル領域でのP型不純物の吸い
出しを一層多くすることが可能となり、更に効果的に、
チャネル抵抗の増加によるオン電流の低下を防ぐことが
できる。
【0035】さらに、拡散層幅でNMOSFETの電気
特性が安定するので、同一基板上に様々な拡散層幅を持
つNMOSFETを有する半導体装置の回路設計が可能
となる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置の製造方
法を示した工程順の概略平面図(a)、(b)である。
【図2】本発明の実施の形態に係る半導体装置の製造方
法を示した工程順の概略平面図(c)と、(c)のA−
A部分の概略断面図(d)である。
【図3】本発明の実施の形態に係る半導体装置の製造方
法を示した工程順の概略平面図(e)と、(e)のB部
分の拡大概略平面図(f)である。
【図4】本発明の実施の形態に係る半導体装置の製造方
法を示した工程順の概略平面図(g)である。
【図5】従来の半導体装置のNMOSFET構造を示す
ための概略平面図である。
【図6】従来の半導体装置のNMOSFETにおける逆
狭チャネル効果を抑制するための製造方法を示した概略
平面図(a)、(b)である。
【図7】従来の半導体装置のNMOSFETにおける逆
狭チャネル効果を抑制するための製造方法を示した概略
平面図(c)と、(c)のC部分の拡大概略平面図
(d)である。
【符号の説明】
10 素子分離領域 12 第1素子領域 14 第2素子領域 16 ゲート電極 18 フォトレジスト 20 回転斜めイオン注入 22 P型不純物濃度の薄い部分 24 ソース領域 26 ドレイン領域 28 チャネル領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 21/265 H01L 21/336

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板と、前記半導体基板上に溝を掘
    って形成された素子分離領域と、前記半導体基板上に形
    成した両端に素子分離領域を有するチャネル領域と、前
    記チャネル領域を挟んで形成したソース領域及びドレイ
    ン領域を有する半導体装置において、 前記ゲート電極を形成した後の素子領域に、LDD(低
    濃度ドーピングドレイン)領域形成のためのリン又はヒ
    素のLDD注入を実施して活性化する第1の工程と、 前記第1の工程の後、前記ゲート電極をマスクしたP型
    不純物の回転斜めイオン注入を行うことにより、前記P
    型不純物をチャネル端のみに注入する第2の工程と、 前記イオン注入工程の後、N型不純物をイオン注入し、
    注入イオン活性化のための高温熱処理を行うことにより
    前記ソース領域又は前記ドレイン領域を形成するととも
    に、前記高温熱処理中に前記素子分離領域にP型不純物
    が吸い出されることにより、前記チャネル領域のうち前
    記素子分離領域に接し、かつ前記ソース領域又は前記ド
    レイン領域に接していない部分に、P型不純物濃度が前
    記チャネル領域の他の部分よりも薄い領域を形成する第
    3の工程と、 によって製造されたたことを特徴とする半導体装置。
  2. 【請求項2】前記イオン注入手段で使用するP型不純物
    がBF2イオンであることを特徴とする請求項に記載
    の半導体装置。
  3. 【請求項3】前記ソース領域と前記ドレイン領域を、ヒ
    素を用いて形成したことを特徴とする請求項1又は2
    記載の半導体装置。
  4. 【請求項4】半導体基板と、前記半導体基板上に溝を掘
    って形成された素子分離領域と、前記半導体基板上に形
    成した両端に素子分離領域を有するチャネル領域と、前
    記チャネル領域を挟んで形成したソース領域及びドレイ
    ン領域を有する半導体装置の製造方法において、 前記ゲート電極を形成した後の素子領域に、LDD(低
    濃度ドーピングドレイン)領域形成のためのリン又はヒ
    素のLDD注入を実施して活性化する第1の工程と、 前記第1の工程の後、前記ゲート電極をマスクしたP型
    不純物の回転斜めイオン注入を行うことにより、前記P
    型不純物をチャネル端のみに注入する第2の工程と、 前記イオン注入工程の後、N型不純物をイオン注入し、
    注入イオン活性化のための高温熱処理を行うことにより
    前記ソース領域又は前記ドレイン領域を形成するととも
    に、前記高温熱処理中に前記素子分離領域にP型不純物
    が吸い出されることにより、前記チャネル領域のうち前
    記素子分離領域に接し、かつ前記ソース領域又は前記ド
    レイン領域に接していない部分に、P型不純物濃度が前
    記チャネル領域の他の部分よりも薄い領域を形成する第
    3の工程と、 を有することを特徴とする半導体装置の製造方法。
  5. 【請求項5】前記イオン注入工程で使用するP型不純物
    がBF2イオンであることを特徴とする請求項記載の
    半導体装置の製造方法。
  6. 【請求項6】前記ソース領域と前記ドレイン領域を、ヒ
    素を用いて形成したことを特徴とする請求項4又は5
    記載の半導体装置の製造方法。
JP05500699A 1999-03-03 1999-03-03 半導体装置及びその製造方法 Expired - Fee Related JP3430063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05500699A JP3430063B2 (ja) 1999-03-03 1999-03-03 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05500699A JP3430063B2 (ja) 1999-03-03 1999-03-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000252464A JP2000252464A (ja) 2000-09-14
JP3430063B2 true JP3430063B2 (ja) 2003-07-28

Family

ID=12986583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05500699A Expired - Fee Related JP3430063B2 (ja) 1999-03-03 1999-03-03 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3430063B2 (ja)

Also Published As

Publication number Publication date
JP2000252464A (ja) 2000-09-14

Similar Documents

Publication Publication Date Title
JP3077630B2 (ja) 半導体装置およびその製造方法
JP3977013B2 (ja) 個別に最適化されたnチャネルおよびpチャネルトランジスタ性能のための除去可能なサイドウォールスペーサを用いるcmosプロセス
US6316302B1 (en) Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
JP3443355B2 (ja) 半導体装置の製造方法
JP2897004B2 (ja) Cmosfet製造方法
JP3019925B2 (ja) 半導体素子の製造方法
US5925914A (en) Asymmetric S/D structure to improve transistor performance by reducing Miller capacitance
JP2000077613A (ja) 半導体装置の製造方法
JP2586844B2 (ja) 半導体装置の製造方法
JP3448546B2 (ja) 半導体装置とその製造方法
JPS6055665A (ja) 半導体装置の製造方法
JP2001007325A (ja) 電界効果型トランジスタ
JP3425043B2 (ja) Mis型半導体装置の製造方法
JPH04218925A (ja) 半導体装置およびその製造方法
JP2003060064A (ja) Mosfet、半導体装置及びその製造方法
JP3430063B2 (ja) 半導体装置及びその製造方法
JP2852901B2 (ja) Mosfetの製造方法
JP2623902B2 (ja) 半導体装置とその製造方法
JP2873942B2 (ja) Mos電界効果トランジスタの製造方法
JPH1012870A (ja) 半導体装置及びその製造方法
JP3423081B2 (ja) 半導体装置の製造方法
JPH0828501B2 (ja) 半導体装置の製造方法
JP2776891B2 (ja) 半導体集積回路装置
JP2892415B2 (ja) 半導体素子の製造方法
JP3221413B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees