JP3221413B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP3221413B2 JP3221413B2 JP27963798A JP27963798A JP3221413B2 JP 3221413 B2 JP3221413 B2 JP 3221413B2 JP 27963798 A JP27963798 A JP 27963798A JP 27963798 A JP27963798 A JP 27963798A JP 3221413 B2 JP3221413 B2 JP 3221413B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion
- impurity
- semiconductor device
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関するものであり、特に詳しく
は、不純物の増速拡散を有効に抑制し、短チャネル化を
防止した微細化半導体装置及びその製造方法に関するも
のである。
導体装置の製造方法に関するものであり、特に詳しく
は、不純物の増速拡散を有効に抑制し、短チャネル化を
防止した微細化半導体装置及びその製造方法に関するも
のである。
【０００２】
【従来の技術】半導体装置の微細化による短チャネル化
を抑制するためには、浅接合形成技術が不可欠であっ
て、チャネル領域を含めた不純物拡散層をどのように構
成するかは重要な技術である。特に、イオン注入による
不純物導入においては、注入欠陥に起因した増速拡散を
抑制することが微細化の一つのファクターとなってい
る。
を抑制するためには、浅接合形成技術が不可欠であっ
て、チャネル領域を含めた不純物拡散層をどのように構
成するかは重要な技術である。特に、イオン注入による
不純物導入においては、注入欠陥に起因した増速拡散を
抑制することが微細化の一つのファクターとなってい
る。
【０００３】このため、短チャネル効果を抑制するため
の施策として、近年ソース／ドレイン拡散層の構造とし
て、ゲート電極に近い領域ではエクステンション領域と
称する極めて浅い高濃度の不純物拡散層を設ける構造が
主流となりつつある。この構造の製造工程の断面模式図
である図７を参照すると、ソース／ドレイン不純物拡散
層の製造方法は次のとおりになっている。
の施策として、近年ソース／ドレイン拡散層の構造とし
て、ゲート電極に近い領域ではエクステンション領域と
称する極めて浅い高濃度の不純物拡散層を設ける構造が
主流となりつつある。この構造の製造工程の断面模式図
である図７を参照すると、ソース／ドレイン不純物拡散
層の製造方法は次のとおりになっている。
【０００４】まず、半導体基板１の表面の素子分離領域
にフィールド酸化膜２が形成され、素子形成領域にゲー
ト酸化膜４が形成される。その後、ゲート電極３が形成
された後、エクステンション領域１１の形成のために、
イオン注入、或は固相拡散、気相拡散、プラズマドーピ
ング、レーザードーピング技術などにより、極めて浅く
且つ高濃度に不純物がドーピングされた領域１１として
形成される。
にフィールド酸化膜２が形成され、素子形成領域にゲー
ト酸化膜４が形成される。その後、ゲート電極３が形成
された後、エクステンション領域１１の形成のために、
イオン注入、或は固相拡散、気相拡散、プラズマドーピ
ング、レーザードーピング技術などにより、極めて浅く
且つ高濃度に不純物がドーピングされた領域１１として
形成される。
【０００５】次にゲート電極３にサイドウォール５を形
成した後、エクステンション領域１１より深い拡散層６
を形成するためのイオン注入を行い、活性化アニールに
よりエクステンション領域１１と併せて半導体素子のソ
ース／ドレイン拡散層６が形成される。しかしながら、
このソース／ドレイン拡散層６の製造工程において、深
いソース／ドレイン拡散層６を形成するためのイオン注
入工程において、同時に基板中に導入される点欠陥等の
イオン注入欠陥が活性化アニール時に不純物の増速拡散
を起こし、先に形成しておいたエクステンション領域１
１の不純物、さらにはチャネル領域やウエルの不純物の
再分布を引き起こし、半導体素子の微細化が困難になる
他、しきい値の制御が困難になることが問題となる。
成した後、エクステンション領域１１より深い拡散層６
を形成するためのイオン注入を行い、活性化アニールに
よりエクステンション領域１１と併せて半導体素子のソ
ース／ドレイン拡散層６が形成される。しかしながら、
このソース／ドレイン拡散層６の製造工程において、深
いソース／ドレイン拡散層６を形成するためのイオン注
入工程において、同時に基板中に導入される点欠陥等の
イオン注入欠陥が活性化アニール時に不純物の増速拡散
を起こし、先に形成しておいたエクステンション領域１
１の不純物、さらにはチャネル領域やウエルの不純物の
再分布を引き起こし、半導体素子の微細化が困難になる
他、しきい値の制御が困難になることが問題となる。
【０００６】又、特開平６−２６７８８１号公報には、
増速拡散を抑制する為に不純物の高濃度領域と低濃度領
域とを２層に形成する事が開示されているが、その主目
的はアモルファス領域を積極的に形成させて点欠陥を吸
収する様にしたもので、不純物のドープ量も本発明のド
ープ量と比較して相対的に低いものである。又、特開平
８−１８０４７号公報及び特開平９−３０６８６２号公
報には、上記公知例と同様の目的でソース拡散領域とド
レイン拡散領域とは分離して不純物の高濃度層を形成す
るものであり、又不純物のドープ量も本発明のドープ量
と比較して相対的に低いものである。
増速拡散を抑制する為に不純物の高濃度領域と低濃度領
域とを２層に形成する事が開示されているが、その主目
的はアモルファス領域を積極的に形成させて点欠陥を吸
収する様にしたもので、不純物のドープ量も本発明のド
ープ量と比較して相対的に低いものである。又、特開平
８−１８０４７号公報及び特開平９−３０６８６２号公
報には、上記公知例と同様の目的でソース拡散領域とド
レイン拡散領域とは分離して不純物の高濃度層を形成す
るものであり、又不純物のドープ量も本発明のドープ量
と比較して相対的に低いものである。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、イオン注入時に
発生した点欠陥が不純物の増速拡散に及ぼす影響を最小
限に抑制するための半導体の製造方法に関し、短チャネ
ル効果が抑制された微細な構造を有し、高速化を最優先
とする半導体装置の製造方法を提供することにある。
は、上記した従来技術の欠点を改良し、イオン注入時に
発生した点欠陥が不純物の増速拡散に及ぼす影響を最小
限に抑制するための半導体の製造方法に関し、短チャネ
ル効果が抑制された微細な構造を有し、高速化を最優先
とする半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係る第１
の態様は、基板面にソース拡散領域、ドレイン拡散領域
が形成され、且つ当該両拡散領域に挟まれた当該基板面
にゲート酸化膜を介して電極が設けられている半導体装
置であって、当該ソース拡散領域及びドレイン拡散領域
の側面部と当該電極部の下部端面との間の領域に、当該
拡散領域の不純物の濃度よりも高い不純物濃度を持つエ
クステンション領域が形成されていると共に、当該ソー
ス拡散領域及びドレイン拡散領域の当該基板表面から当
該両拡散領域内に、所定の深さに形成された不純物濃度
の高い不純物の拡散抑制層が形成されており、且つ当該
不純物拡散抑制層の不純物濃度は、１×１０21 ／ｃｍ3
以上である事を特徴とする半導体装置であり、又本発明
に係る第２の態様としては、基板面にソース拡散領域、
ドレイン拡散領域が形成され、且つ当該両拡散領域に挟
まれた当該基板面にゲート酸化膜を介して電極が設けら
れている半導体装置を製造するに際し、当該基板上にゲ
ート酸化膜を介してゲート電極部を形成する工程、当該
ゲート電極部をマスクとして当該ゲート電極部の両側の
当該基板表面から不純物を高濃度にドーピングして、当
該不純物が浅く且つ高濃度にドーピングされた第１の拡
散領域を形成する工程、当該ゲート電極部の側面部にサ
イドウォールを形成する工程、当該ゲート電極部と当該
サイドウォールをマスクとして不純物をドーピングする
事によって当該第１の拡散領域の深さよりも深い第２の
拡散領域を形成すると同時に、不純物濃度が１×１０ 21
／ｃｍ 3 を越える様にドーピング処理することにより当
該第１と第２の拡散領域の重複領域部の少なくとも一部
に不純物拡散抑制層を形成し、同時にエクステンション
領域を形成する工程とから構成されている事を特徴とす
る半導体装置の製造方法である。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係る第１
の態様は、基板面にソース拡散領域、ドレイン拡散領域
が形成され、且つ当該両拡散領域に挟まれた当該基板面
にゲート酸化膜を介して電極が設けられている半導体装
置であって、当該ソース拡散領域及びドレイン拡散領域
の側面部と当該電極部の下部端面との間の領域に、当該
拡散領域の不純物の濃度よりも高い不純物濃度を持つエ
クステンション領域が形成されていると共に、当該ソー
ス拡散領域及びドレイン拡散領域の当該基板表面から当
該両拡散領域内に、所定の深さに形成された不純物濃度
の高い不純物の拡散抑制層が形成されており、且つ当該
不純物拡散抑制層の不純物濃度は、１×１０21 ／ｃｍ3
以上である事を特徴とする半導体装置であり、又本発明
に係る第２の態様としては、基板面にソース拡散領域、
ドレイン拡散領域が形成され、且つ当該両拡散領域に挟
まれた当該基板面にゲート酸化膜を介して電極が設けら
れている半導体装置を製造するに際し、当該基板上にゲ
ート酸化膜を介してゲート電極部を形成する工程、当該
ゲート電極部をマスクとして当該ゲート電極部の両側の
当該基板表面から不純物を高濃度にドーピングして、当
該不純物が浅く且つ高濃度にドーピングされた第１の拡
散領域を形成する工程、当該ゲート電極部の側面部にサ
イドウォールを形成する工程、当該ゲート電極部と当該
サイドウォールをマスクとして不純物をドーピングする
事によって当該第１の拡散領域の深さよりも深い第２の
拡散領域を形成すると同時に、不純物濃度が１×１０ 21
／ｃｍ 3 を越える様にドーピング処理することにより当
該第１と第２の拡散領域の重複領域部の少なくとも一部
に不純物拡散抑制層を形成し、同時にエクステンション
領域を形成する工程とから構成されている事を特徴とす
る半導体装置の製造方法である。
【０００９】
【発明の実施の形態】本発明に係る当該半導体装置及び
半導体装置の製造方法に於いては、上記した様な技術構
成を採用しており、より具体的には、高濃度不純物拡散
層の形成過程において、イオン注入により不純物を５×
１０15 ／ｃｍ2を超える濃度で導入し、この領域に不純
物のクラスターと称される不純物拡散抑制層を形成する
こと、及び上記の構造を得るために、注入イオンの７０
％以上が不純物濃度１×１０21 ／ｃｍ3を超える領域に
存在するような条件で注入を行うことによって、高濃度
のイオン注入領域にクラスターを形成し、これを点欠陥
のシンクとして作用させることにで不純物の増速拡散を
抑制することにある。
半導体装置の製造方法に於いては、上記した様な技術構
成を採用しており、より具体的には、高濃度不純物拡散
層の形成過程において、イオン注入により不純物を５×
１０15 ／ｃｍ2を超える濃度で導入し、この領域に不純
物のクラスターと称される不純物拡散抑制層を形成する
こと、及び上記の構造を得るために、注入イオンの７０
％以上が不純物濃度１×１０21 ／ｃｍ3を超える領域に
存在するような条件で注入を行うことによって、高濃度
のイオン注入領域にクラスターを形成し、これを点欠陥
のシンクとして作用させることにで不純物の増速拡散を
抑制することにある。
【００１０】
【実施例】以下に、本発明に係る半導体装置及び半導体
装置の製造方法の一具体例の構成を図面を参照しながら
詳細に説明する。即ち、図１は、本発明に係る半導体装
置の一具体例の構成を示す図であり、図中、基板１表面
にソース拡散領域６、ドレイン拡散領域６’が形成さ
れ、且つ当該両拡散領域６、６’に挟まれた当該基板１
の表面にゲート酸化膜４を介してゲート電極部３が設け
られている半導体装置２０であって、当該ソース拡散領
域６及びドレイン拡散領域６’の側面部と当該電極部３
の下部端面との間の領域に、当該拡散領域６、６’の不
純物の濃度よりも高い不純物濃度を持つエクステンショ
ン領域７が形成されている半導体装置２０が示されてい
る。
装置の製造方法の一具体例の構成を図面を参照しながら
詳細に説明する。即ち、図１は、本発明に係る半導体装
置の一具体例の構成を示す図であり、図中、基板１表面
にソース拡散領域６、ドレイン拡散領域６’が形成さ
れ、且つ当該両拡散領域６、６’に挟まれた当該基板１
の表面にゲート酸化膜４を介してゲート電極部３が設け
られている半導体装置２０であって、当該ソース拡散領
域６及びドレイン拡散領域６’の側面部と当該電極部３
の下部端面との間の領域に、当該拡散領域６、６’の不
純物の濃度よりも高い不純物濃度を持つエクステンショ
ン領域７が形成されている半導体装置２０が示されてい
る。
【００１１】本発明に係る当該半導体装置２０に於ける
当該エクステンション領域７の深さは、当該ソース拡散
領域及びドレイン拡散領域６、６’の深さよりも浅く形
成されている事が望ましい。又、本発明に於いては、当
該ソース拡散領域及びドレイン拡散領域６、６’の当該
基板１の表面から当該両拡散領域６、６’内に、所定の
深さに形成された不純物濃度の高い不純物の拡散抑制層
８が形成されている事が望ましい。
当該エクステンション領域７の深さは、当該ソース拡散
領域及びドレイン拡散領域６、６’の深さよりも浅く形
成されている事が望ましい。又、本発明に於いては、当
該ソース拡散領域及びドレイン拡散領域６、６’の当該
基板１の表面から当該両拡散領域６、６’内に、所定の
深さに形成された不純物濃度の高い不純物の拡散抑制層
８が形成されている事が望ましい。
【００１２】本発明に於ける当該不純物拡散抑制層８
は、当該半導体装置２０に於ける当該エクステンション
領域７の深さよりも浅い深さを有している事が望まし
い。本発明に於ける当該不純物拡散抑制層８は、クラス
ターとも称されるものであって、例えば、ドーピングさ
れた不純物同志、或いは当該不純物と基板の構成分子、
例えばシリコンとが結合して大きな分子状として存在し
ており、従来存在している点欠陥を吸収して不純物の増
速拡散を抑制する機能を有するものである。
は、当該半導体装置２０に於ける当該エクステンション
領域７の深さよりも浅い深さを有している事が望まし
い。本発明に於ける当該不純物拡散抑制層８は、クラス
ターとも称されるものであって、例えば、ドーピングさ
れた不純物同志、或いは当該不純物と基板の構成分子、
例えばシリコンとが結合して大きな分子状として存在し
ており、従来存在している点欠陥を吸収して不純物の増
速拡散を抑制する機能を有するものである。
【００１３】その為、当該不純物拡散抑制層８は、従来
のドーピング条件とは異なり、極めて高濃度に不純物を
ドーピングする事が必要であり、例えば、当該不純物拡
散抑制層８に於ける不純物濃度は、１×１０21 ／ｃｍ3
以上である事が好ましい。又、本発明に於いて使用され
る不純物は特に限定されるものではないが、特に拡散係
数の高いボロンを使用する場合に効果的である。
のドーピング条件とは異なり、極めて高濃度に不純物を
ドーピングする事が必要であり、例えば、当該不純物拡
散抑制層８に於ける不純物濃度は、１×１０21 ／ｃｍ3
以上である事が好ましい。又、本発明に於いて使用され
る不純物は特に限定されるものではないが、特に拡散係
数の高いボロンを使用する場合に効果的である。
【００１４】処で、本発明に係る上記した技術構成の背
景は、以下の通りである。即ち、図２に示すように拡散
層中の不純物分布のうち、例えばドーパントとしてボロ
ンを用いた場合、活性化熱処理温度が１０００℃では、
キャリアの固溶限は１×１０20／ｃｍ3 程度である。し
たがって、この濃度以上の不純物は殆ど不活性なまま基
板の表面領域に存在することになる。そして、この不活
性なボロンは注入ドーズ量を多くすればするほど増加す
る。
景は、以下の通りである。即ち、図２に示すように拡散
層中の不純物分布のうち、例えばドーパントとしてボロ
ンを用いた場合、活性化熱処理温度が１０００℃では、
キャリアの固溶限は１×１０20／ｃｍ3 程度である。し
たがって、この濃度以上の不純物は殆ど不活性なまま基
板の表面領域に存在することになる。そして、この不活
性なボロンは注入ドーズ量を多くすればするほど増加す
る。
【００１５】また、図３に示すように、イオン注入ドー
ズ量の増加とともに接合は深くなるが、ある程度のドー
ズ量を超えると接合深さは変化しなくなる。そして、こ
の不活性なボロンは、さらに高温または長時間のアニー
ルを行っても拡散せず、不活性なままである。更に図４
に示すようにイオン注入時に導入された点欠陥が、周辺
の他のドーパントに及ぼす影響を調べると、例えばボロ
ンを２ｋｅＶで注入した場合には、注入ドーズ量を高く
すると不純物の増速拡散の影響が抑制されることが分か
る。
ズ量の増加とともに接合は深くなるが、ある程度のドー
ズ量を超えると接合深さは変化しなくなる。そして、こ
の不活性なボロンは、さらに高温または長時間のアニー
ルを行っても拡散せず、不活性なままである。更に図４
に示すようにイオン注入時に導入された点欠陥が、周辺
の他のドーパントに及ぼす影響を調べると、例えばボロ
ンを２ｋｅＶで注入した場合には、注入ドーズ量を高く
すると不純物の増速拡散の影響が抑制されることが分か
る。
【００１６】これらのことから、高濃度の不活性ボロン
はクラスターと称される不純物拡散抑制層８を形成し、
点欠陥のシンクとなるために、不純物の増速拡散が抑制
されると考えられ、接合深さを浅く保ちつつ周辺不純物
の再分布を抑制することが出来る。以下に、本発明に係
る当該半導体装置２０及びその製造方法の具体例を説明
する。
はクラスターと称される不純物拡散抑制層８を形成し、
点欠陥のシンクとなるために、不純物の増速拡散が抑制
されると考えられ、接合深さを浅く保ちつつ周辺不純物
の再分布を抑制することが出来る。以下に、本発明に係
る当該半導体装置２０及びその製造方法の具体例を説明
する。
【００１７】本発明の具体例について図１の断面図を用
いて説明するならば、まず、半導体基板１の表面の素子
分離領域にフィールド酸化膜２を形成し、素子形成領域
にゲート酸化膜４及びゲート電極３を形成する。ここ
で、将来エクステンション領域７部分を構成する領域の
形成のために、イオン注入により極めて浅く且つ高濃度
に不純物がドーピングされた領域１０（つまり図７
（ａ）に示す従来の半導体装置の製造工程参照）に相当
する第１の拡散領域１０を形成する。
いて説明するならば、まず、半導体基板１の表面の素子
分離領域にフィールド酸化膜２を形成し、素子形成領域
にゲート酸化膜４及びゲート電極３を形成する。ここ
で、将来エクステンション領域７部分を構成する領域の
形成のために、イオン注入により極めて浅く且つ高濃度
に不純物がドーピングされた領域１０（つまり図７
（ａ）に示す従来の半導体装置の製造工程参照）に相当
する第１の拡散領域１０を形成する。
【００１８】係る第１の拡散領域のドーピング濃度は、
従来と同様で良くその接合深さは当該ドーピングエネル
ギーを調整する事によって任意に決定する事が可能であ
る。次にゲート電極３にサイドウォール５を形成した
後、将来エクステンション領域となる領域を含む当該第
１の拡散層領域１０より深い拡散層６、６’を形成する
ためのイオン注入を行う。
従来と同様で良くその接合深さは当該ドーピングエネル
ギーを調整する事によって任意に決定する事が可能であ
る。次にゲート電極３にサイドウォール５を形成した
後、将来エクステンション領域となる領域を含む当該第
１の拡散層領域１０より深い拡散層６、６’を形成する
ためのイオン注入を行う。
【００１９】この場合のイオン注入エネルギー及びドー
ズ量を最適化し、注入イオンのピーク位置に不純物のク
ラスター、つまり不純物拡散抑制層８を形成する。例え
ばボロンの注入エネルギーを２ｋｅＶとした場合、注入
ドーズ量を５×１０15 ／ｃｍ2とし、注入イオンの７０
％以上が不純物濃度１×１０21 ／ｃｍ3を超える領域に
存在するような条件で注入を行う。
ズ量を最適化し、注入イオンのピーク位置に不純物のク
ラスター、つまり不純物拡散抑制層８を形成する。例え
ばボロンの注入エネルギーを２ｋｅＶとした場合、注入
ドーズ量を５×１０15 ／ｃｍ2とし、注入イオンの７０
％以上が不純物濃度１×１０21 ／ｃｍ3を超える領域に
存在するような条件で注入を行う。
【００２０】即ち、図２に示した図中の実線０部分より
左の斜線で表示した領域が不純物濃度１×１０21 ／ｃｍ
3を超えており、この領域の不純物濃度が全注入量の７
０％以上に達していることがポイントである。その後、
活性化アニールを行うことにより、不純物のクラスター
と称される当該不純物拡散抑制層８が形成され、エクス
テンション領域７の増速拡散を抑制しつつ、浅い接合お
よび低抵抗層を有する半導体素子のソース／ドレイン拡
散層６、６’が形成される。
左の斜線で表示した領域が不純物濃度１×１０21 ／ｃｍ
3を超えており、この領域の不純物濃度が全注入量の７
０％以上に達していることがポイントである。その後、
活性化アニールを行うことにより、不純物のクラスター
と称される当該不純物拡散抑制層８が形成され、エクス
テンション領域７の増速拡散を抑制しつつ、浅い接合お
よび低抵抗層を有する半導体素子のソース／ドレイン拡
散層６、６’が形成される。
【００２１】ここで、本発明に係る当該具体例に於い
て、本発明の目的とする効果が得られる理由について以
下に説明する。図３には、シリコン基板にボロン注入を
行い、熱処理を行った後のボロン濃度の深さ方向分布を
示し、イオン注入ドーズ量に対するボロン分布の依存性
を示す。
て、本発明の目的とする効果が得られる理由について以
下に説明する。図３には、シリコン基板にボロン注入を
行い、熱処理を行った後のボロン濃度の深さ方向分布を
示し、イオン注入ドーズ量に対するボロン分布の依存性
を示す。
【００２２】この実験結果は、イオン注入ドーズ量をあ
る値より高くしても、拡散するボロンの濃度は変化しな
くなることを示しており、つまり、イオン注入ドーズ量
を増やしても活性化されるボロン量がある一定量以上に
ならないことを示唆しており、電気的に活性化されない
不純物は拡散層にとって過剰なものとなる。そして、こ
の過剰な不純物は注入ドーズ量を増やすと、注入飛程付
近に不活性な不純物として大量に存在することになる。
また、この付近の高濃度の不純物はその後の熱処理によ
っても殆ど拡散せず、例えばボロンの場合、不純物は元
の位置に高濃度領域を保ったままである。
る値より高くしても、拡散するボロンの濃度は変化しな
くなることを示しており、つまり、イオン注入ドーズ量
を増やしても活性化されるボロン量がある一定量以上に
ならないことを示唆しており、電気的に活性化されない
不純物は拡散層にとって過剰なものとなる。そして、こ
の過剰な不純物は注入ドーズ量を増やすと、注入飛程付
近に不活性な不純物として大量に存在することになる。
また、この付近の高濃度の不純物はその後の熱処理によ
っても殆ど拡散せず、例えばボロンの場合、不純物は元
の位置に高濃度領域を保ったままである。
【００２３】このことから、この領域のボロン原子は非
常に安定な状態になっていると思われ、ボロン原子同士
或はシリコン原子とが互いにクラスター状に結合した状
態になっていると考えられる。図４にはボロンイオン注
入ドーズ量に対する接合深さを示したものである。この
実験結果では、イオン注入エネルギーが０．５ｋｅＶお
よび２ｋｅＶの場合ともに、あるドーズ量以上に不純物
を導入しても接合は深くならないことを示しており、非
常に高濃度に不純物がイオン注入された領域が存在する
と、この領域の不純物は非常に拡散し難くなることが証
明される。
常に安定な状態になっていると思われ、ボロン原子同士
或はシリコン原子とが互いにクラスター状に結合した状
態になっていると考えられる。図４にはボロンイオン注
入ドーズ量に対する接合深さを示したものである。この
実験結果では、イオン注入エネルギーが０．５ｋｅＶお
よび２ｋｅＶの場合ともに、あるドーズ量以上に不純物
を導入しても接合は深くならないことを示しており、非
常に高濃度に不純物がイオン注入された領域が存在する
と、この領域の不純物は非常に拡散し難くなることが証
明される。
【００２４】更に図５に示すようにイオン注入時に導入
された点欠陥が、周辺の他のドーパントに及ぼす影響を
評価した結果でも、例えばボロンを２ｋｅＶで注入した
場合には、注入ドーズ量を高くすると増速拡散の影響が
抑制されることが分かる。このことは、増速拡散の原因
となるイオン注入時に発生した格子間シリコンが、この
ボロンのクラスターが形成された領域に何らかの影響を
受けていることが分かる。
された点欠陥が、周辺の他のドーパントに及ぼす影響を
評価した結果でも、例えばボロンを２ｋｅＶで注入した
場合には、注入ドーズ量を高くすると増速拡散の影響が
抑制されることが分かる。このことは、増速拡散の原因
となるイオン注入時に発生した格子間シリコンが、この
ボロンのクラスターが形成された領域に何らかの影響を
受けていることが分かる。
【００２５】その影響とは、ボロンのクラスターが格子
間シリコンのシンクとなって働いているか、或はイオン
注入時のダメージが熱処理時に格子間シリコンを消費し
ていること等が考えられる。いずれにせよ、この製造方
法は従来の製造方法に比較しても工程数は増えること無
く、半導体素子の微細化としきい値の変動を抑制するこ
とが容易になる。
間シリコンのシンクとなって働いているか、或はイオン
注入時のダメージが熱処理時に格子間シリコンを消費し
ていること等が考えられる。いずれにせよ、この製造方
法は従来の製造方法に比較しても工程数は増えること無
く、半導体素子の微細化としきい値の変動を抑制するこ
とが容易になる。
【００２６】尚、本発明に係る上記具体例に於いては、
当該不純物拡散抑制層８は、当該半導体装置２０のゲー
ト電極３の側面に設けられた側壁部５よりも外側に設け
られているものである。上記した説明から理解される様
に、本発明に係る当該半導体装置の製造方法は、基本的
には、以下の様な構成を有するものである。
当該不純物拡散抑制層８は、当該半導体装置２０のゲー
ト電極３の側面に設けられた側壁部５よりも外側に設け
られているものである。上記した説明から理解される様
に、本発明に係る当該半導体装置の製造方法は、基本的
には、以下の様な構成を有するものである。
【００２７】即ち、基板面にソース拡散領域、ドレイン
拡散領域６、６’が形成され、且つ当該両拡散領域に挟
まれた当該基板１表面にゲート酸化膜４を介してゲート
電極部３が設けられている半導体装置２０を製造するに
際し、当該基板１上にゲート酸化膜４を介してゲート電
極部３を形成する第１の工程、当該ゲート電極部３をマ
スクとして当該ゲート電極部３の両側の当該基板１の表
面から不純物を高濃度にドーピングして、当該不純物が
浅く且つ高濃度にドーピングされた第１の拡散領域１０
を形成する第２の工程、当該ゲート電極部３の側面部に
サイドウォール５を形成する第３の工程、当該ゲート電
極部３と当該サイドウォール５をマスクとして不純物を
ドーピングする事によって当該第１の拡散領域１０の深
さよりも深い第２の拡散領域６、６’を形成すると共
に、当該第１と第２の拡散領域１０と６、６’の重複領
域部の少なくとも一部に不純物拡散抑制層８を形成し、
同時にエクステンション領域７を形成する４工程とから
構成されている半導体装置の製造方法である。
拡散領域６、６’が形成され、且つ当該両拡散領域に挟
まれた当該基板１表面にゲート酸化膜４を介してゲート
電極部３が設けられている半導体装置２０を製造するに
際し、当該基板１上にゲート酸化膜４を介してゲート電
極部３を形成する第１の工程、当該ゲート電極部３をマ
スクとして当該ゲート電極部３の両側の当該基板１の表
面から不純物を高濃度にドーピングして、当該不純物が
浅く且つ高濃度にドーピングされた第１の拡散領域１０
を形成する第２の工程、当該ゲート電極部３の側面部に
サイドウォール５を形成する第３の工程、当該ゲート電
極部３と当該サイドウォール５をマスクとして不純物を
ドーピングする事によって当該第１の拡散領域１０の深
さよりも深い第２の拡散領域６、６’を形成すると共
に、当該第１と第２の拡散領域１０と６、６’の重複領
域部の少なくとも一部に不純物拡散抑制層８を形成し、
同時にエクステンション領域７を形成する４工程とから
構成されている半導体装置の製造方法である。
【００２８】本具体例に於ける当該半導体装置の製造方
法においては、当該第２の拡散領域６、６’を形成する
第４の工程は、当該不純物の注入ドーズ量が５×１０15
／ｃｍ2以上で相対的に高い注入エネルギーを使用して
当該不純物をドーピングする事が望ましい。更に、本具
体例に於ける当該不純物拡散抑制層８を形成する工程に
於いては、当該拡散領域６、６’にドーピングされる当
該不純物の少なくとも７０％が、１×１０21 ／ｃｍ3を
越える領域に存在する様にドーピング処理する事が好ま
しい。
法においては、当該第２の拡散領域６、６’を形成する
第４の工程は、当該不純物の注入ドーズ量が５×１０15
／ｃｍ2以上で相対的に高い注入エネルギーを使用して
当該不純物をドーピングする事が望ましい。更に、本具
体例に於ける当該不純物拡散抑制層８を形成する工程に
於いては、当該拡散領域６、６’にドーピングされる当
該不純物の少なくとも７０％が、１×１０21 ／ｃｍ3を
越える領域に存在する様にドーピング処理する事が好ま
しい。
【００２９】次に、本発明に係る半導体装置及び半導体
装置の製造方法に関する第２の具体例について図６を参
照しながら説明する。即ち、本発明に係る第２の具体例
に於いて得られる当該半導体装置２０の構成は、図６に
示す様に、基本的な構成は、第１の具体例の半導体装置
２０と同様であるが、当該不純物拡散抑制層８が、当該
半導体装置２０のゲート電極３の側面に設けられた側壁
部５の下端部内で当該エクステンション領域７の表面部
にも設けられている点が異なっている。
装置の製造方法に関する第２の具体例について図６を参
照しながら説明する。即ち、本発明に係る第２の具体例
に於いて得られる当該半導体装置２０の構成は、図６に
示す様に、基本的な構成は、第１の具体例の半導体装置
２０と同様であるが、当該不純物拡散抑制層８が、当該
半導体装置２０のゲート電極３の側面に設けられた側壁
部５の下端部内で当該エクステンション領域７の表面部
にも設けられている点が異なっている。
【００３０】本具体例に於ける当該半導体装置２０の製
造方法の一具体例としては、例えば以下の様な方法であ
る。即ち、基板面にソース拡散領域、ドレイン拡散領域
６、６’が形成され、且つ当該両拡散領域６、６’に挟
まれた当該基板１の表面にゲート酸化膜４を介してゲー
ト電極部３が設けられている半導体装置２０を製造する
に際し、当該基板１上にゲート酸化膜４を介してゲート
電極部３を形成する第１の工程、当該ゲート電極部３を
マスクとして当該ゲート電極部３の両側の当該基板１の
表面から不純物を高濃度にドーピングして、将来エクス
テンション領域を形成する、不純物が浅く且つ高濃度に
ドーピングされた第１の拡散領域１０を形成すると共に
第１の拡散領域１０の少なくとも一部に不純物拡散抑制
層８を形成する第２の工程、当該ゲート電極部３の側面
部にサイドウォール５を形成する第３の工程、当該ゲー
ト電極部３と当該サイドウォール５をマスクとして不純
物をドーピングする事によって当該第１の拡散領域１０
の深さよりも深い第２の拡散領域６、６’を形成し、同
時にエクステンション領域７を形成する第４の工程とか
ら構成されている半導体装置の製造方法である。
造方法の一具体例としては、例えば以下の様な方法であ
る。即ち、基板面にソース拡散領域、ドレイン拡散領域
６、６’が形成され、且つ当該両拡散領域６、６’に挟
まれた当該基板１の表面にゲート酸化膜４を介してゲー
ト電極部３が設けられている半導体装置２０を製造する
に際し、当該基板１上にゲート酸化膜４を介してゲート
電極部３を形成する第１の工程、当該ゲート電極部３を
マスクとして当該ゲート電極部３の両側の当該基板１の
表面から不純物を高濃度にドーピングして、将来エクス
テンション領域を形成する、不純物が浅く且つ高濃度に
ドーピングされた第１の拡散領域１０を形成すると共に
第１の拡散領域１０の少なくとも一部に不純物拡散抑制
層８を形成する第２の工程、当該ゲート電極部３の側面
部にサイドウォール５を形成する第３の工程、当該ゲー
ト電極部３と当該サイドウォール５をマスクとして不純
物をドーピングする事によって当該第１の拡散領域１０
の深さよりも深い第２の拡散領域６、６’を形成し、同
時にエクステンション領域７を形成する第４の工程とか
ら構成されている半導体装置の製造方法である。
【００３１】即ち、本具体例に於いては、第１の具体例
と同様に素子分離を行い、ゲート酸化膜４及びゲート電
極３を順次形成後、エクステンション領域７形成のため
のイオン注入を行う。この場合に前記不純物拡散抑制層
８に相当するクラスターが形成されるような条件でイオ
ン注入を行い、且つ浅い接合を形成するために、極低加
速で高濃度のイオン注入を行う。
と同様に素子分離を行い、ゲート酸化膜４及びゲート電
極３を順次形成後、エクステンション領域７形成のため
のイオン注入を行う。この場合に前記不純物拡散抑制層
８に相当するクラスターが形成されるような条件でイオ
ン注入を行い、且つ浅い接合を形成するために、極低加
速で高濃度のイオン注入を行う。
【００３２】これらの条件を満たすため、例えばボロン
イオンを相対的に低い注入エネルギーである注入エネル
ギー０．２ｋｅＶで、注入ドーズ量を５×１０15 ／ｃｍ
2 として注入を行う。これにより、活性化アニール時に
イオン注入領域の極表面領域にクラスターと称される当
該不純物拡散抑制層８が形成され、その後の深いイオン
注入時に発生した点欠陥がこのクラスターである不純物
拡散抑制層８に捕獲されるために、不純物の増速拡散が
抑制されることになる。
イオンを相対的に低い注入エネルギーである注入エネル
ギー０．２ｋｅＶで、注入ドーズ量を５×１０15 ／ｃｍ
2 として注入を行う。これにより、活性化アニール時に
イオン注入領域の極表面領域にクラスターと称される当
該不純物拡散抑制層８が形成され、その後の深いイオン
注入時に発生した点欠陥がこのクラスターである不純物
拡散抑制層８に捕獲されるために、不純物の増速拡散が
抑制されることになる。
【００３３】本具体例に於いて、当該不純物拡散抑制層
８を形成する工程は、当該拡散領域にドーピングされる
当該不純物の少なくとも７０％が、１×１０21 ／ｃｍ3
を越える領域に存在する様にドーピング処理する事が望
ましい事は、前記した第１の具体例に於ける条件と同様
である。
８を形成する工程は、当該拡散領域にドーピングされる
当該不純物の少なくとも７０％が、１×１０21 ／ｃｍ3
を越える領域に存在する様にドーピング処理する事が望
ましい事は、前記した第１の具体例に於ける条件と同様
である。
【００３４】
【発明の効果】本発明に係る当該半導体装置及び半導体
装置の製造方法は、上記したような技術構成を採用して
いるので、イオン注入時に発生した点欠陥が不純物の増
速拡散に及ぼす影響を最小限に抑制し、短チャネル効果
が抑制された微細な構造を有し、高速化を最優先とする
半導体装置が容易に得られると言う効果を有するもので
ある。
装置の製造方法は、上記したような技術構成を採用して
いるので、イオン注入時に発生した点欠陥が不純物の増
速拡散に及ぼす影響を最小限に抑制し、短チャネル効果
が抑制された微細な構造を有し、高速化を最優先とする
半導体装置が容易に得られると言う効果を有するもので
ある。
【図１】図１は、本発明に係る半導体装置の一具体例の
構成を示す側面図である。
構成を示す側面図である。
【図２】図２は、ボロンの接合深さと注入濃度の分布の
関係についての一例を説明するグラフである。
関係についての一例を説明するグラフである。
【図３】図３は、ボロンの接合深さと注入濃度の分布の
関係についての注入ドーズ量の依存性を示すグラフであ
る。
関係についての注入ドーズ量の依存性を示すグラフであ
る。
【図４】図４は、ボロンを使用した場合に於ける注入ド
ーズ量と接合深さとの関係についての一例を説明するグ
ラフである。
ーズ量と接合深さとの関係についての一例を説明するグ
ラフである。
【図５】図５は、ボロンを使用した場合に於ける注入ド
ーズ量と増速拡散の関係についての一例を説明するグラ
フである。
ーズ量と増速拡散の関係についての一例を説明するグラ
フである。
【図６】図６は、本発明に係る半導体装置の他の具体例
の構成を示す側面図である。
の構成を示す側面図である。
【図７】図７は、従来に於ける半導体装置の製造方法の
一具体例を説明する断面図である。
一具体例を説明する断面図である。
【符号の説明】 １…基板 ２…フィールド酸化膜 ３…ゲート電極部 ４…ゲート酸化膜 ５…側壁部 ６…ソース拡散領域、第２の拡散領域 ６’…ドレイン拡散領域、第２の拡散領域 ７…エクステンション領域 ８…不純物拡散抑制層 １０…第１の拡散領域 ２０…半導体装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78
Claims (11)
- 【請求項１】 基板面にソース拡散領域、ドレイン拡散
領域が形成され、且つ当該両拡散領域に挟まれた当該基
板面にゲート酸化膜を介して電極が設けられている半導
体装置であって、当該ソース拡散領域及びドレイン拡散
領域の側面部と当該電極部の下部端面との間の領域に、
当該拡散領域の不純物の濃度よりも高い不純物濃度を持
つエクステンション領域が形成されていると共に、当該
ソース拡散領域及びドレイン拡散領域の当該基板表面か
ら当該両拡散領域内に、所定の深さに形成された不純物
濃度の高い不純物拡散抑制層が形成されており、且つ当
該不純物拡散抑制層の不純物濃度は、１×１０21 ／ｃｍ
3 以上である事を特徴とする半導体装置。 - 【請求項２】 当該エクステンション領域の深さは、当
該ソース拡散領域及びドレイン拡散領域の深さよりも浅
く形成されている事を特徴とする請求項１記載の半導体
装置。 - 【請求項３】 当該不純物拡散抑制層は、当該半導体装
置に於ける当該エクステンション領域の深さよりも小さ
い深さを有している事を特徴とする請求項１記載の半導
体装置。 - 【請求項４】 当該不純物拡散抑制層は、当該半導体装
置のゲート電極の側面に設けられた側壁部よりも外側に
設けられている事を特徴とする請求項１又は３記載の半
導体装置。 - 【請求項５】 当該不純物拡散抑制層は、当該半導体装
置のゲート電極の側面に設けられた側壁部の下端部内で
当該エクステンション領域の表面部にも設けられている
事を特徴とする請求項４記載の半導体装置。 - 【請求項６】 当該不純物はボロンである事を特徴とす
る請求項１乃至５の何れかに記載の半導体装置。 - 【請求項７】 基板面にソース拡散領域、ドレイン拡散
領域が形成され、且つ当該両拡散領域に挟まれた当該基
板面にゲート酸化膜を介して電極が設けられている半導
体装置を製造するに際し、当該基板上にゲート酸化膜を
介してゲート電極部を形成する工程、当該ゲート電極部
をマスクとして当該ゲート電極部の両側の当該基板表面
から不純物を高濃度にドーピングして、当該不純物が浅
く且つ高濃度にドーピングされた第１の拡散領域を形成
する工程、当該ゲート電極部の側面部にサイドウォール
を形成する工程、当該ゲート電極部と当該サイドウォー
ルをマスクとして不純物をドーピングする事によって当
該第１の拡散領域の深さよりも深い第２の拡散領域を形
成すると同時に、不純物濃度が１×１０ 21 ／ｃｍ 3 を越
える様にドーピング処理することにより当該第１と第２
の拡散領域の重複領域部の少なくとも一部に不純物拡散
抑制層を形成し、同時にエクステンション領域を形成す
る工程とから構成されている事を特徴とする半導体装置
の製造方法。 - 【請求項８】 基板面にソース拡散領域、ドレイン拡散
領域が形成され、且つ当該両拡散領域に挟まれた当該基
板面にゲート酸化膜を介して電極が設けられている半導
体装置を製造するに際し、当該基板上にゲート酸化膜を
介してゲート電極部を形成する工程、当該ゲート電極部
をマスクとして当該ゲート電極部の両側の当該基板表面
から不純物を高濃度にドーピングして、当該不純物が浅
く且つ高濃度にドーピングされた第１の拡散領域を形成
する同時に、不純物濃度が１×１０ 21 ／ｃｍ 3 を越える
様にドーピング処理することにより第１の拡散領域の少
なくとも一部に不純物拡散抑制層を形成する工程、当該
ゲート電極部の側面部にサイドウォールを形成する工
程、当該ゲート電極部と当該サイドウォールをマスクと
して不純物をドーピングする事によって当該第１の拡散
領域の深さよりも深い第２の拡散領域を形成し、同時に
エクステンション領域を形成する工程とから構成されて
いる事を特徴とする半導体装置の製造方法。 - 【請求項９】 当該第１の拡散領域を形成する工程は、
当該不純物の注入ドーズ量が５×１０15 ／ｃｍ2以上で
前記第２の拡散領域を形成する場合の注入エネルギーよ
りも相対的に低い注入エネルギーを使用して当該不純物
をドーピングするものである事を特徴とする請求項８記
載の半導体装置の製造方法。 - 【請求項１０】 前記不純物拡散抑制層を形成する工程
は、前記第２の拡散領域にドーピングされる不純物の少
なくとも７０％が、１×１０21 ／ｃｍ3を越える領域に
存在する様にドーピング処理する事を特徴とする請求項
７に記載の半導体装置の製造方法。 - 【請求項１１】 前記不純物拡散抑制層を形成する工程
は、前記第１の拡散 領域にドーピングされる不純物の少
なくとも７０％が、１×１０21 ／ｃｍ3を越える領域に
存在する様にドーピング処理する事を特徴とする請求項
８又は９に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27963798A JP3221413B2 (ja) | 1998-10-01 | 1998-10-01 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27963798A JP3221413B2 (ja) | 1998-10-01 | 1998-10-01 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114514A JP2000114514A (ja) | 2000-04-21 |
| JP3221413B2 true JP3221413B2 (ja) | 2001-10-22 |
Family
ID=17613763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27963798A Expired - Fee Related JP3221413B2 (ja) | 1998-10-01 | 1998-10-01 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221413B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5640526B2 (ja) * | 2010-07-28 | 2014-12-17 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5793456B2 (ja) | 2012-03-23 | 2015-10-14 | 株式会社東芝 | 半導体装置およびその製造方法、基板 |
-
1998
- 1998-10-01 JP JP27963798A patent/JP3221413B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114514A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895954A (en) | Field effect transistor with impurity concentration peak under gate electrode | |
| US5514902A (en) | Semiconductor device having MOS transistor | |
| JP3977013B2 (ja) | 個別に最適化されたｎチャネルおよびｐチャネルトランジスタ性能のための除去可能なサイドウォールスペーサを用いるｃｍｏｓプロセス | |
| KR100237117B1 (ko) | 드레인 측에 포켓을 갖는 ldd구조의 반도체 장치 및 그 제조 방법 | |
| US5719430A (en) | Buried-channel MOS transistor and process of producing same | |
| JP2957757B2 (ja) | トランジスタ製作方法 | |
| JP3122403B2 (ja) | 半導体素子及びその製造方法 | |
| JP2002164512A (ja) | 半導体装置及びその製造方法 | |
| US5212542A (en) | Semiconductor device having at least two field effect transistors and method of manufacturing the same | |
| JPH0571174B2 (ja) | ||
| US5504024A (en) | Method for fabricating MOS transistors | |
| JP3442154B2 (ja) | 半導体装置の製造方法 | |
| JP3314683B2 (ja) | 半導体装置の製造方法 | |
| JP3221413B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6153910A (en) | Semiconductor device with nitrogen implanted channel region | |
| JP2729298B2 (ja) | Ｍｏｓ型トランジスタの製造法 | |
| JP2683979B2 (ja) | 半導体装置およびその製造方法 | |
| JP2873942B2 (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS6038879A (ja) | 半導体装置の製造方法 | |
| JPH04715A (ja) | 半導体装置の製造方法 | |
| JPH11163345A (ja) | 半導体装置の製造方法 | |
| JP3379255B2 (ja) | 半導体装置の製造方法 | |
| JPH07147399A (ja) | 半導体装置 | |
| KR100269280B1 (ko) | 엘디디(ldd)형모스트랜지스터제조방법 | |
| JPH0722623A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |