DE4210071A1 - MOS-gesteuerter Thyristor MCT - Google Patents
MOS-gesteuerter Thyristor MCTInfo
- Publication number
- DE4210071A1 DE4210071A1 DE4210071A DE4210071A DE4210071A1 DE 4210071 A1 DE4210071 A1 DE 4210071A1 DE 4210071 A DE4210071 A DE 4210071A DE 4210071 A DE4210071 A DE 4210071A DE 4210071 A1 DE4210071 A1 DE 4210071A1
- Authority
- DE
- Germany
- Prior art keywords
- mct
- cells
- cathode
- dmos
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 241000863814 Thyris Species 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
Die vorliegende Erfindung bezieht sich auf das Gebiet der
Leistungselektronik. Sie betrifft einen NOS-gesteuerten
Thyristor HCT, umfassend
- a) ein Halbleitersubstrat mit zwei gegenüberliegenden Hauptflächen, von denen die erste einer Kathode zu geordnet ist und eine Kathodenfläche bildet, und die zweite einer Anode zugeordnet ist;
- b) innerhalb des Halbleitersubstrats zwischen den bei den Hauptflächen von der Anode her eine Schichten folge mit einer Emitterschicht von einem ersten Leitfähigkeitstyp, einer ersten Basisschicht von ei nem zweiten, dem ersten entgegengesetzten Leitfähig keitstyp, und einer zweiten Basisschicht vom ersten Leitfähigkeitstyp;
- c) innerhalb des Halbleitersubstrats zwischen den bei den Hauptflächen eine Vielzahl von nebeneinander an geordneten und parallel geschalteten MCT-Zellen;
- d) innerhalb jeder NCT-Zelle ein von der ersten Haupt fläche her in die zweite Basisschicht eingelassenes Emittergebiet vom zweiten Leitfähigkeitstyp, welches durch einen auf die erste Hauptfläche aufgebrachten Kathodenkontakt kontaktiert ist; und
- e) innerhalb jeder MCT-Zelle auf der Kathodenseite eine erste HOS-Struktur, welche einen schaltbaren Kurz schluß zwischen der zweiten Basisschicht und dem Kathodenkontakt bildet.
Ein solcher HCT ist z. B. aus dem Artikel von V. A. K.
Temple, IEEE Trans. Electron Devices, Vo. ED-33, 5.1609-1618
(1986), bekannt.
Bei der Anwendung in leistungselektronischen Schaltungen,
insbesondere bei drehzahlgesteuerten Motorantrieben, wä
ren wichtige Systemvereinfachungen durchführbar, wenn bei
den verwendeten Leistungshalbleitern die Stromsteuerung,
wie man sie derzeit vom GTO her kennt, durch eine Span
nungssteuerung ersetzt werden könnte. Dieser Übergang
von Strom- zu Spannungssteuerung ist bei kleineren Lei
stungen mit dem Ersatz der herkömmlichen Bipolartransi
storen durch die neu entwickelten IGBTs (Insulated Gate
Bipolar Transistors) bereits vollzogen worden.
Bei größeren Leistungen, die im wesentlichen den Thyri
storen vorbehalten bleiben, sind seit längerer Zeit Be
mühungen im Gange, durch die Entwicklung des spannungsge
steuerten MCT (LOS Controlled Thyristor) den GTO in ent
sprechender Weise abzulösen. Bisher sind diese Bemühungen
jedoch nicht sehr erfolgreich verlaufen, weil großflä
chige MCTs, die aus vielen einzelnen kleinen MCT-Zellen
bestehen, nach wie vor unter abträglichen inhomogenen
Stromverteilungen - insbesondere während der Abschalt
phase - leiden. Beim Überschreiten einer kritischen lo
kalen Stromdichte kann aber das Bauelement nicht mehr
kontrolliert abschalten. Die dadurch entstehende exzes
sive Stromwärme kann zu einer definitiven Zerstörung des
Bauelements führen.
Es ist bekannt, daß der Grund hierfür in einer bereits
im stationären, leitenden Zustand vorhandenen Stromdich
teinhomogenität liegt. Durch die Einschnürung des von der
Anode ausgehenden Plasmas am Rand der Kathode entsteht
dort eine Stromdichteüberhöhung. Bei hinreichend hoher
Stromdichte führt diese Inhomogenität im weiteren Verlauf
des Abschaltvorgangs zur Ausbildung von Stromfilamenten.
Es ist daher Aufgabe der Erfindung, eine MCT-Struktur so
auszulegen, daß während des Abschaltvorgangs das Bauele
ment noch stärker mit Kurzschlüssen ausgerüstet wird als
beim Standard-MCT.
Die Aufgabe wird bei einem MCT der eingangs genannten Art
dadurch gelöst, daß
- f) zwischen den MCT-Zellen DMOS-Zellen angeordnet sind; wobei
- g) innerhalb jeder DMOS-Zelle von der ersten Hauptflä che her in die zweite Basisschicht ein nichtemittie rendes erstes Kanalgebiet vom zweiten Leitfähig keitstyp, und in das erste Kanalgebiet ein erstes Kathodenkurzschlußgebiet vom ersten Leitfähigkeits typ eingelassen sind, und das erste Kathodenkurz schlußgebiet durch den Kathodenkontakt kontaktiert ist; und
- h) innerhalb jeder DMOS-Zelle auf der Kathodenseite eine zweite MOS-Struktur vorgesehen ist, welche einen schaltbaren Kurzschluß zwischen der zweiten Basisschicht und dem ersten Kathodenkurzschlußge biet bildet.
Der Kern der Erfindung liegt darin, mit zusätzlichen
DMOS-Zellen eine Kathodenkurzschlußstruktur zu schaffen,
welche gemeinsam mit den übrigen MCT-Zellen als Kathoden
kurzschluß bei der Initiierung des Abschaltvorgangs ak
tiviert wird, im Gegensatz zu den MCT-Zellen im leitenden
Zustand jedoch nicht als Elektronenemitter funktioniert.
Eine erste bevorzugte Ausführungsform der Erfindung
zeichnet sich dadurch aus, daß wenigstens bei einem Teil
der DMOS-Zellen die Dotierungskonzentration in den ersten
Kanalgebieten kleiner ist als die Dotierungskonzentration
in den zweiten Kanalgebieten der MCT-Zellen. Hierdurch
ergibt sich bei richtiger Wahl der Dotierungskonzentra
tion vorteilhafterweise ein Kathodenkurzschluß, der zu
sätzlich bereits im leitenden Zustand des Bauelements ak
tiv ist, wobei der Grad seiner Aktivität von der Höhe der
lokalen Stromdichte abhängt: Bei hoher lokaler Strom
dichte wird dieser Kurzschluß aktiv und begrenzt die
Emittereffizienz lokal. Überschreitet dagegen die lokale
Stromdichte den für das gesamte Zellenkollektiv verträg
lichen Mittelwert nicht, ist auch die Aktivität dieses
Kurzschlusses vernachlässigbar.
Eine weitere bevorzugte Ausführungsform der Erfindung be
steht darin, daß zwischen den MCT-Zellen wenigstens zwei
unterschiedliche Kategorien von DMOS-Zellen angeordnet
sind, wobei bei der ersten Kategorie die Dotierungskon
zentration im ersten Kanalgebiet gleich der Dotierungs
konzentration im zweiten Kanalgebiet der MCT-Zellen ist,
und bei der zweiten Kategorie die Dotierungskonzentration
im ersten Kanalgebiet von der Dotierungskonzentration im
zweiten Kanalgebiet der MCT-Zellen abweicht. Hierdurch
wird für die Auslegung der elektrischen Daten des Bauele
ments ein weiterer Freiheitsgrad dazugewonnen.
Weitere Ausführungsformen ergeben sich aus den abhängigen
Ansprüchen.
Die Erfindung soll nachfolgend anhand von Ausführungsbei
spielen im Zusammenhang mit der Zeichnung näher erläutert
werden. Es zeigen
Fig. 1 im Querschnitt ein erstes Ausführungsbeispiel
für einen MCT nach der Erfindung mit MCT- und
DMOS-Zelle, wobei das erste Kathodenkurz
schlußgebiet 6 in der DMOS-Zelle D in der
Mitte unterbrochen ist;
Fig. 2 im Querschnitt ein zu Fig. 1 vergleichbares
zweites Ausführungsbeispiel für einen MCT nach
der Erfindung, wobei das erste Kathodenkurz
schlußgebiet 6 in der DMOS-Zelle D durchgehend
ausgebildet ist;
Fig. 3a, b zwei verschiedene Konfigurationen der Kathoden
struktur mit unterschiedlichen Verhältnissen
von MCT- zu DMOS-Zellen;
Fig. 4 im Querschnitt ein zu Fig. 1 vergleichbares
drittes Ausführungsbeispiel für einen MCT nach
der Erfindung, wobei zwischen den MCT-Zellen
zwei unterschiedliche Kategorien von DMOS-Zel
len angeordnet sind, von denen die eine bereits
im leitenden Zustand des Bauelements aktiv ist;
und
Fig. 5 ein Diagramm der Ortsabhängigkeit der Löcher
dichte und Dotierungskonzentration, welches zur
Erläuterung der Wirkungsweise der Kategorie von
DMOS-Zelle dient, die bereits im leitenden Zu
stand des Bauelements aktiv ist.
Als bevorzugte Ausführungsformen der Erfindung sollen
nachfolgend zwei Kategorien von MOS-kontrollierten Kurz
schlüssen näher erläutert werden, die in Form von DMOS-
Zellen in einem MCT eingesetzt werden. Die erste Katego
rie ist im leitenden Zustand des Bauelements nicht aktiv
und wird als Kathodenkurzschluß erst bei Initiierung des
Abschaltvorgangs zusammen mit den MCT-Zellen aktiviert.
Die zweite Kategorie ist bereits im leitenden Zustand des
Bauelements aktiv und begrenzt die Emittereffizienz bei
zu hoher lokaler Stromdichte.
Die erste Kategorie von MOS-kontrollierten Kurzschlüssen
ist als DMOS-Zelle D in Fig. 1 gemeinsam mit einer an
sich bekannten Standard-MCT-Zelle M im Schnitt darge
stellt. In einem Halbleitersubstrat 1 ist zwischen einer
ersten Hauptfläche H1, die einer Kathode K zugeordnet
ist, und einer zweiten Hauptfläche H2, die einer Anode A
zugeordnet ist, eine Schichtfolge vorgesehen, die - von
der Anode A ausgehend - eine p⁺-dotierte Emitterschicht
12, eine n⁻-dotierte erste Basisschicht 11 und eine p-do
tierte zweite Basisschicht 10 umfaßt.
In der MCT-Zelle M ist in bekannter Weise von der ersten
Hauptfläche H1 her ein n⁺-dotiertes Emittergebiet 8 in
die zweite Basisschicht 10 eingelassen, welches auf der
ersten Hauptfläche H1 durch einen Kathodenkontakt 2 (z. B.
eine AI-Metallisierungsschicht) kontaktiert wird. Weiter
hin sind kathodenseitig MOS-kontrollierte Kurzschlüsse
vorgesehen, die aus einem eingelassenen, p⁺-dotierten Ka
thodenkurzschlußgebiet 5, seitlich an das Emittergebiet
8 angrenzenden, n-dotierten (wannenförmigen) Kanalgebie
ten 7, der an die Kanalgebiete 7 angrenzenden zweiten Ba
sisschicht 10 und einer über den Kanalgebieten 7 (mittels
einer Gateisolierung 3) isoliert angeordneten Gateelek
trode 4 bestehen. Das Kathodenkurzschlußgebiet 5 ist
gleichfalls durch den Kathodenkontakt 2 kontaktiert, so
daß bei durchgeschaltetem Kurzschluß die zweite Basis
schicht 10 direkt mit der Kathode K leitend verbunden
ist. Zum Anschluß der Anode A ist im übrigen auf der
zweiten Hauptfläche H2 ein metallisierter Anodenkontakt
13 vorgesehen.
Der herkömmlichen MCT-Zelle M ist nun erfindungsgemäß
eine DMOS-Zelle D parallelgeschaltet, deren innere Struk
tur nahezu identisch ist mit dem Aufbau der MCT-Zelle M;
der Unterschied besteht darin, daß die DMOS-Zelle D zwar
ein n-dotiertes (ebenfalls wannenförmiges) Kanalgebiet 9
und ein p⁺-dotiertes Kathodenkurzschlußgebiet 6, aber
kein zusätzliches, n⁺-dotiertes Emittergebiet 8 wie die
MCT-Zelle M besitzt. Die MOS-kontrollierten Kurzschlüsse
werden in der DMOS-Zelle D von dem Kathodenkurzschlußge
biet 6, dem Kanalgebiet 9, der zweiten Basisschicht 10
und der über das Kanalgebiet 9 reichenden Gateelektrode 4
gebildet. Das Kathodenkurzschlußgebiet 6 ist in der
Mitte unterbrochen, so daß das darunterliegende Kanalge
biet 9 direkt von dem Kathodenkontakt 2 kontaktiert wer
den kann.
Die n-Dotierungen der beiden Kanalgebiete 7 und 9 sind
bei den DMOS-Zellen der ersten Kategorie gleich. Sie kön
nen daher mit einem einzigen Maskenprozeß zusammen her
gestellt werden. Bei DMOS-Zellen der zweiten Kategorie
sind die beiden n-Dotierungen dagegen nicht identisch.
Wesentlich ist, daß die n-Dotierung der Kanalgebiete 9
so schwach ist, daß die Emittereffizienz hinreichend
klein ist, damit die DMOS-Zelle in der Tat keine Elektro
nen im eingeschalteten Zustand des Bauelements zum Strom
fluß beisteuert. Dies wird praktisch erreicht, wenn
diese n-Dotierung einen Wert von etwa 10¹⁸ cm-3 nicht
überschreitet.
Ein weiterer Typ einer DMOS-Zelle D der ersten Kategorie
ist in Fig. 2 gezeigt. Hierbei ist das Kathodenkurz
schlußgebiet 6, welches durch den Kathodenkontakt 2 kon
taktiert wird, nicht - wie dies bei dem in Fig. 1 darge
stellten Typ der Fall ist - unterbrochen, so daß Katho
denkontakt 2 und Kanalgebiet 9 vollständig voneinander
getrennt sind. Damit ist vollkommen sichergestellt, daß
diese Zellenstruktur nicht als Emitter wirken kann.
Man könnte nun annehmen, daß bei dieser Konfiguration
die Kontrolle über das Potential des Kanals nicht gewähr
leistet sei, weil das Kanalgebiet 9 nicht mit dem Katho
denkurzschlußgebiet 6 (über den Kathodenkontakt 2 wie in
Fig. 1) kurzgeschlossen ist. Diese Annahme ist jedoch un
begründet, da das Potential der p-Basis eines Thyristors
(in diesem Fall der zweiten Basisschicht 10) nur gering
fügig vom Massepotential abweicht (aus dem gleichen Grund
beträgt die treibende Drainspannung für einen MCT auch
nur maximal etwa 800 mV). Die Kontrolle des Kanals ist
daher in allen Betriebszuständen gewährleistet.
Das Kanalgebiet 9 der DMOS-Zelle D kann - wie bereits er
wähnt - im Prozeßverlauf gleichzeitig mit dem Kanalge
biet 7 der MCT-Zelle M erzeugt werden. Das Gleiche gilt
für die Kathodenkurzschlußgebiete 6 und 5 in den beiden
Zellenarten D und M. Die Peripherie der beiden Zellenar
ten ist somit identisch. Damit ist klar, daß die DMOS-
Zelle D der ersten Kategorie ohne zusätzlichen Aufwand an
Maskenebenen im Bauelement realisiert werden kann.
Die Funktion der DMOS-Zelle D besteht darin, erst zum
Zeitpunkt der Initiierung des Abschaltvorgangs (d. h. bei
einem negativen Gatespannungsimpuls) zusätzlich zu den
vorhandenen Kanälen der MCT-Zellen M die Kathodenfläche
stärker zu "vershorten" und damit mehr Wege zum Ableiten
des Löcherstromes anzubieten. Es wurde in diesem Zusam
menhang bereits experimentell nachgewiesen, daß damit
eine Erhöhung der maximal abschaltbaren Stromdichte um
einen Faktor von etwa 2 erzielbar ist. Im stationären,
leitenden Zustand des Bauelements verhindert die ver
gleichsweise hohe Dotierung des Kanalgebietes 9 wirkungs
voll einen Abfluß von Löchern über das Kathodenkurz
schlußgebiet 6 der DMOS-Zelle D. Es werden hier die
gleichen Entwurfskriterien wirksam, welche auch bei der
äquivalenten Struktur des parasitären p-n-p-Löcherkurz
schlusses (10, 7, 5) der MCT-Zelle M sicherstellen, daß
dieser Effekt die Emittereffizienz nur unwesentlich be
einträchtigt.
Man kann nun die maximal abschaltbare Stromdichte weiter
steigern, indem man das Verhältnis von MCT-Zellen M zu
DMOS-Zellen D in spezieller Weise wählt, insbesondere zu
gunsten der DMOS-Zellen D verändert. In Fig. 3a ist aus
schnittweise ein erstes Ausführungsbeispiel wiedergege
ben, welches schematisch die Anordnung der beiden Zellen
arten D und M (von der Kathodenfläche her gesehen) zeigt.
Die MCT- und DMOS-Zellen sind dabei in Form eines Schach
brettmusters abwechselnd im Verhältnis 1:1 angeordnet. Im
weiteren Ausführungsbeispiel der Fig. 3b ist jede MCT-
Zelle M jeweils vollständig von DMOS-Zellen D umgeben,
was zu einem Verhältnis der Zellen von M:D gleich 1:3
führt. Bei Verhältnissen M:D, welche kleiner als 1:3
sind, muß durch die Reduktion der Emitterfläche aller
dings eine Erhöhung der Durchlaßspannung in Kauf genom
men werden. Gleichwohl ist es möglich, zwei oder mehr
DMOS-Zellen zwischen den MCT-Zellen vorzusehen. In jedem
Fall ist für die Realisierung einer solchen MCT-DMOS-Kom
bination kein zusätzlicher Prozeßaufwand nötig, sofern
DMOS-Zellen der beschriebenen ersten Kategorie eingesetzt
werden.
Wenn man die Forderung nach einem minimierten Prozeßauf
wand aufgibt und ein zusätzliches Maskenniveau zuläßt,
das es ermöglicht, das Kanalgebiet 9 der DMOS-Zelle D mit
einer Dotierung zu versehen, welche von der der Kanalge
biete 7 in den MCT-Zellen M abweicht, lassen sich DMOS-
Zellen bzw. Kathodenkurzschlüsse der zweiten Kategorie
herstellen. Die Struktur der resultierenden Anordnung ist
dieselbe wie in Fig. 2 mit dem Unterschied, daß die Ge
biete 7 und 9 in ihrer jeweiligen Dotierungskonzentration
voneinander abweichen.
Es sei hier nur der maßgebliche Fall betrachtet, daß
die Dotierungskonzentration des Kanalgebietes 9 kleiner
ist als bei der DMOS-Zelle der ersten Kategorie. Ein sol
cher Kathodenkurzschluß der zweiten Kategorie befindet
sich nun an der Peripherie der Kathode einen Zellenkol
lektivs, wo er bereits im stationären, leitenden Zustand
einer stark erhöhten lokalen Stromdichte (in einem Strom
filament) ausgesetzt ist. Die Dotierstoffkonzentration im
Kanalgebiet 9 kann nun so weit reduziert werden, daß die
Löcherdichte (bei der überhöhten lokalen Stromdichte) das
Niveau der Dotierstoffkonzentration erreicht. Das Kanal
gebiet 9 wird dann im Plasma der Ladungsträger
"versinken"; es wird für die Löcher transparent oder, mit
anderen Worten, aus dem MOS-kontrollierten Kurzschluß
bei normalen Stromdichten wird ein quasi permanenter
Kurzschluß für hohe Stromdichten.
Dieser permanente Kurzschluß wirkt auf die ihn umgeben
den Emitter in der Weise, daß er deren Emittereffizienz
verringert. Damit ist das weitere Anwachsen der lokalen
Stromdichte im Filament verhindert oder zumindest er
schwert. Somit steht ein Mittel zur Verfügung, die
Schwankung der lokalen Stromdichte im stationären, lei
tenden Zustand in Grenzen zu halten. Eine solche homoge
nisierte Stromdichteverteilung ist eine Bedingung für das
kontrollierte Abschalten von vergleichsweise hohen Strom
dichten.
Die schematische Wirkungsweise eines Kathodenkurzschlus
ses der zweiten Kategorie ist in Fig. 5 angedeutet, wo
die Dichten der Donatoren (ND) und Akzeptoren (NA) (d. h.
das Dotierstoffprofil) als durchgezogene Linien, sowie
die Dichten der Löcher (p) bei zwei verschiedenen Anoden
stromdichten Ja als gestrichelte Kurven logarithmisch
über der von der ersten Hauptfläche H1 an gemessenen
Ortskoordinate x entlang der Linie X-X aus Fig. 2 auf
getragen sind. Während bei kleiner Anodenstromdichte (Ja
klein) das Kanalgebiet 9 weitgehend frei von Löchern ist,
wird es bei großen Anodenstromdichten (Ja groß) von den
Löchern vollständig überflutet.
Je nach Wahl der Dotierung des Kanalgebietes 9 der DMOS-
Zelle D hat man die Möglichkeit, den Kurzschluß mehr
oder weniger effektiv zu gestalten. Ist die Dotierungs
konzentration im Kanalgebiet sehr klein, wird selbst bei
normalen Stromdichten eine Wirkung auf die umgebenden
Emitter spürbar sein. Es ist daher notwendig, die Anord
nung und Anzahl dieser DMOS-Zellen D genau auf das jewei
lige Zellenkollektiv abzustimmen.
Neben den Kombinationen vom MCT-Zellen und DMOS-Zellen
einer Kategorie in jedem beliebigen Verhältnis ist es
auch denkbar MCT-Zellen mit DMOS-Zellen beider Kategorien
zu kombinieren. Ein Ausführungsbeispiel für diese Vari
ante ist in Fig. 4 wiedergegeben. Neben den MCT-Zellen M
treten hier die beiden Kategorien von DMOS-Zellen D1 und
D2 auf, die in ihrer inneren Struktur identisch sind,
sich aber durch unterschiedlichen Dotierungskonzentratio
nen n1 und n2 in den Kanalgebieten 14 bzw. 15 unterschei
den. Selbstverständlich können die einzelnen DMOS-Zellen
anstelle der in Fig. 4 dargestellten Struktur auch eine
Struktur gemäß Fig. 1 aufweisen.
Weiterhin ist die Erfindung nicht nur auf Bauelemente mit
den in Fig. 1 und 2 gezeigten Leitfähigkeitstypen für die
einzelnen Schichten und Gebiete beschränkt. Vielmehr ist
es auch denkbar, die Bauelemente im Rahmen der Erfindung
komplementär auszubilden, d. h. die Leitfähigkeitstypen
jeweils zu vertauschen (einer n-Typ-Dotierung entspricht
bei der Komplementärstruktur eine p-Typ-Dotierung und um
gekehrt; aus einem p-Typ-Inversionskanal in den MOS-kon
trollierten Kurzschlüssen wird ein n-Kanal). Die Gate
elektrode 4 kann aus stark n- oder p-dotiertem PolySi be
stehen oder silizidiert sein. Im übrigen kann natürlich
auch die Anodenseite mit Anodenkurzschlüssen ausgestattet
sein, indem die homogene Emitterschicht 12 von n-dotier
ten Bereichen durchbrochen wird.
Hinsichtlich der lateralen Form der Zellen (MCT und DMOS)
sei schließlich noch angemerkt, daß die Zellen nicht
nur - wie in Fig. 3 dargestellt - quadratisch ausgebildet
sein können, sondern selbstverständlich auch allgemein
rechteckig, hexagonal oder auch in Form von länglichen,
parallelen Streifen. Darüberhinaus ist es auch denkbar
verschiedene dieser Formen, z. B. rechteckige Zellen und
Streifen, miteinander zu kombinieren.
Insgesamt ergibt sich mit der Erfindung ein MCT-Bauele
ment, welches verbesserte Abschalteigenschaften aufweist,
ohne daß die Durchlaßeigenschaften wesentlich ver
schlechtert sind.
Bezeichnungsliste
1 Halbleitersubstrat
2 Kathodenkontakt
3 Gateisolierung
4 Gateelektrode
5, 6 Kathodenkurzschlußgebiet
7, 9 Kanalgebiet
8 Emittergebiet
10, 11 Basisschicht
12 Emitterschicht
13 Anodenkontakt
14, 15 Kanalgebiet
A Anode
D, D1, D2 DMOS-Zelle
H1, H2 Hauptfläche
K Kathode
M MCT-Zelle
n1, n2 Dotierungskonzentration
2 Kathodenkontakt
3 Gateisolierung
4 Gateelektrode
5, 6 Kathodenkurzschlußgebiet
7, 9 Kanalgebiet
8 Emittergebiet
10, 11 Basisschicht
12 Emitterschicht
13 Anodenkontakt
14, 15 Kanalgebiet
A Anode
D, D1, D2 DMOS-Zelle
H1, H2 Hauptfläche
K Kathode
M MCT-Zelle
n1, n2 Dotierungskonzentration
Claims (10)
1. MOS-gesteuerter Thyristor MCT, umfassend
- a) ein Halbleitersubstrat (1) mit zwei gegenüberliegen den Hauptflächen (H1, H2), von denen die erste (H1) einer Kathode (K) zugeordnet ist und eine Kathoden fläche bildet, und die zweite (H2) einer Anode (A) zugeordnet ist;
- b) innerhalb des Halbleitersubstrats (1) zwischen den beiden Hauptflächen (H1, H2) von der Anode (A) her eine Schichtenfolge mit einer Emitterschicht (12) von einem ersten Leitfähigkeitstyp, einer ersten Ba sisschicht (11) von einem zweiten, dem ersten entge gengesetzten Leitfähigkeitstyp, und einer zweiten Basisschicht (10) vom ersten Leitfähigkeitstyp;
- c) innerhalb des Halbleitersubstrats (1) zwischen den beiden Hauptflächen (H1, H2) eine Vielzahl von neben einander angeordneten und parallel geschalteten MCT- Zellen (M);
- d) innerhalb jeder MCT-Zelle (M) ein von der ersten Hauptfläche (H1) her in die zweite Basisschicht (10) eingelassenes Emittergebiet (8) vom zweiten Leitfä higkeitstyp, welches durch einen auf die erste Hauptfläche (H1) aufgebrachten Kathodenkontakt (2) kontaktiert ist; und
- e) innerhalb jeder MCT-Zelle (M) auf der Kathodenseite eine erste MOS-Struktur, welche einen schaltbaren Kurzschluß zwischen der zweiten Basisschicht (10) und dem Kathodenkontakt (2) bildet; dadurch gekennzeichnet, daß
- f) zwischen den MCT-Zellen (M) DMOS-Zellen (D, D1, D2) angeordnet sind; wobei
- g) innerhalb jeder DMOS-Zelle (D, D1, D2) von der ersten Hauptfläche (H1) her in die zweite Basisschicht (10) ein nichtemittierendes erstes Kanalgebiet (9, 14, 15) vom zweiten Leitfähigkeitstyp, und in das erste Ka nalgebiet (9, 14, 15) ein erstes Kathodenkurz schlußgebiet (6) vom ersten Leitfähigkeitstyp ein gelassen sind, und das erste Kathodenkurzschlußge biet (6) durch den Kathodenkontakt (2) kontaktiert ist; und
- h) innerhalb jeder DMOS-Zelle (D, D1, D2) auf der Katho denseite eine zweite MOS-Struktur vorgesehen ist, welche einen schaltbaren Kurzschluß zwischen der zweiten Basisschicht (10) und dem ersten Kathoden kurzschlußgebiet (6) bildet.
2. MCT nach Anspruch 1, dadurch gekennzeichnet, daß
- a) die erste MOS-Struktur durch die zweite Basisschicht (10), ein seitlich an das Emittergebiet (8) angren zendes zweites Kanalgebiet (7) vom zweiten Leitfä higkeitstyp, ein in das zweite Kanalgebiet (7) von der ersten Hauptfläche (H1) her eingelassenes und vom Kathodenkontakt (2) kontaktiertes zweites Katho denkurzschlußgebiet (5) vom ersten Leitfähigkeits typ und eine über dem zweiten Kanalgebiet (7) iso liert angeordnete Gateelektrode (4) gebildet wird; und
- b) die zweite MOS-Struktur aus der zweiten Basisschicht (10), dem ersten Kanalgebiet (9, 14, 15), dem ersten Kathodenkurzschlußgebiet (6) und der über dem er sten Kanalgebiet (9, 14, 15) verlaufenden Gateelek trode (4) gebildet wird.
3. MCT nach einem der Ansprüche 1 und 2, dadurch gekenn
zeichnet, daß in der DMOS-Zelle (D, D1, D2) das erste Ka
thodenkurzschlußgebiet (6) einfach zusammenhängend aus
gebildet ist und das erste Kanalgebiet (9, 14, 15) voll
ständig vom Kathodenkontakt (2) trennt.
4. MCT nach einem der Ansprüche 1 und 2, dadurch gekenn
zeichnet, daß in der DMOS-Zelle (D, D1, D2) das erste Ka
thodenkurzschlußgebiet (6) in der Mitte unterbrochen ist
und das erste Kanalgebiet (9, 14, 15) durch den unterbro
chenen Mittelbereich des ersten Kathodenkurzschlußgebie
tes (6) hindurch zur ersten Hauptfläche (H1) hinaufreicht
und dort vom Kathodenkontakt kontaktiert ist.
5. MCT nach einem der Ansprüche 1 bis 4, dadurch gekenn
zeichnet, daß die ersten und zweiten Kanalgebiete
(9, 14, 15 bzw. 7) dieselbe Dotierungskonzentration aufwei
sen und zusammen in einem einzigen Maskenprozeß herge
stellt sind.
6. MCT nach einem der Ansprüche 1 bis 4, dadurch gekenn
zeichnet, daß wenigstens bei einem Teil der DMOS-Zellen
(D, D1, D2) die ersten Kanalgebiete (9, 14, 15) gegenüber den
zweiten Kanalgebieten (7) in den MCT-Zellen (M) unter
schiedliche Dotierungskonzentrationen aufweisen.
7. MCT nach Anspruch 6, dadurch gekennzeichnet, daß we
nigstens bei einem Teil (D2) der DMOS-Zellen (D, D1, D2)
die Dotierungskonzentration in den ersten Kanalgebieten
(9, 14, 15) kleiner ist als die Dotierungskonzentration in
den zweiten Kanalgebieten (7) der MCT-Zellen (M).
8. MCT nach einem der Ansprüche 6 und 7, dadurch gekenn
zeichnet, daß zwischen den MCT-Zellen (M) wenigstens zwei
unterschiedliche Kategorien (D1, D2) von DMOS-Zellen ange
ordnet sind, wobei bei der ersten Kategorie (D1) die Do
tierungskonzentration im ersten Kanalgebiet (14) gleich
der Dotierungskonzentration im zweiten Kanalgebiet (7)
der MCT-Zellen (M) ist, und bei der zweiten Kategorie
(D2) die Dotierungskonzentration im ersten Kanalgebiet
(15) von der Dotierungskonzentration im zweiten Kanalge
biet (7) der MCT-Zellen (M) abweicht.
9. MCT nach einem der Ansprüche 1 bis 8, dadurch gekenn
zeichnet, daß das Verhältnis von MCT-Zellen (M) zu DMOS-
Zellen (D, D1, D2) im gesamten Bauelement kleiner gleich
1:1 ist.
10. MCT nach einem der Ansprüche 1 bis 9, dadurch gekenn
zeichnet, daß
- a) die Emitterschicht (12) p⁺-dotiert, die erste Basis schicht (11) n--dotiert, die zweite Basisschicht (10) p-dotiert, das Emittergebiet (8) n⁺-dotiert und das erste Kanalgebiet (9, 14, 15) n-dotiert ist; und
- b) die Dotierungskonzentration des ersten Kanalgebietes (9, 14, 15) kleiner gleich 10¹⁸ cm-3 ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4210071A DE4210071A1 (de) | 1992-03-27 | 1992-03-27 | MOS-gesteuerter Thyristor MCT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4210071A DE4210071A1 (de) | 1992-03-27 | 1992-03-27 | MOS-gesteuerter Thyristor MCT |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4210071A1 true DE4210071A1 (de) | 1993-09-30 |
Family
ID=6455226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4210071A Withdrawn DE4210071A1 (de) | 1992-03-27 | 1992-03-27 | MOS-gesteuerter Thyristor MCT |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4210071A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6906354B2 (en) * | 2001-06-13 | 2005-06-14 | International Business Machines Corporation | T-RAM cell having a buried vertical thyristor and a pseudo-TFT transfer gate and method for fabricating the same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4646117A (en) * | 1984-12-05 | 1987-02-24 | General Electric Company | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions |
US4811072A (en) * | 1982-09-24 | 1989-03-07 | Risberg Robert L | Semiconductor device |
US4967244A (en) * | 1988-04-22 | 1990-10-30 | Asea Brown Boveri Ltd | Power semiconductor component with switch-off facility |
EP0407011A2 (de) * | 1989-07-03 | 1991-01-09 | Harris Corporation | Halbleiteranordnung mit isoliertem Gate |
EP0433825A1 (de) * | 1989-12-21 | 1991-06-26 | Asea Brown Boveri Ag | Abschaltbares Leistungshalbleiter-Bauelement |
DE4102099A1 (de) * | 1990-02-13 | 1991-08-14 | Asea Brown Boveri | Abschaltbares leistungshalbleiter-bauelement |
EP0444808A1 (de) * | 1990-02-28 | 1991-09-04 | AT&T Corp. | Lateraler MOS-gesteuerter Thyristor |
EP0476815A2 (de) * | 1990-08-18 | 1992-03-25 | Mitsubishi Denki Kabushiki Kaisha | Thyristor und Verfahren zu dessen Herstellung |
-
1992
- 1992-03-27 DE DE4210071A patent/DE4210071A1/de not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4811072A (en) * | 1982-09-24 | 1989-03-07 | Risberg Robert L | Semiconductor device |
US4646117A (en) * | 1984-12-05 | 1987-02-24 | General Electric Company | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions |
US4967244A (en) * | 1988-04-22 | 1990-10-30 | Asea Brown Boveri Ltd | Power semiconductor component with switch-off facility |
EP0407011A2 (de) * | 1989-07-03 | 1991-01-09 | Harris Corporation | Halbleiteranordnung mit isoliertem Gate |
EP0433825A1 (de) * | 1989-12-21 | 1991-06-26 | Asea Brown Boveri Ag | Abschaltbares Leistungshalbleiter-Bauelement |
DE4102099A1 (de) * | 1990-02-13 | 1991-08-14 | Asea Brown Boveri | Abschaltbares leistungshalbleiter-bauelement |
EP0444808A1 (de) * | 1990-02-28 | 1991-09-04 | AT&T Corp. | Lateraler MOS-gesteuerter Thyristor |
EP0476815A2 (de) * | 1990-08-18 | 1992-03-25 | Mitsubishi Denki Kabushiki Kaisha | Thyristor und Verfahren zu dessen Herstellung |
Non-Patent Citations (3)
Title |
---|
et.al.: A New MOS-Gated Power Thyristor Structure with Turn-Off Achie- ved by Controlling the Base Resistance. In: IEEE ELECTRON DEVICE LETTERS,Vol.12,No.5,May 1991, S.227-229 * |
TEMPLE,Victor A.K.: MOS-Controlled Thyristors- A New Class of Power. In: IEEE TRANSACTIONS ON ELECTRON DEVICES,Vol.ED-33,No.10,Oct.1986, S.1609-1618 * |
US-Z: NANDAKUMAR,M. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6906354B2 (en) * | 2001-06-13 | 2005-06-14 | International Business Machines Corporation | T-RAM cell having a buried vertical thyristor and a pseudo-TFT transfer gate and method for fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005014714B4 (de) | Halbleitervorrichtung mit isoliertem Gate | |
EP0621640B1 (de) | Leistungshalbleiterbauelement | |
EP0340445A1 (de) | Abschaltbares Leistungshalbleiterbauelement | |
DE10250575B4 (de) | IGBT mit monolithisch integrierter antiparalleler Diode | |
EP0939446A1 (de) | Durch Feldeffekt steuerbares Leistungshalbleiterbauelement | |
EP0405200A1 (de) | MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement | |
EP0043009A2 (de) | Steuerbarer Halbleiterschalter | |
EP0438700A1 (de) | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
EP0520355B1 (de) | Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
EP0507974B1 (de) | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement | |
EP0623960A1 (de) | IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung | |
WO1998038681A1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
WO1999053549A1 (de) | Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente | |
DE4310606C2 (de) | GTO-Thyristoren | |
EP0487869B1 (de) | Abschaltbares Leistungshalbleiter-Bauelement | |
EP0976157A2 (de) | Emittergesteuerter thyristor | |
DE4201183A1 (de) | Leistungsdiode | |
EP1042817B1 (de) | Bipolares hochvolt-leistungsbauelement | |
CH678245A5 (de) | ||
EP0559945B1 (de) | Abschaltbares Leistungshalbleiter-Bauelement | |
DE19750827A1 (de) | Leistungshalbleiterbauelement mit Emitterinjektionssteuerung | |
DE4210071A1 (de) | MOS-gesteuerter Thyristor MCT | |
EP0529322A1 (de) | MOS-gesteuerter Thyristor (MCT) | |
DE4038093C2 (de) | Isolierschicht-GTO-Thyristor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |