EP0976157A2

EP0976157A2 - Emittergesteuerter thyristor

Info

Publication number: EP0976157A2
Application number: EP97943875A
Authority: EP
Inventors: Shuming Xu; Rainer Constapel; Jacek Korec
Original assignee: Vishay Semiconductor GmbH
Current assignee: Vishay Semiconductor GmbH
Priority date: 1996-09-21
Filing date: 1997-09-20
Publication date: 2000-02-02
Also published as: DE19638769C1; US6118141A; WO1998012749A2; WO1998012749A3

Abstract

Bei einem emittergesteuerten Thyristor mit einem Hauptthyristor (TH), der aus einem p+-Anodenemitter (1), einer Driftzone (3') mit entgegengesetztem Leitungstyp, einer Zone (4), welche im ausgeschalteten Zustand gegenüber der Zone (3) eine Sperrzone aufweist und einer kathodenseitigen Emitterzone (5) mit wiederum umgekehrten Leitungstyp gebildet ist, so daß eine Zonenfolge p+n-pn+ entsteht, ist eine dazu parallelliegende Transistorstruktur (T) aus den ersten drei Gebieten abwechselnder Leitfähigkeit mit einem Emitter (1) der Basis (3) und dem Kollektor (8) vorgesehen. Diese Struktur enthält einen NMOSFET (M1) zur direkten Ansteuerung des Kathodenemitters (5) durch den Kathodenanschluß (KA), wobei die Source dieses Transistors von der Kathode ebenso kontaktiert wird, wie das Kollektorgebiet (8), welches an der Oberfläche des Halbleiters ein Kanalgebiet des MOSFET bildet, wobei das zugehörige Draingebiet über einen elektrischen Leiter (6) mit dem n+-Kathodenemitter (5) des Hauptthyristors (TH) verbunden ist. Weiterhin ist ein Einschalt-DMOSFET (M2) vorgesehen, dessen Gate (G2) mit dem Gate (G1) des NMOSFET (M1) verbunden ist, einer Source (S2), welche von der Kathode (K) kontaktiert ist und in einer p-Basis eingebettet ist, wobei eine leitende Verbindung mit der Kathodenkontaktierung des NMOSFET zum Einschalten (M1) besteht und die gemeinsame Verbindung zu einem Kathodenanschluß (KA) geführt ist. Ein Draingebiet (D2) ist in die Driftzone (3) eingebettet, wobei die Substratgebiete von M1 und M2 mit der Kathode kontaktiert sind. Die Struktur enthält einen PMOSFET (M3), dessen Gate mit der Kathode verbunden ist und dessen Drain (D3) Teil des Kollektorgebiets (8) des Transistors (T) für den Nebenstrom ist, dessen Sourcegebiet mit dem kathodennahen Basisgebiet (4) des Hauptthyristors (TH) verbunden ist und dessen Substratgebiet von einem Teil der n-dotierten Zone (3) gebildet wird, welches an die Oberfläche des Bauelements grenzt.

Description

Emittergestcuerter Thyristor

Beschreibung

Die Erfindung betrifft einen emittergesteuerten Thyristor nach dem Oberbegriff des Anspruchs 1

Emittergesteuerte Thyristoren haben den Vorteil, sich über ein Gate mit niedrigem Spannungsabfall leicht steuern zu lassen Die meisten EST („Emitter Switched Thyristor") haben keine ausgeprägte Stromsattigung, weil diese durch die Durchbruchsspannung des Einschalt-MOSFET, weichet in Reihe mit dem Hauptthyπstor egt, begrenzt wird Die EST mit zwiefachem Kanal haben den Nachteil eines hohen Spannungsabfalls in Vor- wartsnchtung. Ein solcher MOSFET ist in der Veröffentlichung M.S Shekar, B J Bahga, M. Nandakumar, S Tandon und A Reisman „High-Voltage Current Saturation m Emitter Switched Thyristors", IEEE ELECTON DEVICE LETTERS, VOL 12, NO 7, JULY 1991 , beschrieben

Aus der Veröffentlichung von A Bhalla, T P Chow, K C So „RECEST A Reverse Channel Emitter Switsched Thyristor", ISPSD-95, Proc Int Symp on Power Semic Dev and ICS, 1995, Yokohama, pp. 24-28, ist ein emittergesteuerter Thyristor bekannt welcher einen Hauptthyristor zwischen einem 'floatenden¹ n+-Emιtter, einer p-Wanne, einer n-Dπftregion, einer n-Bufferzone und einem p- -Substrat bildet Der floatende n+- Emitter ist mit dem n+-Draιngebιet des in Reihe liegenden lateralen MOSFET durch eine floatende Metallveibindung kurzgeschlossen Dadurch wird der Thyristorstrom gezwungen, durch den Seπen-MOSFET zu fließen Ein parasitärer Thyristor ist zwischen der n+- Source, der p-Wanne, der n-Dπftregion, der n-Bufferzone und dem p+-Substrat vorhan- den. Beide Teile des Gates sind mit dem Rand der Zelle verbunden, welche in z-Richtung einen etwa 100 μm langen Streifen bildet Die p-Wanne unter dem floatenden n+-Emιtter ist mit der p+-Regιon und der Kathode am Rand der Zelle des Einzelbauelements in z- Richtung kurzgeschossen (siehe Fig 1 )

Das Einschalten geschieht durch Anlegen einer positiven Spannung an das Gate und einer positiven Vorspannung an die Anode Dieses ruft Elektronen-Inversionsschichten unter dem lateralen Seπen-MOSFET und dem DMOS-Gate hervor Die Elektronen fließen von der Kathode über den lateralen Seπen-MOSFET, die floatende Metall Verbindung, den floatenden n-t-Emitter und den DMOS-Kanal in die Dπftiegion Das wiederum verursacht die Injektion von Lochern aus dem p- -Substrat, von denen einige durch die p- Wanne eingefangen werden Dieser Locherstrom fießt unter den floatenden n+-Emιtter in z-Richtung, und polt den Übergang n+/p-Wanne in Vorwartsπchtung und schaltet den Hauptthyπstor ein Da die einzige Quelle von Elektronen für den floatenden n+-Emιtter im lateralen Seπen-MOSFET zu sehen ist (über die floatende Metallverbindung) muß der gesamte Thyπstorstrom durch den Seπen-MOSFET fließen Dies fuhrt zu einer Gate- gesteuerten Stromsattigung im eingeschalteten Zustand

Um das Bauelement abzuschalten, wird eine negative Spannung an das Gate gelegt Dieses schaltet den lateralen Seπen-MOSFET aus und aktivieit den p-Kanal-MOSFET, welcher den Locherstrom umleitet Dadurch wird ein Pfad für den Locherstrom von der p- Wanne zum Kathodenkontakt hergestellt Da dieser Locherstrom nicht unter der n+- Source fließt, wird das dynamische Einrasten des parasitären Thyristors unterdruckt In dem Maße, wie die Anodenspannung wählend des Abschaltens ansteigt, wird vor der Erholung des Übergangs zwischen p-Wanne und n-Dπftgebiet das Potential der JFET- Region ansteigen Sogar wenn das Gate bei Null Volt festgehalten ist, wird eine Inversionsschicht vom p-Typ induziert Da das Gebiet der p-Wanne ebenso bei einem ziemlich hohen Potential (10-20 V) egt, wird der PMOS-Verteiler aktiviert und die Locher über diesen Pfad abgeführt.

Für emittergeschaltete Thyristoren sind einige Mechanismen für das Versagen des Bauelements beim Abschalten festgestellt worden. So z. B Einrasten des parasitären Thyristors, Durchbruch des lateralen Seπen-MOSFET, Durchbruch des Übergangs zwischen p- Wanne und n- -Gebiet an der Grenze der einzelnen Bauelementzelle in z-Richtung und strominduzierter Lawinendurchbruch bei hohen Spannungen Auch dieses Bauelement kann durch einen dieser Mechanismen zerstört werden Dies hangt von den Auslegungsund Betriebsbedingungen ab

1 Die Stromdichte für das Einrasten des parasitären Thyristors kann allerdings dadurch auf ein höheres Niveau gebracht werden, daß die Dimensionen der Gebiete auf der rechten Seite des p+-Gebιets des Verteiler-MOSFET verkleinert werden

2 Wahrend des Abschaltens wachst das Potential des floatenden n+-Emιtters mit dem Potential der p-Wanne, wodurch es andererseits dem Anodenpotential folgt, bevor der Übergang zwischen p-Wanne und n+-Emιttergebιet sich erholt hat. Da das floatende n+-Emιttergebιet mit dem Draingebiet des lateralen Seπen-

MOSFET kurzgeschlossen ist, kann dies zum Durchbruch des MOSFET fuhren. 3. Wenn der PMOS-Verteiler aktiviert ist, baut der Löcherstrom, welcher durch den p-Kanal fließt, einen lateralen Spannungsabfall auf, nachdem er durch die p- Wannen-Region eingefangen wurde. Dieser Spannungsabfall ist auf der linken Seite des Bauelements am positivsten (siehe Fig. 1 , Mitte des floatenden Emittergebiets). Da das Potential des floatenden n+-Emitters auf den Diodenabfall des sehr positiven p-Wannen-Potentials beschränkt ist, ist der Übergang von der p- Wanne zum n-f-Gebiet, ausgehend vom Zentrum des floatenden Emitters und bis zur JFET-Region anwachsend, in Sperrichtung gepolt. Nun ist aber außerdem das Gebiet der p-Wanne mit der Kathode in z-Richtung kurzgeschlossen. Daher ist die

Vorspannung an dem Übergang zwischen n+-Emittergebiet und p-Wanne am Zellenrand um den Spannungsabfall über den PMOS-Kanal größer als unter dem DMOS-Gate. Dieser Spannungsabfall kann groß genug sein, um zu einem Durchbruch des Übergangs unter dem Gate zu führen. Daher wird der Durchbruch die- ses Übergangs an den Zellenrändern beginnen, sehr wahrscheinlich an den räumlich ausgebildeten Übergängen an den Ecken des floatenden Emitterfensters.

Außer der Zerstörung beim Abschalten durch die Sperrpolung des floatenden n+/p-Wan- nen-Übergangs und dem geschilderten Lawinendurchbruch, besitzen bekannte emitter geschaltete Thyristoren den Nachteil, daß die Sättigung des Anodenstroms im eingeschalteten Zustand nur durch die Sättigung des lateralen NMOSFET hervorgerufen werden kann. Zur Erzielung einer guten Sättigung muß der NMOSFET eine hohe Durchbruch- spannung besitzen. Dies erhöht jedoch dessen Widerstand im eingeschalteten Zustand und damit den Spannungsabfall über dem eingeschalteten Thyristor erheblich. Während des Abschaltens steigt der Spannungsabfall im lateralen NMOSFET an und droht, diesen zu zerstören. Der Spannungsabfall ist wesentlich durch den Widerstand im eingeschalteten Zustand des p-Kanals in der JFET-Region bestimmt. Im hier RECEST genannten Bauelement ist dieser als Längskanal ausgeführt, und dessen „On"-Widerstand ist damit sehr hoch.

Der Erfindung liegt die Aufgabe zugrunde, den Spannungsabfall über dem Übergang zwischen p-Wanne und floatendem n-f-Gebiet zu reduzieren. Eine weitere Aufgabe ist es, den Spannungsabfall über dem lateralen NMOSFET zu reduzieren und die Sättigung des Anodenstroms im eingeschalteten Zustand auch bei hohen Anodenspannungen aufrecht zu erhalten.

Gelöst wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen. Der Gegenstand des Anspruchs 1 hat den Vorteil, daß der MOS-gesteuerle Thyristor einen sicheren Arbeitsbereich aufweist, wobei das Sattigungsverhalten des Anodenstroms das Bauelement gegen Überlastungen schützt Das Bauelement laßt sich leicht durch uni- polare Potentiale einschalten, wobei die p-Basis 4 floaten kann, d h , daß ihr Potential nicht von außen festgelegt ist

Der erfindungsgemaße MOS-gesteuerte Thyristor enthalt neben einem Haupt- auch einen Nebenstrompfad

Der Hauptstrompfad besteht aus einer Thyπstorstruktur mit folgenden Gebieten p+- Anodenemitter, n-Dπftzone, p-Basis, n+-Emιtter und einem nachgeschaltcten Abschalt- MOSFET (NMOS) Die Kathodenseite dieses Thyristors besitzt keinen Kurzschluß zwischen p-Basis und Kathode Zum Einschalten des Thyristors ist ein DMOSFET vorgese- hen, dessen Gate mit den Gates des NMOS kurzgeschlossen ist Dieser Hauptstrompfad entspricht etwa dem konventionellen EST, allerdings mit rückwärts ausgerichtetem Einschaltkanal (DMOS)

Der Nebenstrompfad besteht aus einem Bipolartransistor mit einem p+-Emιtter, einer n- Driftzone und einem p-Kollektor Die Kollektor p-Basis ist über einen p-Kanal-MOSFET (PMOS) mit der p-Basis des Thyristors verbunden Das Gate dieses PMOS ist mit der Kathode K des Bauelements kurzgeschlossen Es steuert sich damit - in Abhängigkeit vom Zustand des gesamten Bauelements - selbst

Beispiele für die Erfindung werden nachstehend anhand der Zeichnung naher erläutert

Dabei zeigt

Fig 1 ein RECEST-Bauelement nach dem Stand der Technik Fig 2 die grundlegende Struktur des Bauelements nach der Erfindung Fig 3 das zur Fig 2 gehoiende Ersatzschaltbild im Vergleich zum Ersatzschaltbild des Bauelements nach dem Stand dei Technik Fig 4 eine laterale Ausfuhrung mit integriertem lateralen NMOSFET Fig 5 die laterale Ausfuhrung des Bauelements mit integriertem lateralen MOSFET und dielektrischer Isolationsschicht Fig 6 eine vertikale Ausfuhrung des Bauelements

Fig 2 stellt die grundlegende Struktur des erfindungsgemaßen Bauelements im Querschnitt dar Diese grundlegende Struktur ist auch an dem dazu equivalenten Schaltbild in Fig. 3a zu erkennen. Der erfindungsgemäße emittergesteuerte Thyristor besitzt parallel zu seiner Thyristorstruktur TH einen parallelen lateralen IGBT T und liegt in Serie mit einem lateralen NMOSFET Ml wie in allen konventionellen lateralen emittergesteuerten Thyristoren. Seine Wirkungsweise ist im folgenden beschrieben. Das in Fig. 1 darge- stellte Bauelement nach dem Stand der Technik weist dagegen eine andere Struktur auf, deren Abweichung von der Erfindung durch Vergleich der entsprechenden Ersatzschaltbilder 3a und 3b deutlich wird.

Eine besonders für SOI-Bauelemente bevorzugte Ausführung gemäß Fig. 2 und 3a enthält in einem Substrat S eine laterale Isolierschicht I, oberhalb der sich ein laterales Thyristorelement TH befindet. Das Thyristorelement enthält eine erste Emitterzone 1 mit p- Leitfähigkeit, kontaktiert von der Anodenschicht A, die hier beispielsweise von einer n- Bufferzone 2 umgeben ist, eine erste Basiszone 3 mit n-Leitfähigkeit und mit einer n- Driftzone 3', eine zweite Basiszone 4 mit p-Leitfähigkeit und eine zweite Emitterzone 5 mit n-Leitfähigkeit, die mit dem Drain des N-MOSFET Ml verbunden ist, sowie eine von der Basiszone 4 getrennte weitere Basiszone 8 mit p-Leitfähigkeit, in der die Source S2 von M2 als n+-Gebiet eingebettet und von der Kathode K kontaktiert ist.

Fig. 4 zeigt die Integration vo Ml in die p-Wanne 8 des Bauelements. Zur Herabset- zung des Widerstands sind zwei MOSFET Ml und Ml ' mit gemeinsamen Draingebiet Dl parallelgeschaltet und über die Leiterbahn 6 mit der kathodenseitigen Emitterzone 5 des Hauptthyristors verbunden. Die n+-Sourcegebiete S 1 uns SI ' sind von der Kathode K bzw. K' kontaktiert. Das Gate Gl ist mit dem Gate G2 zusammengeschaltet und mit dem Gateanschluß GA verbunden.

Neben dem NMOSFET Ml ist ein DMOSFET M2 vorhanden, dessen Gate G2 mit dem Gate Gl des NMOSFET Ml kurzgeschlossen ist. Die Gateschicht des MOSFET M2 befindet sich über der an die Oberfläche des Bauelements herausgeführten Basiszone 3 als Drainzone D2, über der an die Oberfläche herausgeführten p-Basiszone 9 und über einem Teil der an die Oberfläche herausgeführten Kathode des Bauelements als Source. Ein dritter MOSFET (PMOSFET) weist eine in die n-Basiszone 3 eingelagerte p-Basiszone 4 als Source auf, in die eine n-Zone 5 als Emitter des Hauptthyristors TH eingelagert ist, die von einer metallischen Schicht kontaktiert ist, die mit der Leiterbahn 6 verbunden ist. Von der Kathodenschicht K geht eine metallische Schicht aus, die vom Substrat isoliert ist und einen Teil der an die Oberfläche herausgeführten p-Basiszone 8 als Drain D3 des MOSFET M3, und die unter der Schicht an die Oberfläche herausgeführte n-Basiszone 3 und einen Teil der p-Zone 4 überdeckt. Das Gate des MOSFET M3 ist mit der Kathode des Bauelements kurzgeschlossen. Im Ersatzschaltbild, Fig. 3a, sind der Thyristor mit TH, der parallele Transistor, der durch die p-Emitterzone 1 , die n-Basiszone 3 und die p-Basiszone 8 gebilet wird, mit T und die MOSFET mit M 1 , M2, M3 bezeichnet.

Bei einem positiven Potential an der Anode A relativ zur Kathode K und einer genügend positiven Spannung an der Gate-Elektrode GA, um den lateralen NMOSFET Ml und den n-Kanal DMOSFET M2 anzuschalten, injiziert die Kathode K Elektronen, die über den n- Kanal des DMOSFET M2 in das Draingebiet D2 und über die n-Driftregion 3 zur Anode fließen. Das induziert Löcher von der Anode, sobald die Anodenspannung 0,7 V überschreitet.

Der eingeschaltete laterale Serien-NMOSFET l schließt die floatende n+-Emitterzone 5 zur Kathode K kurz. Da durch den NMOSFET Ml kein Strom fließt bevor der Thyri- stör angeschaltet ist, kann bei diesem Kurzschluß auch kein Spannungsabfall entstehen. Die p-Basiszone 4 hat ein niedriges Potential und sammelt die Löcher ein. Diese Löcher sammeln sich auf der p-Seite des Übergangs von der p+-Basiszone 4 zum floatenden n- - Emitter 5 und polen diesen Übergang in Vorwärtsrichtung. Wenn diese Vorspannung 0,7 V überschreitet, wird der Hauptthyristor eingeschaltet. Im eingeschalteten Zustand fließt der Hauptstrom des Thyristors durch den lateralen Serien-NMOSFET Ml und führt damit zu dessen Stromsättigung. Wenn andererseits die Anode eine hohe Spannung erhält, sorgt das hohe Potential des Sourcegebietes S3 des parallel geschalteten lateralen PMOSFET M3 zusammen mit dem n-Substrat 3 dafür, daß der PMOSFET M3, dessen Gate auf Kathodenpotential liegt, mit Hilfe eines Inversionskanals 7 eingeschaltet wird. Der eingeschaltete PMOSFET leitet die Löcher von der p-Basiszonc 4 zur Kathode, begrenzt deren Potential und damit das Potential der floatenden n+-Emitterzone 5. Das bedeutet, daß der Spannungsabfall von Drain zu Source des lateralen NMOSFET M l durch den PMOSFET M3 begrenzt wird. Damit erhält man ein sehr gutes Stromsätligungsver- halten des Bauelements.

Wegen der Separierung des p-Basiszone 4 von der p-Basiszone 8 ist während des Einschaltprozesses kein Weg für von der p-Basiszone 4 eingefangene Löcher vorhanden. Dadurch wird der Haupthyristor in seinem Einschaltverhalten unterstützt.

Außerdem kann die laterale Ausbreitung der floatenden n-f-Emitterzonc 5 und der p-Basiszone 4 unter der n-Emitterzone 5 so weit begrenzt werden, daß Erfordernisse des Schaltungsdesigns berücksichtigt werden können. Das führt in letzter Konsequenz zu einer Reduktion der Größe der Bauelementzellen im integrierten Schaltungsverbund. Zum Abschalten wird die Vorspannung des Gates G erniedrigt, wobei der laterale NMOSFET Ml und der n-Kanal DMOSFET M2 ebenfalls abgeschaltet werden. Wegen der Stetigkeitsbedingung für den Strom wächst das Potential des floatenden n+-Emitters 5, der p-Basis 4 und damit das Potential des n-Basisgebiets 3 sehr schnell an. Wenn das Potential der n-Basis 3 über einen bestimmten Wert angewachsen ist, schaltet sich der parallele PMOSFET M3 ein. Das schafft einen Weg für die gespeicherten Löcher in der p-Basis 4, welche von dort zur Kathode fließen. Damit wechselt der Strom durch den Hauptthyristor zum lateralen PNP-Transistor. Der laterale PNP-Transistor T besteht aus dem p+-Gebiet 1 unter der Anode A als Emitter, der n-Driftregion 3' und der p-Basiszone 8 als Kollektor. Der PNP-Transistor wird infolge der Rekombination der Löcher mit den Elektronen in der Driftregion abgeschaltet.

Während des Abschaltens wird M l und NMOSFET M2 abgeschaltet. Der Strom durch den Kanal von PMOSET M3 wächst, weil dieser einschaltet. Der Strom fließt direkt zur Kathode, d. h. er nimmt keinen Umweg unter einem n-f-Gebiet entlang. Das ist der Hauptgrund für die Verbesserung des dynamischen Einrastverhaltens des Bauelements. Andererseits kann die p-Basis 4 sehr stark dotiert und die Ausbreitung in die laterale Richtung klein gemacht werden, soweit es die Gesichtspunkte des Designs erfordern. Daraus resuliert ein kleiner Spannungsabfall in der p-Basis 4 während des Abschaltprozesses.

Ein Ausführungsbeispiel der Erfindung, wie es anhand der Fig. 2 nur in prinzipieller Weise geschildert wurde, ist in konkreter Form in Fig. 4 dargestellt. Der n-MOSFET Ml ist dort in die p-Basiszone (oder p-Wanne) 8 integriert. Die Anordnung der übrigen Bauelemente ist gegenüber Fig. 2 unverändert.

Ein weiteres Beispiel für die Anwendungs- und Ausgestaltungsmöglichkeiten der Erfindung ist in Fig. 5 dargestellt. Die spezielle Ausgestaltung ist bevorzugt für SOI-Bauele- mente geeignet. Das Substrat S ist vom eigentlichen Bauelement mit einer Isolationsschicht I isoliert. Um den Stromweg für das Einrasten des parasitären Transistors zu versperren, ist ein Graben mit Isolationsschicht 10 vorgesehen. Damit aber der Strom durch den Hauptthyristor fließen kann, ist M2 auf der Anodenseite angeordnet. An der bekannten Funktionsweise von M2 ändert das nichts.

Ein vertikales Bauelement ist, wie Fig. 6 zeigt, mit der Erfundung ebenfalls realisierbar. Die Anode ist gegenüber Fig. 4 lediglich auf die Unterseite der Halbleiterscheibe verschoben. Der parasitäre Thyristor, dessen Ausbildung auch in dieser Anordnung wirksam unterdruckt wird, ist im rechten Teil dei Fig dargestellt Die Mechanismen der Zündung, Strombegrenzung und Verhinderung des Einrastens des parasitären Thyristors unterscheiden sich nicht von dem, was vorher zu Fig 2 bemerkt wurde

Mit der Erfindung lassen sich diei Vorteile erreichen-

1 Der Übergang von n+-Emιtter 5 zur p-Basis 4 wird wahrend des Abschaltprozesses im Durchbruchverhalten verbessert

2 Der PMOSFET M3 wird durch eine reltaiv hohe Spannung an der n-Basis 3 eingeschaltet, wobei diese Zone das Substratgebiet von M3 darstellt M3 verteilt die Locher aus der p-Basis 4, wodurch der Strom durch Ml reduziert wird. Damit wird auch das Potential der p-Basis 4 erniedrigt und der konstante Spannungsabfall an Ml fuhrt /u einer verbesserten Stromsattigung

Wahrend des Abschaltens werden die Locher von M3 direkt zur Kahtode umgeleitet Das dynamische Einrasten des parasitären Thyristors ist damit unterdruckt

Der erfindungsgemaße Thyπstor besteht aus einem emittergesteuerten Thyristor mit einem Hauptthyristor TH, der aus einem p+-Anodenemιtter 1 , einer Driftzone 3' mit entgegengesetztem Leitungstyp, einer Zone 4, welche im ausgeschalteten Zustand des Thyristors gegenüber der Dπftzone 3' eine Sperrzone aufweist und einem kathodenseitigen Emitter 5 mit wiederum umgekehrtem Leitungstyp gebildet ist, so daß eine Zonenfolgc p+n-pn-f entsteht, einer zum Hauptthyristor parallelliegenden Transistorstruktur T aus drei Gebieten abwechselnder Leitfähigkeit mit einem Emitter 1 , der gleich dem p+- Anodenemitter 1 ist, einer n-dotiertcn Zone 3 als Basis und einem Kollektorgebiet 8, einem NMOSFET M l zur direkten Ansteuerung des Kathodenemitters 5, wobei die Source dieses Transistors von einer Kathode K. die mit einem Kathodenanschluß verbunden ist, ebenso kontaktiert wird wie das Kollektorgebiet 8, welches an der Oberflache des Halbleiters ein Kanalgebiet des NMOSFET bildet, wobei das zugehörige Draingebiet über einen elektrischen Leiter 6 mit dem Kathodenemitter 5 des Hauptthyπstors TH verbunden ist, und weist einen Einschalt-DMOSFET M2, dessen Gate G2 mit dem Gate Gl des NMOSFET Ml verbunden ist, eine Source S2, welche von der Kathode K ebenfalls kon- taktiert und in einer p-Basis, die gleich dem Kollektorgebiet 8 ist, eingebettet ist, und ein Draingebiet D2 auf, welches in der n-dotierten Zone 3 eingebettet ist, wobei das Kanalgebiet des DMOSFETs im Kollektorgebiet 8 angeordnet ist, sowie einen PMOSFET M3, dessen Gate mit der Kathode verbunden ist und dessen Drain D3 Teil des Kollektorge- biets 8 ist, dessen Sourcengebiet mit der Zone 4 des Hauptthyπstors TH verbunden ist und dessen Kanalgebiet von einem Teil der n-dotierten Zone 3 gebildet wird, welcher an die Oberflache des Bauelements grenzt

Der Vorteil des erfindungsgemaßen Bauclements besteht dann, daß das Gate des NMOSFET M l und das Gate des DMOSFET M2 im Gegensatz zum Stand der Technik nicht mehr automatisch miteinander verbunden sind Diese Gates sind im Stand der Technik gemäß Fig 1 verbunden, so daß der Thyristor automatisch mit den Gates eingeschaltet wird und als Folge durchbrechen kann Dagegen ist der Thyristor gemäß der Er- findung geschützt, der Stromfluß durch den Thyristor bleibt auch bei höheren Spannungen begrenzt

Eine weitere gunstige Ausfuhrung des erfindungsgemäßen Bauelements besteht dann, daß das Bauelement komplementär ausgeführt ist, wobei die Leitungstypen der einzelnen Gebiete des Bauelements jeweils durch ihre komplementären Leitungstypen ersetzt und die Funktion von Bauelementzonen und Elektroden sich demgemäß ändert

Claims

Patentansprüche

5 1. Emittergesteuerter Thyristor mit

- einem Hauptthyristor (TH), der aus einem p+-Anodenemitter ( 1 ), einer Driftzone (3') mit entgegengesetztem Leitungstyp, einer Zone (4), welche im ausgeschalteten Zustand des Thyristors gegenüber der Driftzone (3') eine Sperrzone aufweist und einem kathodenseitigen Emitter (5) mit wiederum umgekehrtem Leitungstyp gebildet 0 ist, so daß eine Zonenfolge p+n-pn-f- entsteht,

- einer zum Hauptthyristor parallelliegenden Transistorstruktur (T) aus drei Gebieten abwechselnder Leitfähigkeit mit einem Emitter ( 1 ), der gleich dem p- -Anoden- emitter (1 ) ist, einer n-dotierten Zone (3) als Basis und einem Kollektorgebiet (8), -einem NMOSFET (Ml ) zur direkten Ansteuerung des Kathodenemitters (5), wobei 5 die Source dieses Transistors von einer Kathode (K), die mit einem Kathodenanschluß verbunden ist, ebenso kontaktiert wird wie das Kollektorgebiet (8), welches an der Oberfläche des Halbleiters ein Kanalgebiet des NMOSFET bildet, wobei das zugehörige Draingebiet über einen elektrischen Leiter (6) mit dem Kathodenemitter (5) des Hauptthyristors (TH) verbunden ist, 0 gekennzeichnet durch,

- einen Einschalt-DMOSFET (M2), dessen Gate (F2) mit dem Gate (G l ) des NMOSFET (M l ) verbunden ist, einer Source (S2), welche von der Kathode (K) ebenfalls kontaktiert und in einer p-Basis, die gleich dem Kollektorgebiet (8) ist, eingebettet ist, und einem Draingebiet (D2), welches in der n-dotierten Zone (3) einge- 5 bettet ist, wobei das Kanalgebiet des DMOSFETs im Kollektorgebiet (8) angeordnet ist,

- einen PMOSFET (M3), dessen Gate mit der Kathode verbunden ist und dessen Drain (D3) Teil des Kollektorgebiets (8) ist, dessen Sourcegebiet mit der Zone (4) des Hauptthyristors (TH) verbunden ist und dessen Kanalgebiet von einem Teil der ü n-dotierten Zone (3) gebildet wird, welcher an die Oberfläche des Bauelements grenzt.

2. Emittergesteuerter Thyristor nach Anspruch 1 , dadurch gekennzeichnet, 5 daß er als Lateralthyristor aufgebaut ist, also Kathode (K), Gate (G) und Anode (A) auf einer Seite einer Halbleiterscheibe angordnet sind.

3. Emittergesteuerter Thyristor nach Anspruch 1 , dadurch gekennzeichnet, daß er als Vertikalthyristor aufgebaut ist, also Kathode (K) und Gate (G) auf der einen Seite und die Anode (A) auf der anderen Seite einer Halbleiterscheibe angeord- net sind.

4. Emittergesteuerter Thyristor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß unter der Kathodenmetallisierung (K) ein mit Oxid gefüllter Graben, der bis auf eine isolierende Schicht (I) zwischen Substrat (S) und Halbleiterscheibe herunterreicht und wobei der MOSFET (M2) zwischen Kathode (K) und Anode (A) angeordnet sind.

5. Emittergesteuerter Thyristor nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Thyristor ein Substrat (S) aufweist, das vom eigentlichen Bauelement isoliert ist.

6. Emittergesteuerter Thyristor nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Thyristor vom komplementären Typ ist.