DE19756324C1 - Durch MOS-Gate schaltbares Leistungshalbleiterbauelement - Google Patents

Description

Die Erfindung betrifft ein durch MOS-Gate schaltbares Leistungshalbleiterbauelement ge­ mäß dem Oberbegriff des Anspruchs 1. Ein derartiges Bauelement ist aus Proceedings ISPSD 1996, S. 283-286 bekannt.

Durch MOS-Gate schaltbare Leistungshalbleiterbauelemente sind in Form von Leistungs-MOS- FETs und von sogen. Insulated-Gate-Bipolartransistoren (IGBT) seit längerem im Ein­ satz. Gegenüber dem MOSFET weist der IGBT im Sperrspannungsbereich oberhalb etwa 300 V infolge der bipolaren Funktionsweise ein deutlich besseres Durchlaßverhalten auf. Andererseits sind die Durchlaßeigenschaften des Thyristors noch erheblich besser als die des IGBT, da beim Thyristor die Ladungsträgerinjektion in die Basis von beiden Emittern aus erfolgt, beim IGBT aber nur von der Anodenseite. Bei noch verkleinerter Durchlaßspannung ist die für einen bestimmten Strom erforderliche Halbleiterfläche beim Thyristor wesentlich kleiner. Daher sind verschiedene Konzepte entwickelt worden, das Prinzip der MOS-Steuerung auch auf den Thyristor anzuwenden.

Ein bekannter MOS-kontrollierter Thyristor ist der sogen. MCT (MOS Controlled Thyri­ stor), der durch Kurzschließen des kathodenseitigen Emitterübergangs mittels eines p-Ka­ nal-MOSFETs abgeschaltet wird. Ein Nachteil dieses MOS-Thyristors ist, daß er keine Charak­ teristik mit Stromsättigung hat, die für einen einfachen Kurzschlußschutz benötigt wird. Au­ ßerdem ist die Abschaltfähigkeit von MCTs mit größerer Fläche durch Stromfilamentierung herabgesetzt. Sogenannte Emitter-Switched-Thyristoren (EST), die mit Hilfe eines Seri­ en-MOSFETs abgeschaltet werden, haben in dieser Hinsicht Vorteile. Beim üblichen EST, der in IEEE Electron Device Letters, Bd. 11 (1990), S. 75-77, beschrieben wird, wird die Thyri­ storfunktion im Durchlaß jedoch durch einen Emitterkurzschluß in der Einheitszelle, der für das Abschalten benötigt wird, stark beeinträchtigt.

Der Abschaltmodus des EST entspricht weitgehend dem Kaskodenabschalten eines sogen. Gate-Turn-Off-Thyristors (GTO), bei dem der Kathodenstrom des Thyristors unterbrochen und der Anodenstrom über den Gatekreis abgeleitet wird.

In Proceedings ISPSD 1996, S. 283-286, wird ein EST vorgeschlagen, dessen Seri­ en-MOSFET in einem durch Oxid isolierten Bereich an der Oberfläche der schwach dotierten n-Basis des Thyristors angeordnet ist. Bei diesem Bauelement wird ein direkter Kurzschluß der Steuerbasis mit der Kathode zwar vermieden, ebensowenig tritt durch die Isolation des MOSFETs auch ein parasitärer Thyristor wie beim normalen EST auf. Das Bauelement besitzt jedoch ein außerhalb des isolierten Bereichs liegendes und von der p-Basis des Thyri­ stors getrenntes p-Gebiet, das von der Kathode kontaktiert wird, die außerdem einen Kontakt mit dem Source des Serien-MOSFETs bildet. Durch dieses als Diverter bezeichnete p-Gebiet können beim Abschalten des Serien-MOSFETs die Ladungsträger aus der Thyristorstruktur zur Kathode abfließen, was durch Einschalten eines p-Kanals zwischen Diverter und p-Basis des Thyristors wesentlich unterstützt wird. Daher kann das Bauelement schnell gegen hohe Spannungen abgeschaltet werden. Jedoch zieht die mit der Kathode kontaktierte Diverterzo­ ne auch im Durchlaßzustand Löcher aus dem Thyristorbereich ab, da sie ein kleineres Po­ tential hat als die p-Basis und ihr Abstand von der p-Basis klein gewählt werden muß. Letz­ teres hat auch zur Folge, daß der parasitäre bipolare pnp-Transistor zwischen den beiden p-Zonen schon bei einer kleinen Drain-Source-Spannung von z. B. 0,2 V viel Strom führt, so daß die p-Basis zwar nicht direkt, jedoch in der Wirkung annähernd mit der Kathode kurzge­ schlossen ist. Bei üblichen Zellengrößen folgt daraus eine erhebliche Verschlechterung des Durchlaßverhaltens.

In einer Veröffentlichung von Funaki und Mitarbeitern, Proceedings ISPSD 1996, S. 101-­ 104, wird ein lateraler MOS-Thyristor in einer vom Substrat isolierten Halbleiterschicht (SOI-Schicht) vorgeschlagen, wobei eine Kaskodenschaltung in danebenliegenden Berei­ chen der SOI-Schicht integriert ist. Die bei einer Kaskodenschaltung üblicherweise verwen­ dete Zenerdiode im Gatekreis ist durch eine pn-Diode in Durchlaßrichtung ersetzt. Der Thy­ ristor, der Serien-MOSFET der Kaskode und die Diode sind in drei Flächenbereichen ange­ ordnet, die durch Gräben voneinander isoliert sind. Verglichen mit dem lateralen IGBT ist das Durchlaßverhalten verbessert. Verglichen mit einem lateralen GTO in der üblichen, dis­ kret aufgebauten Kaskodenschaltung jedoch ist das Durchlaßverhalten verschlechtert, da wegen der geringen Knickspannung von etwa 0,7 V, ab welcher die Diode Strom führt, auch im Durchlaßbetrieb viel Strom aus der p-Basis zur äußeren Kathode abfließt. Der Abfluß durch die Diode wird dadurch vergrößert, daß dafür außer der Spannung am Emitterüber­ gang auch die Spannung am Serien-MOSFET zur Verfügung steht. Da die Knickspannung mit der Temperatur abnimmt, die Spannung am Serien-MOSFET aber zunimmt, wird das Durchlaßverhalten durch diesen Nebenschluß besonders bei höherer Temperatur stark be­ einträchtigt. Ein weiterer wesentlicher Nachteil bei dieser Integration der Kaskodenschaltung besteht in der großen benötigten Halbleiterfläche.

Ein anderer durch MOS-Gate schaltbarer Thyristor, dessen Abschaltmodus dem der GTO-Kaskodenschaltung gleichkommt, wurde in DE-A-44 02 877 vorgeschlagen. Dieser MOS-Thyristor wird durch einen in Serie mit dem Thyristor liegenden MOSFET unter gleichzeiti­ ger Mitwirkung eines internen Parallel-MOSFETs, der die p-Basis mit der Kathode verbin­ det und dessen Gate mit der äußeren Kathode verbunden ist, abgeschaltet. Das Draingebiet der MOSFETs, auf dem sich die äußere Kathode des Bauelements befindet, ist durch einen sperrenden pn-Übergang vom Thyristor isoliert. Der Parallel-MOSFET ist im eingeschalte­ ten Zustand des Bauelements abgeschaltet und wird beim Abschalten des Serien-MOSFETs durch dessen Drain-Source-Spannung eingeschaltet. Er ersetzt funktional die Zenerdiode der üblichen Kaskodenschaltung, wobei die Schwellenspannung des Parallel-MOSFETs der Durchbruchspannung der Zenerdiode entspricht. Ein solcher Kaskoden-geschalteter MOS-Thyristor ist durch sein Durchlaßverhalten anderen MOS-gesteuerten Thyristoren sowie dem IGBT deutlich überlegen.

Legt man den üblichen Thyristoraufbau mit einer schwach dotierten n-Basiszone und einer höher dotierten p-leitenden Steuerbasis zugrunde, so sind die MOSFETs bei dem Bauele­ ment nach DE-A-44 02 877 als p-Kanal-MOSFETs in den n-Emitter integriert. Das Bauele­ ment wird durch eine negative Spannung am Gate des Serien-MOSFETs eingeschaltet und durch Zurücknehmen der absoluten Gatespannung abgeschaltet. Für Anwendungen, bei de­ nen die Ansteuerung unmittelbar durch einen integrierten Schaltkreis erfolgt, ist es jedoch ein Nachteil, daß die Gatespannung negativ sein muß, da eine solche nicht in einfacher Wei­ se aus dem Lastkreis mit der positiven Anodenspannung erzeugt werden kann. Die Genauig­ keitsanforderungen bei der Herstellung des Bauelements nach DE-A-44 02 877 sind hoch.

In der nachveröffentlichten Schrift DE 196 27 122 ist ein durch MOS-Gate schaltbares Lei­ stungshalbleiterbauelement mit einer Vielzahl von Einheitszellen beschrieben, die eine Thy­ ristorstruktur und einen davon isolierten Halbleiterbereich sowie zwei Hauptelektroden auf­ weisen, wobei die erste Hauptelektrode eine erste Emitterzone der Thyristorstruktur kontak­ tiert, und wobei auf die erste Emitterzone die erste Basiszone, sodann die zweite Basiszone und weiterhin die zweite Emitterzone mit jeweils zur vorhergehenden Zone entgegengesetz­ tem Leitungstyp folgen, wobei der isolierte Halbleiterbereich zwei, je mit zwei Stromzufüh­ rungsgebieten versehene MOSFETs enthält, von denen der erste mit dem einen Stromzufüh­ rungsgebiet an die zweite Emitterzone der Thyristorstruktur und mit dem anderen Stromzu­ führungsgebiet an die zweite Hauptelektrode angeschlossen ist und durch eine äußere Steu­ erelektrode geschaltet wird, und von denen der zweite mit dem einen Stromzuführungsgebiet an die zweite Basiszone der Thyristorstruktur und mit dem anderen Stromzuführungsgebiet an die zweite Hauptelektrode angeschlossen ist und ein mit seinem Drain verbundenes Gate ohne äußeren Gateanschluß besitzt.

Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten, durch positive Gatespannung schaltbaren MOS-Thyristor mit kaskodenartigem Abschaltmodus zu schaffen.

Die Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Weiterführende und vorteil­ hafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.

Ein Vorteil gegenüber dem üblichen EST und einem EST mit isoliertem Serien-MOSFET, wie er in Proceedings ISPSD 1996, S. 283-286, vorgeschlagen wurde, ist, daß das Durch­ laßverhalten wesentlich verbessert ist. Verglichen mit dem aus Proceedings ISPSD 1996, S. 101-103, bekannten, lateral aufgebauten Kaskodenschalter ist das Durchlaßverhalten eben­ falls verbessert, und es wird eine geringere Halbleiterfläche benötigt. Ein wesentlicher Vor­ teil gegenüber dem MOS-Thyristor nach DE-A-44 02 877 besteht darin, daß das erfindungs­ gemäße Bauelement allein durch positive Gatespannung geschaltet werden kann. Ein para­ sitärer bipolarer Transistor wird vermieden, und es wird eine größere Unempfindlichkeit ge­ genüber Schwankungen im Herstellungsprozeß erreicht. Gegenüber dem IGBT wird eine geringere Durchlaßspannung bei gleichzeitig stark erhöhter Stromdichte erreicht. Das Bau­ element hat trotzdem eine relativ geringe Sättigungsstromdichte.

Die Erfindung weist im Gegensatz zu der in DE 196 27 122 beschriebenen Struktur nicht zwei MOSFETs in einem isolierten Halbleitergebiet auf, sondern weist im isolierten Halb­ leitergebiet einerseits einen zwischen zweiter Emitterzone und zweiter Hauptelektrode lie­ genden Serien-MOSFET, der durch ein äußeres Gate gesteuert wird, und andererseits einen zwischen zweiter Basiszone und zweiter Hauptelektrode liegenden ungesteuerten pn-Übergang, der bei Vorwärtspolung des Thyristors in Sperrichtung gepolt ist. Die Durch­ bruchspannung U_Br des pn-Übergangs ist geringer als die Durchbruchspannung des Seri­ en-MOSFETs. Bevorzugt liegt U_BR im Bereich von 1,5 V bis 10 V. Es ist günstig, wenn der Sperrstrom des pn-Übergangs für Spannungen kleiner als etwa 1,5 V möglichst klein ist.

Die erfindungsgemäße Lösung hat gegenüber der in der nachveröffentlichten Schrift offen­ barten Lehre den großen Vorteil, daß der Strom durch den ungesteuerten pn-Übergang im Bereich des Durchbruchs wesentlich steiler mit der Spannung ansteigt, als es bei einem MOSFET, dessen Gate mit dem Drain verbunden ist, oberhalb der Schwellenspannung der Fall ist. Beim Abschalten des Bauelements, bei dem der Strom durch den pn-Übergang fließt, kann daher die Spannung auf diesem Strompfad wesentlich geringer gehalten werden, so daß die Abschaltverlustleistung wesentlich reduziert wird.

Bei einem MOSFET ist zwar auch ein pn-Übergang vorhanden, jedoch wird beim Aufsteu­ ern des MOSFET bei vorwärtsgepoltem Thyristor ein leitfähiger Kanal ausgebildet, der die­ sen pn-Übergang prinzipiell umgeht, so daß ein solcher pn-Übergang grundsätzlich nicht zur Wirkung kommen kann. Der ebenfalls vorhandene parasitäre vorwärtsgepolte pn-Übergang des MOSFETs wird ebenso durch diesen Kanal überbrückt.

Vorzugsweise ist der ungesteuerte pn-Übergang der pn-Übergang einer Diode oder der Kol­ lektorübergang eines Bipolartransistors. Zweckmäßigerweise ist die Durchbruchspannung des sperrenden pn-Übergangs größer als die Summe aus dem Spannungsabfall am pn-Übergang zwischen der zweiten Emitterzone und der zweiten Basiszone sowie dem Span­ nungsabfall am eingeschalteten MOSFET und dem Querspannungsabfall längs der zweiten Basiszone.

Bei einer günstigen Ausführungsform nehmen die zweite Emitterzone, der isolierte Halblei­ terbereich und die zweite Basiszone Gebiete der oberen Oberfläche des Halbleiterkörpers des Leistungshalbleiterbauelements ein, und der erste MOSFET und der ungesteuerte pn-Übergang sind lateral ausgebildet.

Eine bevorzugte Ausführungsform ist, daß in den zum Einschalten der Thyristorstruktur vorgesehenen Einheitszellen der erste MOSFET den Leitungstyp der zweiten Emitterzone hat und daß die zweite Basiszone neben der zweiten Emitterzone und die erste Basiszone neben der zweiten Basiszone an die obere Halbleiteroberfläche tritt und daß die zweite Emitterzone und die Oberflächenbereiche der zweiten und der ersten Basiszone zusammen mit einem isolierten Gate einen zweiten MOSFET bilden. Vorzugsweise ist das Gate des zweiten MOSFETs dabei mit dem äußeren Gateanschluß des ersten MOSFETs leitend ver­ bunden.

Die Thyristorstruktur kann vertikal oder lateral ausgebildet sein.

Eine bevorzugte vertikale Ausführungsform besteht darin, daß die erste Emitterzone an die untere Halbleiteroberfläche angrenzt, daß die zweite Emitterzone mit einem Teil ihrer Fläche an die obere Halbleiteroberfläche tritt, daß der isolierte Halbleiterbereich an der oberen Halbleiteroberfläche benachbart zur zweiten Emitterzone angeordnet ist, daß die zweite Ba­ siszone an der gegenüberliegenden Seite benachbart zum isolierten Halbleiterbereich an die obere Halbleiteroberfläche tritt, daß der in dem isolierten Halbleiterbereich angeordnete erste MOSFET als Source- und Draingebiet ein zur zweiten Emitterzone benachbartes und ein ihm abgewandtes jeweils hoch dotiertes Gebiet aufweist, daß das benachbarte Gebiet mit der zweiten Emitterzone und das abgewandte Gebiet mit der zweiten Hauptelektrode verbunden ist, daß der in dem isolierten Halbleiterbereich angeordnete ungesteuerte pn-Übergang als Stromzuführungsgebiete ein dem Oberflächenbereich der zweiten Basiszone benachbartes und ein ihm abgewandtes jeweils hochdotiertes Gebiet aufweist, und daß das benachbarte Gebiet mit der zweiten Basiszone und das abgewandte Gebiet mit der zweiten Hauptelektro­ de verbunden sind.

Die erste Emitterzone hat bevorzugt p-Leitfähigkeit, die erste Basiszone n-Leitfähigkeit, die zweite Basiszone p-Leitfähigkeit und die zweite Emitterzone n-Leitfähigkeit, wobei die erste Hauptelektrode als Anode und die zweite als Kathode wirkt, und wobei der im isolierten Halbleiterbereich angeordnete erste MOSFET vom n-Kanal-Typ ist, das Source-Gebiet des ersten MOSFETs mit der zweiten Hauptelektrode kontaktiert ist, das Drain-Gebiet des ersten MOSFETs mit der zweiten Emitterzone der Thyristorstruktur verbunden ist, das eine Strom­ zuführungsgebiet des ungesteuerten pn-Übergangs mit der äußeren zweiten Hauptelektrode kontaktiert und das andere Stromzuführungsgebiet des ungesteuerten pn-Übergangs mit der an die Oberfläche der oberen Seite tretenden p-Basiszone verbunden ist.

Eine weitere bevorzugte Ausführungsform besteht darin, daß die an die zweite Hauptelek­ trode angeschlossenen Stromzuführungsgebiete des ersten MOSFETs und des ungesteuerten pn-Übergangs als ein den beiden gemeinsames Stromzuführungsgebiet ausgebildet ist.

Zweckmäßig ist, daß bei den zum Einschalten der Thyristorstruktur ausgebildeten Einheits­ zellen der erste MOSFET als n-Kanal-MOSFET ausgebildet ist, daß die p-Basiszone neben der n-Emitterzone an der oberen Halbleiteroberfläche endet, daß in dem benachbarten Be­ reich die n-Basiszone an die obere Halbleiteroberfläche tritt und daß die n-Emitterzone und die Oberflächenbereiche der p-Basiszone und der n-Basiszone zusammen mit einem weite­ ren isolierten Gate einen zweiten n-Kanal-MOSFET bilden, dessen Gate mit dem Gate des ersten MOSFETs leitend verbunden ist.

Bei einer Ausführungsform mit lateralem Thyristor ist es günstig, die Thyristorstruktur ebenso wie den davon isolierten Halbleiterbereich, der den ersten MOSFET und den unge­ steuerten pn-Übergang enthält, vom Substrat des Halbleiterkörpers durch eine lateral ausge­ bildete Isolatorschicht zu trennen und die Isolation des Bereichs mit dem ersten MOSFET und dem ungesteuerten pn-Übergang vom Thyristor durch einen vertikalen Graben oder eine Isolierschicht vorzunehmen. Vorzugsweise besitzen die durch die erste Hauptelektrode kon­ taktierte Emitterzone p-Leitfähigkeit, die erste Basiszone n-Leitfähigkeit, die zweite Basis­ zone p-Leitfähigkeit und die zweite Emitterzone n-Leitfähigkeit, wobei die ersten und zwei­ ten MOSFETs n-Kanal-MOSFETs sind.

Bevorzugt hat der isolierte Halbleiterbereich eine schwache n-Grunddotierung, in dem das hochdotierte Draingebiet des ersten MOSFETs angeordnet ist, wobei das hochdotierte Sour­ cegebiet des ersten MOSFETs und die Stromzuführungsgebiete des ungesteuerten pn-Übergangs in einer p-leitenden Wanne angeordnet sind, die in den schwach n-dotierten Halbleiterbereich eingelassen ist.

In einer weiteren bevorzugten Anordnung ist der laterale Thyristor in der dritten Dimension streifenförmig ausgebildet, wobei der erste MOSFET und der ungesteuerte pn-Übergang in der dritten Dimension der Thyristorstruktur abwechselnd aufeinanderfolgen, und wobei die n-Emitterzone der Thyristorstruktur im Bereich des ersten MOSFETs bis an die vertikale Isolierschicht bzw. den Graben heranreicht und durch einen floatenden Kontakt mit dem gegenüberliegenden Stromzuführungsgebiet des ersten MOSFETs verbunden ist und im Be­ reich des ungesteuerten pn-Übergangs eine hochdotierte Oberflächenzone der p-Basiszone des Thyristors die zweite Emitterzone an der vertikalen Isolierschicht unterbricht und durch einen floatenden Kontakt mit dem gegenüberliegenden Stromzuführungsgebiet des unge­ steuerten pn-Übergangs verbunden ist.

Die Durchbruchspannung des ersten MOSFETs ist stets größer als die Durchbruchspannung des ungesteuerten pn-Übergangs zu wählen. Zweckmäßigerweise übersteigt die Durchbruch­ spannung des ersten MOSFETs die Durchbruchspannung des ungesteuerten pn-Übergangs um mindestens 2 Volt. Vorzugsweise liegt die Durchbruchspannung des ersten MOSFETs im Bereich zwischen 10 V und 20 V. Weiterhin liegt die Durchbruchspannung des in Sper­ richtung gepolten pn-Übergangs vorzugsweise im Bereich von 1,5 V bis 10 V.

Die Erfindung wird anhand von in den Figuren dargestellten Ausführungsbeispielen erläu­ tert. Sie zeigen jeweils eine Einheitszellenhälfte, die durch spiegelbildliche Ergänzung zur vollen Einheitszelle wird, aus denen sich das Bauelement aufbaut. Es zeigen

Fig. 1 eine erfindungsgemäße Anordnung einer Abschalt-Einheitszelle mit Serien-MOS- FET und in Sperrichtung gepoltem pn-Übergang im Nebenweg zwischen p-Ba­ siszone und Kathode,

Fig. 2 eine erfindungsgemäße Anordnung in Silicon-Direct-Bonding-Technik,

Fig. 3 eine erfindungsgemäße Anordnung, bei dem ein pn-Übergang im Nebenweg den Kollektorübergang eines bipolaren Transistors bildet,

Fig. 4 Potentialwerte und Stromverteilung in der Struktur der Fig. 1 im eingeschalteten Zustand,

Fig. 5 Potentialwerte und Stromverteilung in der Abschaltzelle der Fig. 1 kurz nach Abschalten des Serien-MOSFETs,

Fig. 6 eine Einschalteinheitszelle,

Fig. 7 eine laterale Ausführungsform im Querschnitt.

Die dargestellten Ausführungsbeispiele von Bauelementen sind auch analog in der jeweils komplementären Ausführung realisierbar.

Fig. 1 zeigt den Querschnitt einer Einheitszelle eines erfindungsgemäßen Bauelements, die für die Funktionen des Durchlasses, des Abschaltens und des Sperrens geeignet ist und im folgenden als Abschaltzelle bezeichnet wird. Das Bauelement weist an der Unterseite eine äußere Anode A und an der Oberseite eine äußere Kathode K und ein äußeres Gate G1 auf, welche jeweils mit einem üblichen Metallkontakt versehen sind. Die Anschlüsse von Katho­ de K, Gate G1 und Anode A sind jeweils mit KA, GA und AA bezeichnet. Die Spiegelebene der Einheitszelle ist am linken Bildrand.

Auf der linken Seite der Fig. 1 befindet sich eine pnpn-Thyristorstruktur, bestehend aus einer ersten Emitterzone 1 mit p-Leitfähigkeit, einer ersten Basiszone 2, die n-Leitfähigkeit besitzt und schwach dotiert ist, einer zweiten Basiszone 3, die p-Leitfähigkeit besitzt und höher als die Zone 3 dotiert ist, und einer zweiten Emitterzone 4 mit n-Leitfähigkeit. An der Halblei­ teroberfläche sind neben der äußeren Kathode K und dem Gatekontakt G1 zwei floatende Kontakte FE, FB vorhanden. Der pn-Übergang zwischen den Zonen 1 und 2 ist mit J1, der pn-Übergang zwischen 2 und 3 mit J2, der pn-Übergang zwischen 3 und 4 mit J3 bezeichnet.

Die zweite Emitterzone 4, die im folgenden auch als n-Emitterzone 4 bezeichnet wird, nimmt nur einen Teil der kathodenseitigen Halbleiteroberfläche ein. Ein dieser Emitterzone 4 benachbarter Oberflächenbereich des Halbleiters ist in vertikaler Richtung durch eine Iso­ latorschicht 5, insbesondere aus Siliziumdioxid, vom Thyristor isoliert. In einem weiteren Flächenbereich im rechten Teil von Fig. 1, der dem isolierten Oberflächenbereich benachbart ist, tritt die zweite Basiszone 3 des Thyristors, die auch als p-Basiszone bezeichnet wird, an die Oberfläche des Halbleiterkörpers. In den isolierten Oberflächenbereich ist ein lateraler erster n-Kanal-MOSFET M1 integriert, der aus einem n⁺-dotierten Source-Gebiet 6, einem p-Gebiet 7 als Kanalzone oder Substratgebiet des ersten MOSFETs, dem n⁺-Gebiet 8 als Drain, das hier eine Verlängerung der n-Emitterzone 4 darstellt, und dem durch ein Oxid isolierten Gate G1 gebildet wird.

Das n⁺-dotierte Sourcegebiet 6 des ersten MOSFETs ist mit der zweiten Hauptelektrode, die bei der Anordnung gemäß Fig. 1 die äußere Kathode K ist, in Kontakt. Da das Draingebiet 8 mit der n-Emitterzone 4 zusammenhängt, ist der erste MOSFET M1 in Serie mit dem Thyri­ stor geschaltet. Source und Drain werden auch als Stromzuführungsgebiete des MOSFETs bezeichnet. Die Zuordnung von Source und Drain zu den n⁺-Gebieten bezieht sich wie auch in weiter unten folgenden Fällen auf den üblichen Vorwärtsbetrieb des Bauelements, bei der die Anode A eine positive Spannung gegenüber der Kathode K hat. Die Zone 4 reicht im dargestellten Ausführungsbeispiel lateral bis weit unter das vergrabene Oxid 5. Diese zu­ sätzliche Maßnahme ist zweckmäßig, um die Stromausbreitung zu verbessern und den late­ ralen Spannungsabfall in diesem Gebiet zu vermindern. Eine weitere günstige Maßnahme mit demselben Ziel ist, die n-Emitterzone 4 mit einem floatenden Kontakt FE zu versehen, uni den Querwiderstand der Anordnung zu erniedrigen und die Stromausbreitung im Halb­ leitergebiet zu verbessern.

Der durch die Isolatorschicht 5 isolierte Oberflächenbereich des Halbleiterkörpers enthält außerdem einen pn-Übergang PN1, dessen p⁺-dotiertes p-Gebiet 9 mit der Kathode K in Kontakt ist und dessen n⁺-dotiertes n-Gebiet 10 an die an die Oberfläche geführte p-Ba­ siszone 3 des Thyristors grenzt. Gebiet 9 und 10 bilden die Stromzuführungsgebiete des pn-Übergangs PN1. Der pn-Übergang PN1 ist bei Vorwärtspolung des Bauelements, bei der die p-Basiszone 3 ein gegenüber der Kathode K positives Potential hat, in Sperrichtung ge­ polt. Das n⁺-Gebiet 10 und das Oberflächengebiet der p-Basiszone 3 sind durch einen floa­ tenden Kontakt FB auf gleiches Potential gelegt, so daß der aus den Zonen 1, 2, 3, 10 gebil­ dete parasitäre Thyristor nicht einrasten kann. Die Durchbruchspannung von PN1 soll klein sein und bevorzugt in dem Bereich 1,5 bis 10 Volt liegen. Solche Durchbruchspannungen können durch hohe Dotierung auf beiden Seiten des pn-Übergangs erreicht werden. Bei U_Br ≦ca. 4 V wird die Sperrkennlinie überwiegend durch den Tunneleffekt bestimmt, wobei der Stromanstieg etwas weniger steil ist als bei höheren Durchbruchspannungen, die durch La­ winendurchbruch bestimmt sind. Das Sperrvermögen des Serien-MOSFETs ist deutlich grö­ ßer einzustellen, bevorzugt auf Werte in dem Bereich von 10 bis 20 V.

Der isolierte Halbleiterbereich kann durch Sauerstoff-Implantantion mit Energien in dem Be­ reich von ca. 100 bis 400 keV und anschließendem Ausheilen von z. B. 4 Stunden bei 1200°C hergestellt werden (SIMOX-Methode). Der Temperschritt zum Ausheilen kann nach geeigneter Vorbelegung gleichzeitig zum Eintreiben der p-Basisdotierung genutzt werden. Danach erfolgt die Diffusion der n⁺-Zonen, die Herstellung der MOS-Gates des MOSFETs M1 und der Metallkontakte.

Das Oxid 5 kann an den Seiten senkrecht bis zur Oberfläche geführt werden, so daß eine durch das Oxid 5 vollständig isolierte Halbleiterwanne entsteht, wie es in Fig. 3 dargestellt ist. Dies kann durch die SIMOX-Methode erfolgen oder indem an den Seiten der vorgesehe­ nen Wanne Gräben geätzt und mit Oxid ausgefüllt werden. An der Oberfläche des Halblei­ terkörpers werden die Gräben dann durch die floatenden Kontakte FE und FB überbrückt, um die Verbindung des MOSFETs M1 mit der n-Emitterzone 4 und der Diode mit dem pn-Übergang PN1 mit der p-Basiszone 3 herzustellen.

In Fig. 2 ist eine weitere bevorzugte Anordnung dargestellt, die die Anordnung aus Fig. 1 in der Technik des Silicon-Direct-Bonding darstellt. Die Abschalt-Einheitszelle nach Fig. 2 unterscheidet sich von der Abschaltzelle der vorherigen Figur dadurch, daß das Oxid 5 mit der darüber liegenden SOI-Schicht sich über die Oberfläche der n-Emitterzone 4 und p-Basiszone erliebt. Die floatenden Kontakte FE und FB sind hierbei erforderlich, um die Verbindung der Drainzone 8 des Serien-MOSFETs M1 mit der n-Emitterzone 4 und der n⁺-Zone 10 der Diode mit der p-Basiszone 3 herzustellen. Eine solche Struktur ist bevorzugt dann einzusetzen, wenn man von kommerziell verfügbaren Wafern mit ganzflächig vergra­ benem Oxid ausgeht. Die Bereiche, wo die n-Emitter- und p-Basiszone an die Oberfläche treten sollen, müssen dann von der SOI- und Oxidschicht befreit werden. Das geschieht be­ vorzugt in der Weise, daß man diese Bereiche (nach Abdeckung der anderen Flächenberei­ che etwa mit Siliziumnitrid) lokal oxidiert (sogen. LOCOS-Verfahren), so daß die Silizi­ um-Schicht über dem vergrabenen Oxid in SiO₂ umgewandelt wird. Anschließend wird das Oxid einschließlich der ursprünglich vergrabenen Schicht dort durch Flußsäure entfernt.

In Fig. 3 ist ein erfindungsgemäßes Bauelement analog zu Fig. 1 dargestellt. Der pn-Übergang PN1 ist hier Bestandteil eines bipolaren npn-Transistors; er liegt in Serie zu dem in Durchlaßrichtung gepolten pn-Übergang zwischen p-Basis 9 des Transistors und äußerer Kathode K liegt. Die Durchbruchspannung des pn-Übergangs PN1 kann in diesem Fall auch durch sogen. Punch-Through der Raumladungszone des sperrenden pn-Übergangs PN1 bis zum vorwärts gepolten bestimmt sein. Die Isolatorschicht 5 ist in diesem Ausführungsbei­ spiel mit senkrechten Wänden an die obere Oberfläche des Halbleiterkörpers geführt. Die floatenden Kontakte FE und FB verbinden auch in diesem Fall die Struktur innerhalb der Isolierung mit dem umliegenden Halbleitergebiet.

Fig. 4 zeigt Potentialwerte sowie prinziphaft Stromlinien in der Einheitszelle nach Fig. 1 im eingeschalteten Zustand des Bauelements. Die Potentialwerte sind als das äußere, auf die angelegte Spannung zurückgehende Potential zu verstehen, d. h. ohne die an den pn-Übergängen J1, J2, J3 im thermischen Gleichgewicht eingebauten Potentialsprünge. Der Serien-MOSFET M1 ist durch eine Gatespannung von 10 V gegenüber der Kathode K, die das Source des MOSFETs darstellt, eingeschaltet und verbindet durch den erzeugten n-leitenden Inversionskanal I die Kathode K mit der n-Emitterzone 4 des Thyristors. Unter der Annahme, daß dieser gezündet ist, befindet sich das Bauelement demnach im Durchlaßzu­ stand. Der Spannungsabfall entlang des Inversionskanals I des Serien-MOSFETs M1 beträgt in dem angenommenen Beispiel 0,3 V. Gegenüber diesem Potentialwert der n-Emitterzone ändert sich das Potential in den Zonen 3, 2, 1 der Thyristorstruktur in der dem Fachmann bekannten Art eines eingeschalteten Thyristors. So ist der pn-Übergang J3 zwischen n-Emitterzone 4 und p-Basiszone 3 mit beispielsweise 0,8 V in Durchlaßrichtung gepolt, das Potential der p-Basiszone links im Thyristorbereich beträgt somit 1,1 V. Nach rechts hin steigt das Potential der p-Basiszone noch etwas an, beispielweise auf 1,2 V, da Löcher von dort zur n-Emitterzone 4 und durch den Inversionskanal des MOSFETs M1 zur Kathode K fließen. Somit ist der durch das Oxid isolierte pn-Übergang PN1 zwischen Kathode K und p-Basiszone 3 mit 1,2 V in Sperrichtung gepolt.

Da die Durchbruchspannung von PN1 erfindungsgemäß aber größer gewählt wird, z. B. gleich 2 V, besteht keine leitende Verbindung zwischen der p-Basiszone 3 und der Kathode K, d. h. die Einheitszelle hat im Durchlaßzustand keinen Emitterkurzschluß. Daher ergibt sich eine Stromverteilung, wie sie schematisiert durch die Stromlinien S1, S2, S3 in Fig. 2 wiedergegeben wird. Der gesamte Strom fließt von der Anode A kommend über die Thyri­ storzonen 1, 2, 3, 4 durch den MOSFET M1 zur Kathode. Der aus dem Thyristorbereich links kommende Strom S1 und der aus dem pnp-Transistorbereich rechts kommende Strom S2, S3 fließen durch den MOSFET M1 ab. Da kein Stromfluß von der p-Basiszone 3 direkt zur Kathode K existiert (keine Shortung), ergibt sich eine sehr gute Durchlaßcharakteristik.

Wird der Serien-MOSFET M1 abgeschaltet, indem man die Gatespannung auf einen Wert unterhalb der Schwellenspannung, z. B. auf Null, absenkt, so steigt die Spannung am Seri­ en-MOSFET M1 und damit das Potential der p-Basiszone 3 schnell auf einen solchen Wert an, daß der pn-Übergang PN1 zwischen Kathode K und p-Basiszone 3 in den Durchbruch geht und der durch die vorhandenen Lastinduktivität zunächst aufrecht erhaltene Strom nun von der p-Basiszone 3 durch PN1 zur Kathode K fließt. Durch das Abschalten des Seri­ en-MOSFETs M1 wird also gleichzeitig der Strompfad von der p-Basiszone 3 zur Kathode K geöffnet, so daß der Strom vom n-Emitter 4 auf den Nebenweg umkommutiert.

Zur Verdeutlichung dieses für die Erfindung wesentlichen Vorgangs zeigt Fig. 5 schema­ tisch die Potentialwerte und die Stromverteilung in der Struktur gemäß der Fig. 1 kurz nach Abschalten des MOSFETs M1. Eine Raumladungszone RLZ ist zwischen Zone 2 und 3 schraffiert eingezeichnet.

Die Spannung zwischen Gate G und Kathode K ist auf null abgesenkt. Die Drain-Sour­ ce-Spannung des MOSFETs M1 ist auf einen Wert von 2,0 V angestiegen. Durch diese Span­ nung zusammen mit der Spannung am Emitterübergang J3, die noch annähernd den Durch­ laßwert hat (0,8 V), und abzüglich eines für den Löcherstrom in der p-Basiszone 3 erforder­ lichen Querspannungsabfalls (0,2 V) wird der pn-Übergang PN1 mit beispielsweise 2,6 V in den Durchbruch getrieben, so daß der gesamte Strom nun auf diesem Weg direkt zur Katho­ de fließt. Der Stromfluß ist mit Pfeilen in der Figur angedeutet.

Bei abgeschaltetem Strom durch den n-Emitter 4 wird der Thyristor auf diese Weise mit hohem Strom aus der p-Basiszone 3 abgeschaltet. Daher wird der mittlere Übergang J2 bald von Ladungsträgern freigeräumt und beginnt schnell, Spannung aufzunehmen, worauf der Abfall des Stroms folgt. Der momentane Wert der Spannung der Anode A, die im wesentli­ chen durch den pn-Übergang J2 aufgenommen wird, beträgt in dem in der Figur gewählten Beispiel 400 V. Wie bei dem MOS-Thyristor nach DE-A-44 02 877 entspricht der Ab­ schaltmodus dem Kaskodenabschalten eines GTO-Thyristors, bei dem ebenfalls der Katho­ denstrom des Thyristors unterbrochen und der Anodenstrom über den Gatekreis abgeleitet wird (GTO mit Abschaltverstärkung 1). Zum Unterschied vom MOS-Thyristor nach DE-A- 44 02 877 ist beim erfindungsgemäßen Bauelement nicht nur der Serien-MOSFET M1 inte­ griert, auch die Zenerdiode, die bei einer Kaskodenschaltung üblicherweise im Gatekreis verwendet wird, ist direkt als in Sperrichtung gepolte Diode PN1 integriert. Anders als beim bekannten Thyristor wird das erfindungsgemäße Bauelement durch positive Gatespannung gesteuert. Während die Isolation beim Bauelement nach DE-A-44 02 877 durch einen pn-Übergang erfolgt, ist der Serien-MOSFET M1 und die Zenerdiode erfindungsgemäß durch eine Isolatorschicht 5 dielektrisch isoliert.

Die Fähigkeit, den Thyristor zu zünden, besitzen die Einheitszellen nach Fig. 1 bis Fig. 3 nicht. Da sich der gezündete Zustand ohne äußeres Zutun auf die Nachbarzellen ausbreitet, reicht es aus, wenn nur ein Teil der Einheitszellen zum Zünden in der Lage ist.

Eine Einheitszelle, die zusätzlich zu den Eigenschaften der Abschaltzelle die Fähigkeit zum Einschalten des Thyristors besitzt, wird als Einschaltzelle bezeichnet. Eine solche Einschalt­ zelle ist in Fig. 6 als Querschnitt dargestellt. Die Zündstruktur befindet sich auf der linken Seite, die Struktur zum Abschalten schließt sich hinter der gestrichelten Linie S nach rechts hin an. Am linken Rand der Einschaltzelle in Fig. 6 ist die n-Emitterzone 4 und die p-Basiszone 3 durch maskierte Diffusion begrenzt, so daß die p-Basiszone 3 neben der auslau­ fenden n⁺-Zone 4 an die Oberfläche tritt und die n-Basis 2 neben der auslaufenden p-Basis. Die n⁺-Zone 4 und die Oberflächenbereiche der p-Basiszone 3 und der n-Basis 2 bilden zu­ sammen mit einem MOS-Gate G2 einen zweiten n-Kanal-MOSFET M2. Das Gate G2 ist mit dem von außen ansteuerbaren Gate G1 des Serien-MOSFETs M1 verbunden. Durch eine positive Gatespannung wird somit nicht nur der MOSFET M1, sondern auch der MOSFET M2 eingeschaltet. Durch den erzeugten n-Kanal an der Oberfläche der p-Basiszone 3 fließen Elektronen in die n⁻-Basis 2 und bringen den Thyristor zum Zünden.

Fig. 7 zeigt eine Ausführungsform mit lateralem Thyristor im Querschnitt. Vergleichbare Zonen und Elemente sind wie in den vorangegangenen Beispielen bezeichnet. Der Thyristor im linken Teil der Figur und der Teil rechts mit dem MOSFET und dem pn-Übergang PN1 sind nicht nur voneinander durch eine Isolierung T isoliert, sondern auch nach Art der übli­ chen SOI-Technologie vom Halbleitersubstrat 13 mit einer Isolierschicht 12. In einer vor­ zugsweise durch sogen. Silicon-Direct-Bonding hergestellten schwach dotierten n-Halbleiterzone 2, 11 über dem Oxid 12 werden durch Eindiffusion n- und p-Emitter- und Basiszonen erzeugt. Die Trennung des Thyristorteils und des Bereichs mit dem Seri­ en-MOSFET und dem ungesteuerten pn-Übergang PN1 geschieht durch einen vertikalen Graben T, der vorzugsweise mit Siliziumdioxid oder Polysilizium gefüllt ist. Die Thyristorstruktur im linken Teil der Einheitszelle wird durch eine p-Emitterzone 1, eine schwach dotierte n-Basiszone 2, eine darauf folgende p-Basiszone 3 und darin eine an der Oberfläche eingebet­ tete n-Emitterzone 4 gebildet. Die p-Basiszone 3 geht am Graben T in eine hoch dotierte Oberflächenzone 3a über. Die p-Emitterzone 1 ist mit einem Anodenkontakt A versehen, der mit dem äußeren Anodenanschluß AA verbunden ist.

In dem vom Thyristor isolierten rechten Teil der Einheitszelle ist ein MOSFET M1 angeord­ net, der aus einer n⁺-Sourcezone 6, den Oberflächenbereichen der p-Zone 7 als Kanalzone und der schwach dotierten n-Zone 11 sowie einer hoch dotierten n⁺-Zone 8 als Draingebiet zusammen mit einem isolierten Gate G1 gebildet ist. Das Sourcegebiet 6 ist mit der zweiten Hauptelektrode K versehen, die zum äußeren Kathodenanschluß KA führt. Das Gate G1 ist mit dem äußeren Gateanschluß GA des Bauelements verbunden. Das Draingebiet 8 ist mit einem floatenden Kontakt FE' versehen, der mit dem floatenden Kontakt FE über der n-Emitterzone 4 verbunden ist, so daß der MOSFET M1 mit dem Thyristor in Serie liegt. Weiter ist in dem vom Thyristor isolierten Teil ein pn-Übergang PN1 integriert, der durch die n⁺-Zone 10 und das p⁺-Gebiet 9 gebildet wird. Das Gebiet 10 hat einen floatenden Kon­ takt FB, der gleichzeitig das hoch dotierte Gebiet 3a der p-Basiszone des Thyristors ohmsch kontaktiert. Zwischen n-Emitterzone 4 und n-Basiszone 2 des Thyristors ist noch ein MOSFET M2 integriert, um den Thyristor zünden zu können. Sein Gate G2 ist in dem Aus­ führungsbeispiel mit dem äußeren Gate GA verbunden, das auch den MOSFET M1 steuert.

Durch eine positive Spannung am Gate G1, G2 wird sowohl der Serien-MOSFET M1 als auch der Zünd-MOSFET M2 eingeschaltet, so daß das Bauelement in den Durchlaßzustand übergeht. Im Durchlaßzustand fließt kein Strom aus der p-Basiszone 3 zur Kathode K, da der pn-Übergang PN1 sperrt und auch kein Elektronenstrom durch den Kanal von M1 und die n-Zone 11 zum Kontakt FB fließen kann. Letzteres wird durch das p-Gebiet 7 verhindert. So­ mit ergibt sich ein sehr gutes Durchlaßverhalten. Wird nun die Gatespannung zurückge­ nommen und der MOSFET M1 abgeschaltet, so erhöht sich die Spannung an der Drain-Elek­ trode FE' von M1 auf z. B. 4 V. Diese Spannung überträgt sich durch die ohmsche Ver­ bindung auf die n-Emitterzone 4 des Thyristors und um die Durchlaßspannung des n⁺p-Über­ gangs zwischen den Zonen 3 und 4 vergrößert auf den Kontakt FB, der die p-Basiszone 3 mit dem Stromzuführungsgebiet 10 des pn-Übergangs PN1 verbindet. Dieser geht durch die so gegenüber der Kathode K aufgebaute Spannung in den Durchbruch, so daß der Thyri­ storstrom aus der p-Basiszone 3 über den pn-Übergang PN1 zur Kathode abfließt. Das Bau­ element schaltet dann ab wie der aus den Zonen 1, 2, 3 gebildete pnp-Transistor, der nicht mehr über M2 mit Basisstrom versorgt wird.

Claims (17)

1. Durch MOS-Gate schaltbares Leistungshalbleiterbauelement mit einer Vielzahl von Einheitszellen, die eine Thyristorstruktur und einen davon isolierten Halbleiterbereich sowie zwei Hauptelektroden aufweisen, wobei die erste Hauptelektrode eine erste Emitterzone der Thyristorstruktur kontaktiert, und wobei auf die erste Emitterzone die erste Basiszone, so­ dann die zweite Basiszone und weiterhin die zweite Emitterzone mit jeweils zur vorherge­ henden Zone entgegengesetztem Leitungstyp folgen, wobei der isolierte Halbleiterbereich einen durch eine äußere Steuerelektrode (G1) geschalteten in Serie mit dem Thyristor liegen­ den ersten MOSFET (M1) enthält, dessen erstes Stromzuführungsgebiet an die zweite Emitterzone (4) der Thyristorstruktur und dessen zweites Stromzuführungsgebiet an die zweite Hauptelektrode (K) angeschlossen ist, dadurch gekennzeichnet, daß der isolierte Halbleiterbereich weiterhin einen ungesteuerten pn-Übergang (PN1) jeweils mit zwei Stromführungsgebieten enthält, wobei der ungesteuerte pn-Übergang (PN1) mit dem einen Stromzuführungsgebiet an die zweite Basiszone (3) der Thyristorstruktur und mit dem anderen Stromzuführungsgebiet an die zweite Hauptelektrode (K) angeschlossen ist, daß der ungesteuerte pn-Übergang (PN1) bei vorwärtsgepoltem Thyristor in Sperrichtung gepolt ist, daß die Durchbruchspannung des ersten MOSFETs (M1) größer ist als die Durch­ bruchspannung des ungesteuerten pn-Übergangs (PN1), und daß Einheitszellen vorgesehen sind, die zusätzlich zum Einschalten der Thyristorstruktur ausgebildet sind.

2. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Durchbruchspannung des sperrenden ungesteuerten pn-Übergangs (PN1) größer ist als die Summe aus dem Spannungsabfall am pn-Übergang zwischen der zweiten Emitterzone (4) und der zweiten Basiszone (3) und dem Spannungsabfall am ersten MOSFET (M1) im eingeschalteten Zustand und dem Querspannungsabfall längs der zweiten Basiszone (3).

3. Leistungshalbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Emitterzone (4), der isolierte Halbleiterbereich und die zweite Basiszone (3) Gebiete der oberen Oberfläche (O2) des Halbleiterkörpers des Leistungshalbleiter­ bauelements einnehmen und der erste MOSFET (M1) und der ungesteuerte pn-Übergang (PN1) lateral ausgebildet sind.

4. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in den zum Einschalten der Thyristorstruktur vorgesehenen Einheitszellen der erste MOSFET (M1) den Leitungstyp der zweiten Emitterzone (4) hat und daß die zweite Ba­ siszone (3) neben der zweiten Emitterzone (4) und die erste Basiszone (2) neben der zweiten Basiszone (3) an die obere Halbleiteroberfläche (O2) tritt und daß die zweite Emitterzone (4) und die Oberflächenbereiche der zweiten und der ersten Basiszone (3, 2) zusammen mit einem isolierten Gate (G2) einen zweiten MOSFET (M2) bilden.

5. Leistungshalbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß das Gate (G2) des zweiten MOSFETs (M2) mit dem äußeren Gateanschluß (G) des ersten MOSFETs (M1) leitend verbunden ist.

6. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Thyristorstruktur vertikal ausgebildet ist, daß die erste Emitterzone (1) an die untere Halbleiteroberfläche angrenzt, daß die zweite Emitterzone (4) mit einem Teil ih­ rer Fläche an die obere Halbleiteroberfläche (O2) tritt, daß der isolierte Halbleiterbe­ reich an der oberen Halbleiteroberfläche (O2) benachbart zur zweiten Emitterzone (4) angeordnet ist, daß die zweite Basiszone (3) an der gegenüberliegenden Seite benach­ bart zum isolierten Halbleiterbereich an die obere Halbleiteroberfläche (O2) tritt, daß der in dem isolierten Halbleiterbereich angeordnete erste MOSFET (M1) als Source- und Draingebiet ein zur zweiten Emitterzone (4) benachbartes und ein ihm abgewandtes jeweils hoch dotiertes Gebiet (5, 7) aufweist, daß das benachbarte Gebiet (5) mit der zweiten Emitterzone (4) und das abgewandte Gebiet (7) mit der zweiten Hauptelektrode (K) verbunden ist, daß der in dem isolierten Halbleiterbereich angeordnete ungesteuerte pn-Übergang (PN1) als Stromzuführungsgebiete ein dem Oberflächenbereich der zwei­ ten Basiszone (3) benachbartes und ein ihm abgewandtes jeweils hochdotiertes Gebiet (9, 7) aufweist, und daß das benachbarte Gebiet (9) mit der zweiten Basiszone (3) und das abgewandte Gebiet (7) mit der zweiten Hauptelektrode (K) verbunden sind.

7. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste Emitterzone (1) p-Leitfähigkeit, die erste Basiszone (2) n-Leitfähigkeit, die zweite Basiszone (3) p-Leitfähigkeit und die zweite Emitterzone (4) n-Leitfähigkeit ha­ ben, daß die erste Hauptelektrode als Anode (A) und die zweite als Kathode (K) wirkt, daß der im isolierten Halbleiterbereich angeordnete erste MOSFET (M1) vom n-Kanal-Typ ist, daß das Source-Gebiet (7) des ersten MOSFETs (M1) mit der zweiten Haupte­ lektrode (K) kontaktiert ist, daß das Drain-Gebiet (5) des ersten MOSFETs (M1) mit der zweiten Emitterzone (4) der Thyristorstruktur verbunden ist, daß das eine Stromzufüh­ rungsgebiet (7) des ungesteuerten pn-Übergangs (PN1) mit der äußeren zweiten Haup­ telektrode (K) kontaktiert und das andere Stromzuführungsgebiet (9) des ungesteuerten pn-Übergangs (PN1) mit der an die Oberfläche (O2) der oberen Seite tretenden p-Basiszone (3) verbunden ist.

8. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die an die zweite Hauptelektrode (K) angeschlossenen Stromzuführungsgebiete des ersten MOSFETs (M1) und des ungesteuerten pn-Übergangs (PN1) als ein den beiden gemeinsames Stromzuführungsgebiet ausgebildet ist.

9. Leistungshalbleiterbauelement nach einem der Ansprüche 4 und 7, dadurch gekennzeichnet, daß bei den zum Einschalten der Thyristorstruktur ausgebildeten Einheitszellen der erste MOSFET (M1) als n-Kanal-MOSFET ausgebildet ist, daß die p-Basiszone (3) neben der n-Emitterzone (4) an der oberen Halbleiteroberfläche (O2) endet, daß in dem be­ nachbarten Bereich die n-Basiszone (2) an die obere Halbleiteroberfläche,tritt und daß die n-Emitterzone (4) und die Oberflächenbereiche der p-Basiszone (3) und der n-Basiszone (2) zusammen mit einem weiteren isolierten Gate (G2) einen zweiten n-Kanal-MOSFET (M2) bilden, dessen Gate (G2) mit dem Gate (G1) des ersten MOSFETs (M1) leitend verbunden ist.

10. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Thyristorstruktur lateral ausgebildet ist.

11. Leistungshalbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, daß die Thyristorstruktur vom Substrat des Halbleiterkörpers durch eine Isolatorschicht (12) getrennt ist.

12. Leistungshalbleiterbauelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die durch die erste Hauptelektrode (A) kontaktierte Emitterzone (1) p-Leitfähigkeit, die erste Basiszone (2) n-Leitfähigkeit, die zweite Basiszone (3) p-Leitfähigkeit und die zweite Emitterzone (4) n-Leitfähigkeit besitzen und daß die ersten und zweiten MOS- FETs (M1, M2) n-Kanal-MOSFETs sind.

13. Leistungshalbleiterbauelement nach Anspruch 12, dadurch gekennzeichnet, daß der isolierte Halbleiterbereich eine schwache n-Grunddotierung hat, in dem das hochdotierte Draingebiet des ersten MOSFETs (M1) angeordnet ist, daß das hochdo­ tierte Sourcegebiet des ersten MOSFETs (M1) und die Stromzuführungsgebiete des un­ gesteuerten pn-Übergangs (PN1) in einer p-leitenden Wanne angeordnet sind, die in den schwach n-dotierten Halbleiterbereich eingelassen ist.

14. Leistungshalbleiterbauelement nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß der laterale Thyristor in der dritten Dimension streifenförmig ausgebildet ist, die n-Emitterzone (4) der Thyristorstruktur bis an eine vertikale Isolierschicht (I), die die Thy­ ristorstruktur vom ersten MOSFET (M1) und dem ungesteuerten pn-Übergang (PN1) trennt, heran reicht und durch einen floatenden Kontakt FE mit dem gegenüberliegenden Stromzuführungsgebiet des ersten MOSFETs (M1) verbunden ist und daß eine hochdo­ tierte Oberflächenzone (3a) der p-Basiszone des Thyristors die zweite Emitterzone (4) an der vertikalen Isolierschicht (I) unterbricht und durch einen floatenden Kontakt (FB) mit dem gegenüberliegenden Stromzuführungsgebiet des ungesteuerten pn-Übergangs (PN1) verbunden ist.

15. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Durchbruchspannung des ersten MOSFETs (M1) die Durchbruchspannung des ungesteuerten pn-Übergangs (PN1) um mindestens 2 Volt übersteigt.

16. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß die Durchbruchspannung des ersten MOSFETs (M1) im Bereich zwischen 10 V und 20 V liegt.

17. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß die Durchbruchspannung des in Sperrichtung gepolten pn-Übergangs (PN1) im Be­ reich von 1,5 V bis 10 V liegt.