DE19627122A1 - Durch MOS-Gate schaltbares Leistungshalbleiterbauelement - Google Patents

Description

Die Erfindung bezieht sich auf ein durch ein MOS-Gate schaltbares Leistungshalbleiterbau­ element mit einer Vielzahl von Einheitszellen, die eine Thyristorstruktur und einen davon isolierten Halbleiterbereich aufweisen, und mit zwei Hauptelektroden, von denen die erste Hauptelektrode eine erste Emitterzone des Thyristors kontaktiert, wobei auf die erste Emit­ terzone die erste Basiszone, sodann die zweite Basiszone und weiterhin die zweite Ermitter­ zone mit jeweils zur vorhergehenden Zone entgegengesetztem Leitungstyp folgen.

In DE-44 02 877 wird ein MOS-Thyristor beschrieben, der durch einen in Serie mit dem Thyristor liegenden MOSFET unter gleichzeitiger Mitwirkung eines internen Parallel- MOSFETs, der die p-Basis mit der äußeren Kathode verbindet, abgeschaltet wird. Der Paral­ lel-MOSFET ist im eingeschalteten Zustand des Bauelements abgeschaltet und wird beim Abschalten des Serien-MOSFETs durch dessen Drain-Source-Spannung eingeschaltet. Dieser Abschaltmodus entspricht der Kaskodenabschaltung eines GTO-Thyristors, wobei die Zenerdiode zwischen Gate des Thyristors und äußerer Kathode funktional durch den Parallel- MOSFET ersetzt ist. Ein solcher Kaskoden-geschalteter MOS-Thyristor bietet wesentliche Vorteile gegenüber anderen MOS-gesteuerten Thyristoren. Durch sein besseres Durchlaßver­ halten ist das Bauelement auch dem Insulated Gate Bipolartransistor (IGBT) deutlich über­ legen.

Legt man den üblichen Thyristoraufbau mit einer schwach dotierten n-Basiszone und einer höher dotierten p-leitenden Steuerbasis zugrunde, so sind die MOSFETs bei dem Bauelement nach DE-44 02 877 als p-Kanal-MOSFETs in den n-Emitter integriert. Dabei sind im Ver­ gleich zu n-Kanal-MOSFETs geringere Kanallängen erforderlich. Auch um einen parasitären bipolaren Transistor unwirksam zu machen und eine genügende Sperrspannung der MOSFETs zu erreichen, sind die Genauigkeitsanforderungen bei der Herstellung hoch. Ohne zu­ sätzliche Maßnahmen ist das Bauelement auch nicht für Anwendungen mit Rückwärtssperrbe­ lastung geeignet.

In der Veröffentlichung: Funaki, H. Yasahura, N. und Nakagawa, A.: "High Voltage Lateral MOS Thyristor Cascode switch on SOI-Safe Operating Area of SOI-Resurf Devices" in: Proceedings ISPSD 1996, S. 101-103, wird ein lateraler MOS-Thyristor in einer vom Substrat isolierten Halbleiterschicht (SOI-Schicht) vorgeschlagen, wobei eine Kas­ kodenschaltung in hybrider Form integriert ist. Die üblicherweise verwendete Zenerdiode ist durch eine in Durchlaßrichtung gepolte pn-Diode ersetzt. Der Thyristor, der Serien- MOSFET der Kaskode und die pn-Diode sind in drei verschiedenen Flächenbereichen ange­ ordnet, die durch Gräben voneinander isoliert sind. Verglichen mit dem lateralen IGBT ist das Durchlaßverhalten verbessert. Verglichen mit einem lateralen GTO in Kaskodenschaltung und mit einer lateralen Form des Bauelements nach DE-44 02 877 jedoch ist das Durchlaß­ verhalten verschlechtert, da wegen der geringen Einsatzspannung von etwa 0.7 V, ab welcher die Diode Strom führt, auch im Durchlaßbetrieb viel Strom aus der p-Basis zur äußeren Ka­ thode abfließt. Dieser Abfluß wird dadurch vergrößert, daß dafür außer der Spannung am Emitterübergang auch die Spannung am Serien-MOSFET zur Verfügung steht. Da die Ein­ satzspannung der Diode mit steigender Temperatur abnimmt, die Spannung am Serien- MOSFET aber zunimmt, wird das Durchlaßverhalten durch den Nebenschluß besonders bei erhöhter Betriebstemperatur erheblich beeinträchtigt. Ein weiterer wesentlicher Nachteil be­ steht in der großen Halbleiterfläche, die bei dieser Integration der Kaskodenschaltung benö­ tigt wird.

In Proceedings ISPSD 1996, S. 283-286, wird ein Emitter Switched Thyristor (EST) mit vertikaler Thyristorstruktur und lateralem Serien-MOSFET untersucht, der in einem durch Oxid isolierten Bereich an der Oberfläche der schwach dotierten n-Basis des Thyristors ange­ ordnet ist. Durch die Isolation des MOSFETs wird ein sonst bei ESTs auftretender parasitä­ rer Thyristor vermieden. Die Kathode des Bauelements bildet einen Kontakt sowohl mit dem Source-Gebiet des MOSFETs als auch mit einem außerhalb des isolierten Bereichs liegenden p-Gebiet, das durch die an die Oberfläche tretende n-Basis von der p-Basis des Thyristors getrennt ist. Durch die mit der Kathode kontaktierte p-Zone können beim Abschalten des Serien-MOSFETs die in der Thyristorstruktur gespeicherten Ladungsträger zur Kathode ab­ fließen, was durch Einschalten eines p-Kanals zwischen kontaktierter p-Zone und p-Basis des Thyristors unterstützt wird. Daher kann der Thyristor schnell eine hohe Spannung aufneh­ men, so daß das Bauelement gegen hohe Spannungen abschaltbar ist. Ein wesentlicher Nachteil dieses Bauelements ist, daß die mit der Kathode kontaktierte p-Zone auch im Durchlaßzustand viele Löcher aus der Thyristorstruktur abzieht, da sie ein kleineres Potential hat als die p-Basis und ihr Abstand von der p-Basis klein gewählt werden muß. Letzteres hat zur Folge, daß der parasitäre bipolare pnp-Transistor zwischen den beiden p-Zonen schon bei einer kleinen Spannung von z. B. 0.2 V viel Strom führt, so daß die p-Basis annähernd mit der Kathode kurzgeschlossen ist. Bei üblichen Zellengrößen folgt daraus eine starke Ver­ schlechterung des Durchlaßverhaltens.

Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten, einfacher und wirtschaftlicher herstellbaren MOS-Thyristor mit kaskodenartigem Abschaltmodus zu schaffen.

Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 angegebenen Merkmale ge­ löst.

Ein Vorteil gegenüber dem MOS-Thyristor nach DE-44 02 877 besteht darin, daß ein parasi­ tärer bipolarer Transistor vermieden und eine größere Unempfindlichkeit gegenüber Schwan­ kungen im Herstellungsprozeß erreicht werden. Das erfindungsgemäße Bauelement eignet sich außerdem auch für den Rückwärtsbetrieb. Gegenüber einem EST mit isoliertem Serien- MOSFET, wie er in Proceedings ISPSD 1996, S. 283-286 vorgeschlagen wurde, ist das Durchlaßverhalten wesentlich verbessert. Verglichen mit dem aus Proceedings ISPSD 1996, S. 101-103 bekannten, hybride integrierten Kaskodenschalter ist das Durchlaßverhalten ebenfalls verbessert, und es wird eine geringere Halbleiterfläche benötigt.

Eine zweckmäßige Ausführungsform zum Einschalten der Thyristorstruktur ist in den An­ sprüchen 3 und 4 beschrieben.

Der Anspruch 5 beinhaltet eine günstige vertikale Ausgestaltung, bei der die Verbindungen der MOSFETs mit der Emitter- und Basiszone des Thyristors durch floatende Metallschich­ ten hergestellt werden kann. Dabei läßt sich ein geringer Halbleiterflächenbedarf erreichen.

In den Ansprüchen 6 bis 8 ist eine vertikale Realisierung mit zweckmäßiger Wahl der n- und p-Zonen beschrieben.

Die Ansprüche 9 bis 13 beziehen sich auf ein Bauelement mit lateraler Thyristorstruktur.

Im Anspruch 14 ist ein anodenseitig ansteuerbares Bauelement beschrieben, das ebenso wie kathodenseitig angesteuerte Bauelemente aus n-leitendem Ausgangsmaterial gefertigt werden kann. Dieses Bauelement ist u. a. besonders in Verbindung mit einem kathodenseitig steuerba­ ren Bauelement für einen bidirektionaler Schalter geeignet.

Vorteilhafte Werte für die Durchbruchspannung der MOSFETs sind in den Ansprüchen 15 bis 17 angegeben.

Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt. Die Fig. 1-6 zeigen je­ weils eine Einheitszellenhälfte, die durch spiegelbildliche Ergänzung eine volle Einheitszelle ergibt, aus denen sich das Bauelement aufbaut. Im folgenden wird auch die Einheitszellen­ hälfte schon als Einheitszelle bezeichnet.

Fig. 1 ist eine schematische Darstellung einer Abschalt-Einheitszelle mit dem Serien- MOSFET M1 und dem Parallel-MOSFET M2.

Fig. 2 verdeutlicht das Einschalten des Parallel-MOSFETs M2 durch das beim Abschalten des MOSFETs M1 sich einstellende Potential der zweiten Basiszone.

Fig. 3 zeigt eine Einheitszelle, die einen zusätzlichen MOSFET (M3) zum Zünden des Thy­ ristors enthält.

Fig. 4 stellt eine Ausführungsform dar, die durch "Silicon direct bonding" herstellbar ist.

Fig. 5 zeigt eine Ausführungsform der Erfindung für einen anodenseitig ansteuerbaren MOS-Thyristor.

Fig. 6 zeigt eine laterale Ausführungsform im Querschnitt.

Fig. 7 zeigt eine dreidimensionale Ausgestaltung eines lateralen Leistungshalbleiterbauele­ ments.

Fig. 1 zeigt eine Einheitszelle, die für die Funktionen des Durchlaß, des Abschaltens und Sperrens geeignet ist und die im folgenden als Abschaltzelle bezeichnet wird. Auf der linken Seite befindet sich eine pnpn-Thyristorstruktur, bestehend aus einer ersten Emitterzone 1 mit p-Leitfähigkeit, einer ersten Basiszone 2 die n-Leitfähigkeit besitzt und schwach dotiert ist, einer zweiten Basiszone 3, die p-Leitfähigkeit besitzt und höher dotiert ist, und einer zweiten Emitterzone 4 mit n-Leitfähigkeit. Die zweite Emitterzone 4, die im folgenden auch als n-Emit­ terzone 4 bezeichnet wird, nimmt nur einen Teil der kathodenseitigen Halbleiter­ oberfläche ein. Ein dieser Zone 4 benachbarter Oberflächenbereich des Halbleiters ist durch eine Isolatorschicht 14, die beispielsweise aus Siliziumdioxid besteht, von dem übrigen Halb­ leiterkörper getrennt. In einem weiteren Flächenbereich im rechten Teil von Fig. 1, der dem isolierten Oberflächenbereich benachbart ist, tritt die zweite Basiszone 3 des Thyristors, die auch als p-Basiszone bezeichnet wird, an die obere Oberfläche des Halbleiterkörpers. Unter der oberen Oberfläche ist die in der Zeichnung oben dargestellte zu verstehen. In den isolier­ ten Oberflächenbereich ist ein lateraler n-Kanal-MOSFET M1 integriert, der aus dem n-do­ tierten Source-Gebiet 7, dem p-Gebiet 6 als Kanalzone oder Substratgebiet des MOSFETs, dem n⁺-Gebiet 5 als Drain und dem beispielsweise durch eine Oxidschicht 12 isolierten Gate G1 gebildet wird. Das Gate G1 hat einen äußeren Gateanschluß G. Das n⁺-do­ tierte Sourcegebiet 7 des MOSFETs ist mit der zweiten Hauptelektrode, die bei der An­ ordnung gemäß Fig. 1 die äußeren Kathode K ist, und das n⁺-dotierte Draingebiet 5 durch einen floatenden ohmschen Kontakt FE, der die Isolatorschicht überbrückt, mit der n-Emit­ terzone 4 des Thyristors in Kontakt, so daß der MOSFET M1 in Serie mit dem Thyristor geschaltet ist. Die Zuordnung von Source und Drain zu den n⁺-Gebieten bezieht sich wie auch in weiter unten folgenden Fällen auf den üblichen Vorwärtsbetrieb des Bauelements, bei dem die erste Hauptelektrode, die gemäß der in Fig. 1 dargestellten Anordnung die Anode A ist, eine positive Spannung gegenüber der Kathode hat. Die äußeren Anschlüsse von Kathode K und Anode A sind mit KA bzw. AA bezeichnet.

Der isolierte Oberflächenbereich enthält außerdem einen lateralen n-Kanal MOSFET M2, der aus dem auch dem MOSFET M1 zugehörigen Sourcegebiet 7, dem p-Gebiet 8 als Kanalzo­ ne, dem Draingebiet 9 und einem durch eine Schicht 13 isolierten Gate G2 gebildet wird. Durch einen floatenden ohmschen Kontakt FB sind das Draingebiet 9 und das Gate G2 über den Isolator hinweg mit der an die Oberfläche tretenden p-Basiszone 3 verbunden. Das Gate G2 und das Draingebiet 9 haben also beide das Potential der p-Basiszone 3 im Bereich unter dem Kontakt FB. Der MOSFET M2 wird also durch das Potential der p-Basiszone 3 unter dem floatenden Kontakt FB gesteuert.

Wird der Serien-MOSFET M1 durch eine gegenüber der Kathode K positive Spannung am Gate G eingeschaltet und somit die Kathode K über den erzeugten n-Kanal und den floaten­ den Kontakt FE mit der n-Emitterzone 4 des Thyristors verbunden, so geht das Bauelement in den Durchlaßzustand, sofern auch der Thyristor einschaltet. Das Potential der p-Basis un­ ter dem Kontakt FB bezogen auf die Kathode K, d. h. die Gate-Source- und Drain-Source- Spannung von M2, V(M2), ist klein, so daß der MOSFET M2 bei hinreichender Schwellen­ spannung von M2 abgeschaltet ist. V(M2) ist gleich der Drain-Source-Spannung von M1 zuzüglich der Vorwärtsspannung des pn-Übergangs J3 zwischen p-Basiszone 3 und n-Emit­ terzone 4 und beträgt im Durchlaßzustand beispielsweise 1.2 V. Die Schwellenspannung wird größer eingestellt, und zwar bevorzugt in dem Bereich 1.5 V bis 4 V. Somit können keine Elektronen von der Kathode K zum floatenden Kontakt FB fließen, wodurch wegen der Neutralität auch ein Löcherfluß aus der p-Basis zum Kontakt FB verhindert wird. Da somit kein Nebenweg von der p-Basis zur Kathode, mit anderen Worten keine Shortung, vorhanden ist, ergibt sich eine sehr gute Durchlaßcharakteristik.

Wird der MOSFET M1 abgeschaltet, indem man die Gatespannung auf Werte unterhalb der Schwellenspannung, z. B. auf Null, absenkt, so steigt die Drain-Source-Spannung am MOSFET M1 und damit die Gate-Source-Spannung und Drain-Source-Spannung am MOSFET M2 schnell auf Werte oberhalb der Schwellenspannung von M2 an. Abschalten des MOSFETs M1 bewirkt also ein Einschalten des MOSFETs M2, so daß der durch die Lastin­ duktivität zunächst aufrecht erhaltene Strom vom MOSFET M1 auf den MOSFET M2 um­ kommutiert. Zur Verdeutlichung dieses für die Erfindung wesentlichen Vorgangs zeigt Fig. 2 die Potentialwerte in der Struktur der Fig. 1 kurz nach Abschalten des Serien-MOSFETs M1. Das Potential des Gates G ist gleich dem Wert 0 der äußeren Kathode K (Sourceelektrode von M1). Der Potentialwert des Kontakts FE und somit die Drain-Source-Spannung am MOSFET M1 beträgt in dem Beispiel 6 V. Obwohl der Strom durch den MOSFET M1 und die n-Emitterzone 4 schon unterbrochen ist, hat die Spannung am Emitterübergang J₃ noch nahezu den Durchlaßwert, so daß das Potential der p-Basis 3 in der Nähe des Übergangs J₃ beispielsweise 6.6 V beträgt. Infolge eines für den Löcherstrom in der p-Basis 3 erforderli­ chen Querspannungsabfalls liegt das Potential am p-Basiskontakt FB etwas darunter, z. B. bei 6.3 V. Da dieser Kontakt gleichzeitig die Gateelektrode G2 und die Drainelektrode des MOSFETs M2 bildet, hat das Gate G2 und das Draingebiet 9 ebenfalls das Potential 6.3 V. Die Spannung am MOSFET M1 (6 V) wird durch eine Raumladungszone am pn-Übergang J4 zwischen der Drainzone 5 und der Kanalzone 6 aufgenommen. Die Spannung am MOSFET M2 (6,3 V) wird durch den pn-Übergang J7 zwischen Draingebiet 9 und dem Ka­ nalgebiet 8 des MOSFETs M2 aufgenommen. Beträgt die Schwellenspannung z. B. 2 V, so ist der MOSFET M2 mithin durch den in Fig. 2 dargestellten n-Kanal, der nicht näher be­ zeichnet ist, eingeschaltet. Da der Strom durch die Kathodenelektrode FE des Thyristors schon abgeschaltet ist, führt der Nebenweg von der p-Basis 3 zur äußeren Kathode K den gesamten Anodenstrom. D. h. der Thyristor wird mit hohem p-Basisstrom abgeschaltet, wo­ raus ein schneller Anstieg der Spannung mit anschließendem Abfall des Stroms resultiert. Der momentane Wert der Spannung an der Anode A, die durch die Raumladungszone RLZ um den Übergang J₂ aufgenommen wird, beträgt zu dem in Fig. 2 gewählten Zeitpunkt 200 V. Wie bei dem MOS-Thyristor nach DE-44 02 877 entspricht der beschriebene Abschaltmo­ dus dem Kaskodenabschalten eines GTO-Thyristors, bei dem ebenfalls der Kathodenstrom des Thyristors unterbrochen und der Anodenstrom über den Gatekreis abgeleitet wird (GTO mit Abschaltverstärkung 1). Die Zenerdiode im Gatekreis der Kaskodenschaltung ist bei dem erfindungsgemäßen Bauelement funktional durch den n-Kanal-MOSFET M2 ersetzt, wobei dessen Schwellenspannung der Durchbruchspannung der Zenerdiode entspricht.

Voraussetzung für die beschriebene Funktionsweise ist, daß der MOSFET M1 durch die beim Abschalten auftretende Spannung nicht in den Durchbruch getrieben wird, d. h. daß er eine hinreichende Durchbruchspannung von z. B. 10 V oder mehr hat. Selbst wenn die Durch­ bruchspannung des MOSFETs M1 beim Abschalten erreicht wird , besteht die Möglichkeit, daß noch ein Abschalten erfolgt. Geht der Serien-MOSFET M1 durch die Spannung, die sich für die Stromleitung durch den MOSFET M2 aufbaut, in den Durchbruch, so beginnt wieder ein positiver Strom durch die Elektrode FE aus dem Thyristor zu fließen, und die Spannung am MOSFET M2 und der durch M2 abgeleitete Strom steigen nicht weiter an. Das führt zu einer Verlangsamung des Abschaltvorgangs. Solange der Strom durch M2 bei Erreichen der Durchbruchspannung von M1 jedoch größer ist als der Anodenstrom dividiert durch die Ab­ schaltverstärkung, erfolgt eine Abschaltung. Ist der Strom durch M2 bei Erreichen der Durchbruchspannung von M1 kleiner als der Abschaltverstärkung entspricht, so kommt der Abschaltvorgang zum Stillstand, bevor eine zum Abschalten ausreichende Spannung am Bauelement aufgebaut ist. Dies kann durch geeignete Auslegung des MOSFETs M1 vermie­ den werden.

Höher als beim Abschalten ist die Spannung an den MOSFETs oft noch im Sättigungsbereich der stationären Kennlinie, da der durch M2 abzuleitende Strom hoch ist. Da er mit steigender Spannung am Thyristor wegen der abnehmenden Dicke des neutralen Teils der n-Basis an­ steigt, führt eine zu kleine Durchbruchspannung des MOSFETs M1 zu einer Reduzierung des Spannungsbereichs mit Stromsättigung. Die Durchbruchspannung von M1 muß in jedem Fall wesentlich größer als die Schwellenspannung von M2 sein, um einen genügenden Strom durch M2 zu ermöglichen. Die Durchbruchspannung von M1 wird bevorzugt in dem Bereich 10 V bis 20 V eingestellt. Um eine Verkleinerung des Sperrvermögens von M1 durch bipola­ ren Transistoreffekt zu verhindern, wird das Sourcegebiet dieses MOSFETs in der Richtung senkrecht zur Zeichenebene stellenweise mit der Kanalzone (dem Substrat des MOSFETs) kurzgeschlossen.

Anders verhält es sich mit dem MOSFET M2. Dieser darf eine kleine Durchbruchspannung von beispielsweise 5 V haben, was sogar den Vorteil hat, daß auch die Drain-Source- Spannung am MOSFET M1 auf ähnlich kleine Werte begrenzt bleibt. Die Durchbruchspan­ nung von M1 muß also vorteilhafterweise nur wenig größer als die von M2 sein. Die Durch­ bruchspannung der beiden MOSFETs kann über Avalanche-Durchbruch oder/und Punch­ through eingestellt werden.

Die Fähigkeit, den Thyristor zu zünden, besitzt die Einheitszelle nach Fig. 1 nicht. Da sich der gezündete Zustand ohne äußeres Zutun auf die Nachbarzellen ausbreitet, reicht es aus, wenn nur ein Teil der Einheitszellen zum Zünden in der Lage ist. Fig. 3 zeigt eine Einheitszelle, die zusätzlich zu den Eigenschaften der Abschaltzelle die Fähigkeit zum Einschalten des Thy­ ristors besitzt. Diese Einheitszelle wird als Einschaltzelle bezeichnet. Die Zündstruktur befin­ det sich in Fig. 3 auf der linken Seite, die Struktur zum Abschalten schließt sich nach rechts hin an. Am linken Rand der Einschaltzelle in Fig. 3 sind die n⁺-Emitterzone 4 und die p-Basis­ zone 3 durch maskierte Diffusion begrenzt, so daß die p-Basis 3 neben der auslaufenden n⁺-Emitterzone 4 an die Oberfläche tritt und die n-Basiszone 2 neben der auslaufenden p-Basis­ zone 3 an die Oberfläche tritt. Die n⁺-Emitterzone 4 und die Oberflächenbereiche der p-Basis­ zone 3 und der n-Basiszone 2 bilden zusammen mit einem MOS-Gate G3 einen n-Kanal- MOSFET M3. Das Gate G3 ist mit dem von außen ansteuerbaren Gate G des Serien- MOSFETs M1 verbunden. Durch eine positive Gatespannung wird somit nicht nur der MOSFET M1, sondern auch der MOSFET M3 eingeschaltet. Durch den erzeugten n-Kanal an der Oberfläche der p-Basiszone 3 fließen Elektronen in die n⁻-Basiszone 2 und bringen den Thyristor zum Zünden.

Der Abschaltteil der Einheitszelle von Fig. 3 unterscheidet sich von der Abschaltzeile in Fig. 1 nur dadurch, daß das Drain-Gebiet 9 des MOSFETs M2 nicht am Oxid 14 endet, sondern sich an der Außenseite der Oxidwand im Bereich 10 fortsetzt. Auch der umgekehrte Fall, daß die n⁺-Schicht 9 schon vor der vertikalen Oxidschicht oder dem Graben endet, stört die Funktionsweise des Bauelements nicht, was die Anforderung an die Justiergenauigkeit redu­ ziert.

Der isolierte Halbleiterbereich kann durch Sauerstoff-Implantation mit Energien im Bereich von ca. 100 bis 400 keV und anschließendem Ausheilen von z. B. 4 Stunden bei 1200°C hergestellt werden (SIMOX-Methode, Separation by Implantation of Oxygen). Der Temper­ schritt zum Ausheilen kann nach geeigneter Vorbelegung gleichzeitig zum Eintreiben der p-Basis­ dotierung genutzt werden. Danach erfolgt die Diffusion der n⁺-Zonen, die Herstellung der MOS-Gates und der Metallkontakte.

Eine andere Herstellungsmethode besteht darin, zwei Silizium-Wafer, von denen wenigstens einer mit einem Oxid bedeckt ist, durch "Silicon-Direct-Bonding" miteinander zu verbinden. Anschließend wird die für den isolierten Oberflächenbereich vorgesehene Seite durch Schleifen und Polieren bis auf die gewünschte Dicke abgetragen, die beispielsweise 1 µm betragen kann. In den Flächenbereichen, in denen der nicht-isolierte Halbleiterkörper an die Oberfläche treten soll, wird dann die isolierte Halbleiterschicht und das Oxid durch Ätzen entfernt. Da die Dicke der isolierten Halbleiterschicht und des Oxids nur gering sein muß, z. B. 1.5 µm, bedeutet die Stufe kein Hindernis für die Verbindung des isolierten mit dem nicht­ isolierten Bereich durch die floatenden Kontakte.

Ein nach diesem Verfahren hergestelltes Bauelement ist schematisch in Fig. 4 dargestellt. In diesem Ausführungsbeispiel greift die n-Emitterzone 4 weitgehend unter den isolierten Halb­ leiterbereich. Das begünstigt eine homogene Stromverteilung. Außerdem ist dieses Bauele­ ment mit dem oben beschriebenen Verfahren leicht herstellbar.

Fig. 5 zeigt eine Ausführungsform, bei der der Thyristor von der Anodenseite her angesteuert wird. Der Serien-MOSFET M1 mit dem Gatebereich G1 liegt zwischen p-Emitterzone 4′ der Thyristorstruktur und der zweiten Hauptelektrode, die hier als äußere Anode A des Bauele­ ments wirkt. Er ist wieder als n-Kanal-MOSFET ausgebildet und wird von den n⁺-Zonen 5′ und 7′ als Source und Drain, der p-Zone 6′ als Kanalzone und dem isolierten Gate G1 gebil­ det. Ein positiver Strom von der floatenden Elektrode FE der p-Emitterzone 4′ zur ersten Hauptelektrode, die hier als Kathode K wirkt, findet seine Fortsetzung in einem Elektronen­ strom von der Elektrode FE durch den Serien-MOSFET M1 zur Anode, so daß das n⁺-Gebiet 5′ das Sourcegebiet und das n⁺-Gebiet 7′ das Draingebiet dieses MOSFETs sind. In den isolierten Halbleiterbereich ist ein zweiter MOSFET M2 vom n-Kanaltyp integriert, der durch das Sourcegebiet 9′, die Kanalzone 8′, das Draingebiet 7′ und das isolierte Gate G2 gebildet wird, welches mit der zweiten Hauptelektrode A, die gleichzeitig die Drainelektrode von M2 ist, in Kontakt ist oder von ihr mitgebildet wird.

In dem in Fig. 5 dargestellten Beispiel grenzt der isolierte Halbleiterbereich nicht unmittelbar an die zweite Basiszone 3′ an, die der über den Serien-MOSFET mit einer äußeren Haupte­ lektrode verbundenen Emitterzone benachbart ist. Die zweite Basiszone 3′ ist vielmehr durch die p-Emitterzone 4′, die sich unter dem gesamten isolierten Halbleiterbereich erstreckt und erst daneben an der Oberfläche endet, von dem isolierten Halbleiterbereich getrennt. Eine solche Ausbildung ist erforderlich, wenn das Bauelement in der Lage sein soll, auch in Rück­ wärtsrichtung, also bei positiver Spannung der Kathode K gegenüber der Anode A, eine hohe Sperrspannung aufzunehmen. Da eine Rückwärtsspannung von dem pn-Übergang J1 aufge­ nommen wird und die Raumladungszone sich in der n-Basiszone 3′ an der anodenseitigen Oberfläche ausdehnt, darf die zweite Basiszone 3′ in diesem Fall nicht direkt über einen ohm­ schen Kontakt mit der hoch dotierten Zone 9′ des Parallel-MOSFETs M2 in Verbindung stehen. Um beim Abschalten des MOSFETs M1 einen Strompfad für die Elektronen von der n-Basiszone 3 zur Anode A zu öffnen, ist in der Einheitszelle nach Fig. 5 daher neben dem MOSFET M2 noch ein MOSFET M4 vorgesehen, der aus dem Oberflächengebiet der n-Basis­ zone 3 als Source, dem der p-Emitterzone 4′ als Kanalzone, der n -Zone 10′ als Drain und einem isolierten Gate G4 gebildet wird. Das Draingebiet 10′ von M4 ist durch einen floatenden Kontakt FB, der das Oxid überbrückt, mit dem Sourcegebiet 9′ von M2 verbun­ den. Das Gate G4 von M4 ist wie das von M2 mit der äußeren Anode A in ohmschem Kon­ takt.

Die Ansteuerung erfolgt zweckmäßigerweise mit einer Spannungsquelle zwischen dem Sour­ ce FE und dem Gate G. Das Bauelement kann zwar auch mit einer auf die Anode A bezoge­ nen Spannungsquelle angesteuert werden, jedoch hat der MOSFET M1 bei gegebener Gate­ anodenspannung keine Kennlinie mit Stromsättigung. Wenn beim anodenseitig ansteuerbaren Bauelement auch eine Kennlinie mit Stromsättigung gefordert wird, muß der MOSFET M1 als p-Kanal-MOSFET ausgelegt sein, wobei das mit der äußeren Anode kontaktierte p⁺-Gebiet das Source des MOSFETs bildet.

Liegt bei der Ausführungsform gemäß Fig. 5 eine positive Spannung oberhalb der Schwellen­ spannung am äußeren Gate G gegenüber FE, so ist die äußere Anode A über den Kanal des MOSFETs M1 und die floatende Elektrode FE mit der p-Emitterzone 4 verbunden. Das Bauelement geht dann in den Durchlaßzustand, sofern der Thyristor eingeschaltet wird. Die MOSFETs M2 und M4 sind dabei abgeschaltet, da die Spannung zwischen den Gate- und den Kanalzonen von M2 und M4 nur etwa gleich der Durchlaßspannung des MOSFETs M1 ist, während die Schwellenspannung deutlich größer gewählt wird. Zum Beispiel beträgt die Schwellenspannung 2 V und die Durchflußspannung des MOSFETs M1 0.3 V.

Wird zum Abschalten des Bauelements das Gate G auf das Potential der Sourceelektrode FE gebracht und damit der Strom durch den MOSFET M1 unterbrochen, so steigt die Spannung an M1 an, das heißt das Draingebiet 7′ und die Anode A erhalten ein positives Potential ge­ genüber dem Kontakt FE und der p-Emitterzone 4′. Zwischen der Kanalzone 6′ und dem Draingebiet 7′ bildet sich eine nicht näher bezeichnete Raumladungszone. Im Beispiel der Fig. 5 ist das Potential am Kontakt FE und in der p-Emitterzone -5 V gegenüber der Anode, in der n⁻-Basiszone 3′ beträgt es wegen des zunächst noch bestehenden Durchlaßzustandes etwa -5.6 V. Somit ist die Spannung am Gate von M4, da dies mit der Anode A verbunden ist, gegenüber der Kanalzone positiv und größer als die Schwellenspannung, so daß der MOSFET M4 einschaltet. Die n⁺-Zonen 10′ und 9′ und die Kanalzone 8′ erhalten somit ein etwas größeres Potential als die n⁻-Basiszone 3′, z. B. -5.0 V. Durch die positive Spannung am Gate von M2 gegenüber der Kanalzone schaltet auch der MOSFET M2 ein. Die Span­ nungsaufteilung auf die beiden MOSFETs M2, M4 regelt sich so, daß beide den gleichen Strom führen. Im gleichen Maße, wie der Strom durch den Serien-MOSFET M1 abnimmt, steigt der Strom durch die MOSFETs M2 und M4 an, wenn der äußere Strom (Kathodenstrom) während dieses Umschaltens als konstant angesehen werden kann. Anstatt das Gate G4 von M4 mit der Anode A (Drain von M2) zu verbinden, kann es auch mit dem floatenden Kontakt FB verbunden sein oder von ihm mitgebildet werden.

Um den Thyristor im Bauelement nach Fig. 5 beim Einschalten des MOSFETs M1 zu zün­ den, kann man nach der Patentanmeldung P 44 33 796 vorgehen, auf die hiermit Bezug ge­ nommen wird.

Durch Parallelschaltung eines anodenseitig ansteuerbaren Bauelements nach Fig. 5 mit einem kathodenseitig ansteuerbaren Bauelement wie dem IGBT oder dem Bauelement nach Fig. 3 erhält man ein bidirektionales MOS-Leistungsbauelement das bei positiver Gatespannung unabhängig von der Stromrichtung einschaltet und bei negativer Gatespannung gegenüber der benachbarten Hauptelektrode abschaltet. Da beide Teile eines solchen bidirektionalen Schal­ ters eine schwach dotierte n-Basis als Kanalzone besitzen, kann der Schalter monolithisch auf einem Chip integriert werden.

In den in Fig. 1-5 beschriebenen Ausführungsformen hatte der Thyristor einen vertikalen Aufbau. Fig. 6 zeigt eine Ausführungsform, bei der der Thyristor ebenso wie die MOSFETs lateral angeordnet ist. Der Thyristor im linken Teil der Figur und der MOSFET-Teil rechts sind nicht nur voneinander isoliert, sondern - nach Art der üblichen SOI-Technologie - auch vom Halbleitersubstrat 16. In einer durch Silicon-Direct-Bonding hergestellten schwach do­ tierten n-Halbleiterschicht 2, 6 über dem Oxid werden durch Eindiffusion n- und p-Emitter- und Basiszonen erzeugt. Die Trennung des Thyristor- und MOSFET-Teils geschieht durch einen vertikalen Graben T, der mit Siliziumdioxid und Polysilizium ausgefüllt sein kann. Im linken Teil der Einheitszelle bilden eine p-Emitterzone 1, eine schwach dotierte n-Basiszone 2, eine darauffolgende p-Basiszone 3 und eine darin an der Oberfläche eingebettete n-Emit­ terzone 4 eine laterale Thyristorstruktur. Die p-Basiszone 3 geht am Graben T in eine hoch dotierte Oberflächenzone 3a über. Die p-Emitterzone 1 ist mit einem Anodenkontakt A versehen, der mit dem äußeren Anodenanschluß AA verbunden ist. In dem vom Thyristor isolierten rechten Teil der Einheitszelle ist ein MOSFET M1 angeordnet, der aus einer n⁺-Sour­ cezone 8, einer p-Kanalzone 7 und der schwach dotierten n-Zone 6 sowie einer hoch dotierten n⁺-Zone 9 als Draingebiet zusammen mit einem isolierten Gate G1 gebildet wird. Das Sourcegebiet 8 ist mit der zweiten Hauptelektrode K versehen, die zum äußeren Katho­ denanschluß KA führt. Das Gate G1 ist mit dem äußeren Gateanschluß G des Bauelements verbunden. Das Draingebiet 9 ist mit einem floatenden Kontakt FD versehen, der in ohmscher Verbindung mit einem Kontakt FE auf dem n-Emittergebiet des Thyristors steht, so daß der MOSFET M1 in Serie mit dem Thyristor liegt. Weiter ist in den vom Thyristor isolierten Teil ein MOSFET M2 integriert, der aus der n⁺-Zone 8 als Sourcegebiet, der p-Zone 7 als Kanal­ zone, dem Draingebiet 5 und einem isolierten Gate G2 gebildet wird. Das Draingebiet 5 hat einen floatenden Kontakt FB, der auch das Gate G2 mit überdeckt und gleichzeitig das hoch dotierte Gebiet 3a der p-Basiszone des Thyristors ohmsch kontaktiert. Zwischen n-Emit­ terzone und n-Basiszone des Thyristors ist noch ein MOSFET M3 integriert, um den Thyristor zünden zu können. Sein Gate G3 ist in dem Ausführungsbeispiel mit dem äußeren Gate G verbunden, das auch den MOSFET M1 steuert.

Das Ein- und Abschalten des Bauelements erfolgt analog zu dem nach Fig. 3. Durch eine positive Spannung am Gate G wird sowohl der Serien-MOSFET M1 als auch der Zünd- MOSFET M3 eingeschaltet, so daß das Bauelement in den Durchlaßzustand übergeht. Im Durchlaßzustand fließt kein Strom aus der p-Basiszone 3 zur Kathode K, da der MOSFET M2 gesperrt ist und auch kein Elektronenstrom durch den Kanal von M1 und die n-Zone 6 zum Kontakt FB fließen kann. Letzteres wird durch die p-Zone 7 verhindert, die mit der in ihr eingebetteten Drainzone 5 einen in Sperrichtung gepolten pn-Übergang bildet. Somit er­ gibt sich ein sehr gutes Durchlaßverhalten. Wird nun die Gatespannung zurückgenommen und der MOSFET M1 abgeschaltet, so erhöht sich die Spannung an der Drainelektrode FD von M1 auf z. B. 6 V. Diese Spannung überträgt sich durch die ohmsche Verbindung auf die n-Emitterzone 4 des Thyristors und um die Durchlaßspannung des n⁺-p-Überganges zwischen den Zonen 3 und 4 vergrößert auf den Kontakt FB, der die p-Basiszone 3 mit dem Drainge­ biet 5 und dem Gate G2 des MOSFETs M2 verbindet. Durch die positive Spannung an G2 von z. B. 6.7 V wird der MOSFET M2 eingeschaltet. Der Strom wird wieder im selben Maße vom MOSFET M2 übernommen, wie er im Serien-MOSFET M1 verschwindet. Das Bauele­ ment schaltet dann ab wie der aus den Zonen 1, 2, 3 gebildete pnp-Transistor, der über M2 mit der Kathode K verbunden ist und nicht mit Basisstrom versorgt wird.

Die Fig. 7 zeigt eine dreidimensionale Ausgestaltung des lateralen Leistungshalbleiterbauele­ ments entsprechend Fig. 6 in perspektivischer Darstellung. Zwischen den mit O und X be­ zeichneten Linien befindet sich eine volle Einheitszelle, die aus zwei streifenförmigen Thyri­ storstrukturen TH1 und TH2 sowie einem dazwischen liegendem, durch vertikale Isolier­ schichten T1, T2 von den Thyristorstrukturen getrennten MOSFET-Bereich besteht. Beide Thyristorstrukturen werden von dem MOSFET-Bereich aus gesteuert. Die links angeordnete Thyristorstruktur TH1 besteht aus der ersten Emitterzone 1 mit p-Leitfähigkeit, der ersten Basiszone 2, die sich aus einer an die Emitterzone 1 angrenzenden höher dotierten n-Zone 2a und einer darauffolgenden schwach dotierten n-Zone 2 zusammensetzt aus der zweiten Ba­ siszone mit p-Leitfähigkeit und einer zweiten Emitterzone 4 mit n-Leitfähigkeit. Die Zonen 1, 2a, 2 erstrecken sich in der dritten Dimension streifenförmig entsprechend dem in Fig. 7 ge­ zeigten Querschnitt. Die zur Kontaktierung der p-Basiszone 3 vorgesehene hoch dotierte p⁺-Zone 3a an der vertikalen Isolierschicht ist in der dritten Dimension nur in periodisch wieder­ kehrenden Streckenabschnitten vorhanden. Dazwischen reicht die zweite Emitterzone 4 bis an die vertikale Isolierschicht T1.

Wie bei der Ausführungsform gemäß Fig. 6 schließt sich an die vertikale Isolierschicht T1 der Halbleiterbereich mit den beiden MOSFETs M1, M2 an. Das Sourcegebiet 8 der MOSFETs M1, M2 befindet sich in der Mitte des MOSFET-Bereichs und hat in der dritten Dimension ebenso wie die Source-Elektrode, die durch die zweite Hauptelektrode K gebildet wird, die M1, M2 befindet sich in der Mitte des MOSFET-Bereichs und hat in der dritten Dimension ebenso wie die Source-Elektrode, die durch die zweite Hauptelektrode K gebildet wird, die Form eines durchgehenden rechteckförmigen Streifens. Die Draingebiete 5, 9 der MOSFETs M1 und M2 wechseln dagegen beiderseits des Sourcegebietes in der dritten Dimension so einander ab, daß die MOSFETs M1 und M2 jeweils in seitlicher Richtung einander gegenüber liegen. Während der in Fig. 7 sichtbare Querschnitt des MOSFET-Bereichs demjenigen in Fig. 6 entspricht, hat ein an der Linie I-I verlaufender nicht gezeichneter Schnitt die spiegel­ bildliche Struktur. Die zweite Thyristorstruktur TH2, bei der die Schichten mit 1′′, 2a′′, 2′′, 3′′, 4′′ bezeichnet wurden, ist der ersten spiegelbildlich gleich, aber in der dritten Dimension um eine periodische Länge der MOSFETs versetzt.

Die Metallisierungen auf der Oberfläche des Halbleiterkörpers sind durch gestrichelte Um­ randungen dargestellt. Auf den ersten Emitterzonen 1, 1′′ befinden sich streifenförmige erste Hauptelektroden A. Das Sourcegebiet 8 ist mit der streifenförmigen zweiten Hauptelektrode K kontaktiert. Die zweite Emitterzone 4 der Thyristorstruktur TH1 und die Drain-Gebiete 9 sind mit einer gemeinsamen floatenden Metallisierung FE versehen. Die p⁺-Zone 3a an der Oberfläche der zweiten Basiszone 3a hat mit den Drain-Zonen 5 des zweiten MOSFETs M2 eine gemeinsame Metallisierungsschicht FB. Entsprechend sind die n-Emitterzone 4′′ und die p⁺-Zone 3a′′ an der Oberfläche der zweiten Basiszone 3′′ der zweiten Thyristorstruktur TH2 mit den Draingebieten des ersten und zweiten MOSFETs M1 und M2 durch gemeinsame Metallisierungen FE, FB verbunden. Die Gate-Elektroden der MOSFETs M1 sind mit einem äußeren Gateanschluß G verbunden, der in Fig. 7 nicht näher dargestellt ist. Die Gategebiete der MOSFETs M2 werden, wie in Fig. 6 gezeigt, durch die Metallisierung FB mitgebildet. Die Struktur zwischen den mit O und X bezeichneten Linien wiederholt sich periodisch.

Ein Vorteil der in Fig. 7 dargestellten Anordnung besteht darin, daß die Verbindungen der MOSFETs mit den Thyristorstrukturen durch einfache Metallisierung ohne Mehrschicht­ technik herstellbar sind. Gegenüber der erwähnten lateralen Halbleiter-Kaskodenschaltung mit Dioden besteht ein wesentlicher Vorteil darin, daß durch die Wahl der Schwellenspan­ nung des MOSFETs M2, die vorzugsweise in den Bereich von 1,5-4 V gelegt wird, ein bes­ seres Durchlaßverhalten erreicht wird. Außerdem wird nur ein isolierter Halbleiterbereich zusätzlich zum Thyristor benötigt, wodurch sich die benötigte Halbleiterfläche verringert.

Claims (17)

1. Durch MOS-Gate schaltbares Leistungshalbleiterbauelement mit einer Vielzahl von Ein­ heitszellen, die eine Thyristorstruktur und einen davon isolierten Halbleiterbereich sowie zwei Hauptelektroden aufweisen, wobei die erste Hauptelektrode eine erste Emitterzone der Thyristorstruktur kontaktiert, und wobei auf die erste Emitterzone die erste Basiszo­ ne, sodann die zweite Basiszone und weiterhin die zweite Ermitterzone mit jeweils zur vorhergehenden Zone entgegengesetztem Leitungstyp folgen, dadurch gekennzeichnet, daß der isolierte Halbleiterbereich zwei, je mit zwei Stromzuführungsgebieten versehene MOSFETs (M1, M2) enthält, von denen der erste mit dem einen Stromzuführungsgebiet an die zweite Emitterzone (4) der Thyristorstruktur und mit dem anderen Stromzufüh­ rungsgebiet an die zweite Hauptelektrode (K) angeschlossen ist und durch eine äußere Steuerelektrode (G) geschaltet wird, und von denen der zweite mit dem einen Stromzu­ führungsgebiet an die zweite Basiszone (3) der Thyristorstruktur und mit dem anderen Stromzuführungsgebiet an die zweite Hauptelektrode (K) angeschlossen ist und ein mit seinem Drain verbundenes Gate (G2) ohne äußeren Gateanschluß besitzt, daß das mit der zweiten Emitterzone (4) verbundene Stromzuführungsgebiet des ersten MOSFETs (M1) und das mit der zweiten Basiszone (3) verbundene Stromzuführungsgebiet des zweiten MOSFETs (M2) mindestens durch einen sperrenden pn-Übergang voneinander getrennt sind und daß Einheitszellen vorgesehen sind, die zusätzlich zum Einschalten der Thyristorstruktur ausgebildet sind.

2. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Emitterzone (4), der isolierte Halbleiterbereich und die zweite Basiszone (3) Gebiete der oberen Oberfläche (O2) des Halbleiterkörpers des Leistungshalbleiter­ bauelements einnehmen.

3. Leistungshalbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß in den zum Einschalten der Thyristorstruktur vorgesehenen Einheitszellen der erste MOSFET (M1) den Leitungstyp der zweiten Emitterzone (4) hat und daß die zweite Basiszone (3) neben der zweiten Emitterzone (4) an der oberen Halbleiteroberfläche (O2) endet, daß die erste Basiszone (2) neben der zweiten Basiszone (3) an die obere Halbleiteroberfläche (O2) tritt und daß die zweite Emitterzone und die Oberflächenbe­ reiche der zweiten und ersten Basiszone (3, 2) zusammen mit einem isolierten Gate (G3) einen dritten MOSFET (M3) bilden.

4. Leistungshalbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß das Gate (G3) des dritten MOSFETs (M3) mit dem äußeren Gateanschluß (G) des ersten MOSFETs leitend verbunden ist.

5. Leistungshalbleiterbauelement nach einem oder mehreren der vorhergehenden Ansprü­ che 2 bis 4, dadurch gekennzeichnet, daß die Thyristorstruktur vertikal ausgebildet ist, daß die erste Emitterzone (1) an die untere Halbleiteroberfläche angrenzt, daß die zweite Emitterzone (4) mit einem Teil ihrer Fläche an die obere Halbleiteroberfläche (O2) tritt, daß der isolierte Halbleiterbereich an der oberen Halbleiteroberfläche (O2) benachbart zur zweiten Emitterzone angeordnet ist, daß die zweite Basiszone (3) benachbart zum isolierten Halbleiterbereich an die obe­ re Halbleiteroberfläche (O2) tritt, daß der in dem isolierten Halbleiterbereich angeordne­ te erste MOSFET (M1) als Source- und Draingebiet ein zur zweiten Emitterzone (4) be­ nachbartes und ein ihm abgewandtes jeweils hoch dotiertes Gebiet (5, 7) aufweist, daß das benachbarte Gebiet (5) durch einen floatenden Kontakt (FE) mit der zweiten Emit­ terzone (4) und das abgewandte Gebiet (7) mit der zweiten Hauptelektrode (K) verbun­ den ist, daß der in dem isolierten Halbleiterbereich angeordnete zweite MOSFET (M2) als Source- und Draingebiet ein dem Oberflächenbereich der zweiten Basiszone (3) be­ nachbartes und ein ihm abgewandtes jeweils hoch dotiertes Gebiet (9, 7) aufweist, und daß das benachbarte Gebiet (9) durch einen floatenden Kontakt (FB) mit der zweiten Basiszone (3) und das abgewandte Gebiet (7) mit der zweiten Hauptelektrode (K) ver­ bunden sind und das Gate (G2) des MOSFETs (M2) von dem Drainkontakt mitgebildet oder überdeckt wird.

6. Leistungshalbleiterbauelement nach einem oder mehreren der vorhergehenden Ansprü­ che 2 bis 5, dadurch gekennzeichnet, daß die erste Emitterzone (1) p-Leitfähigkeit, die erste Basiszone (2) n-Leitfähigkeit, die zweite Basiszone (3) p-Leitfähigkeit und die zweite Emitterzone (4) n-Leitfähigkeit ha­ ben, daß die erste Hauptelektrode als Anode und die zweite als Kathode wirkt, daß der im isolierten Halbleiterbereich angeordnete erste MOSFET (M1) vom n-Kanal-Typ ist, daß das Source-Gebiet (7) des ersten MOSFETs (M1) mit der zweiten Hauptelektrode (K) kontaktiert ist, daß das Drain-Gebiet (5) des ersten MOSFETs (M1) durch einen floatenden Kontakt (FE) mit der zweiten Emitterzone (4) der Thyristorstruktur verbun­ den ist, daß der zweite MOSFET (M2) ebenfalls vom n-Kanal-Typ ist, und daß das Source-Gebiet (7) des zweiten MOSFETS (M2) mit der äußeren zweiten Hauptelektro­ de (K) kontaktiert und das Drain-Gebiet (9) durch einen zweiten floatenden Kontakt (FB) mit der an die Oberfläche (O2) der oberen Seite tretenden p-Basis-Zone (3) ver­ bunden ist.

7. Leistungshalbleiterbauelement nach einem oder mehreren der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die an die zweite Hauptelektrode (K) angeschlossenen Stromzuführungsgebiete der beiden MOSFET als ein beiden MOSFETs (M1, M2) gemeinsames Stromzuführungs­ gebiet ausgebildet sind.

8. Leistungshalbleiterbauelement nach Anspruch 3 und 6, dadurch gekennzeichnet, daß bei den zum Einschalten der Thyristorstruktur ausgebildeten Einheitszellen der erste MOSFET (M1) als n-Kanal-MOSFET ausgebildet ist, daß die p-Basiszone (3) neben der n-Emitterzone (4) an der oberen Halbleiteroberfläche (O2) endet, daß in dem benachbar­ ten Bereich die n-Basiszone (2) an die obere Halbleiteroberfläche (O2) tritt und daß die n-Emitterzone (4) und die Oberflächenbereiche der p-Basiszone (3) und der n-Basiszone (2) zusammen mit einem weiteren isolierten Gate (G3) einen dritten n-Kanal-MOSFET (M3) bilden, dessen Gate (G3) mit dem Gate (G) des ersten MOSFETs (M1) leitend verbunden ist.

9. Leistungshalbleiterbauelement nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Thyristorstruktur lateral ausgebildet ist.

10. Leistungshalbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, daß die Thyristorstruktur vom Substrat des Halbleiterkörpers durch eine Isolatorschicht (14) getrennt ist.

11. Leistungshalbleiterbauelement nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die durch die erste Hauptelektrode (A) kontaktierte Emitterzone (1) p-Leitfähigkeit, die erste Basiszone (2) n-Leitfähigkeit, die zweite Basiszone (3) p-Leitfähigkeit und die zweite Emitterzone (4) n-Leitfähigkeit besitzen und daß die MOSFETs (M1, M2, M3) n-Kanal MOSFETs sind.

12. Leistungshalbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, daß der isolierte Halbleiterbereich eine schwache n-Grunddotierung hat, in dem das hoch dotierte Draingebiet des ersten MOSFETs (M1) angeordnet ist, daß die hoch dotierten Sourcegebiete beider MOSFETs (M1, M2) und das hoch dotierte Draingebiet des zwei­ ten MOSFETs (M2) in einer p-leitenden Wanne angeordnet sind, die in den schwach n-do­ tierten Halbleiterbereich eingelassen ist.

13. Leistungshalbleiterbauelement nach einem oder mehreren der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß der laterale Thyristor in der dritten Dimension streifenförmig ausgebildet ist und der erste und zweite MOSFET (M1, M2) in der dritten Dimension der Thyristorstruktur abwechselnd aufeinanderfolgen, wobei die n-Emitterzone (4) der Thyristorstruktur im Bereich des ersten MOSFETs (M1) bis an die vertikale Isolierschicht (T1) heranreicht und durch einen floatenden Kontakt (FE) mit dem gegenüberliegenden Stromzufüh­ rungsgebiet des ersten MOSFETs (M1) verbunden ist und daß im Bereich des zweiten MOSFETs (M2) eine hoch dotierte Oberflächenzone (3a) der p-Basiszone des Thyri­ stors die zweite Emitterzone (4) an der vertikalen Isolierschicht (T1) unterbricht und durch einen floatenden Kontakt (FB) mit dem gegenüberliegenden Stromzuführungsge­ biet des zweiten MOSFETs (M2) verbunden ist.

14. Leistungshalbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die mit der ersten Hauptelektrode (K) kontaktierte erste Emitterzone (1) n-Leit­ fähigkeit hat, die erste Basiszone (2) p-Leitfähigkeit hat, die zweite Basiszone (3) schwächer als die erste Basiszone dotiert ist und n-Leitfähigkeit hat, die zweite Emitter­ zone (4) p-Leitfähigkeit hat und den isolierten Halbleiterbereich und ein n⁺-Gebiet (10) vollständig umgibt, daß der erste und zweite im isolierten Halbleiterbereich angeordnete MOSFET (M1, M2) vom n-Kanal-Typ sind, und daß im Nebenstrompfad zwischen zweiter Basiszone (3) und zweiter Hauptelektrode (A) ein zusätzlicher MOSFET (M4) angeordnet ist, der aus der an die Oberfläche geführten zweiten Basiszone (3), einem Oberflächenbereich der zweiten Emitterzone (4) und dem n⁺-Gebiet (10) besteht und dessen Gate mit der ersten Hauptelektrode (A) leitend verbunden ist.

15. Leistungshalbleiterbauelement nach einem oder mehreren der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Durchbruchspannung des ersten MOSFETs (M1) die Schwellenspannung des zweiten (M2) um mindestens 2 V übersteigt.

16. Leistungshalbleiterbauelement nach einem oder mehreren der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Durchbruchspannung des ersten MOSFETs (M1) in dem Bereich 10 bis 20 V liegt.

17. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Durchbruchspannung des ersten MOSFETs (M1) größer ist als die des zweiten MOSFETs (M2).