DE10350162B4 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE10350162B4
DE10350162B4 DE10350162A DE10350162A DE10350162B4 DE 10350162 B4 DE10350162 B4 DE 10350162B4 DE 10350162 A DE10350162 A DE 10350162A DE 10350162 A DE10350162 A DE 10350162A DE 10350162 B4 DE10350162 B4 DE 10350162B4
Authority
DE
Germany
Prior art keywords
semiconductor
functional element
region
transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10350162A
Other languages
English (en)
Other versions
DE10350162A1 (de
Inventor
Wolfgang Horn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10350162A priority Critical patent/DE10350162B4/de
Priority to US10/975,554 priority patent/US7319263B2/en
Publication of DE10350162A1 publication Critical patent/DE10350162A1/de
Application granted granted Critical
Publication of DE10350162B4 publication Critical patent/DE10350162B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiterbauteil (30), das mehrere Halbleiter-Funktionselemente aufweist, mit: – einer ersten und einer zweiten Halbleiterschicht (2, 3), wobei die zweite Halbleiterschicht (3) auf der ersten Halbleiterschicht aufgebracht und zu dieser invers dotiert ist, – Isolationsstrukturen (4, 5), die wenigstens in der zweiten Halbleiterschicht (3) vorgesehen sind und die zur Aufteilung der zweiten Halbleiterschicht (3) in mehrere voneinander isolierte Funktionselement-Halbleitergebiete (6, 7) dienen, wobei jedes Halbleiter-Funktionselement wenigstens zum Teil aus einem der Funktionselement-Halbleitergebiete (6, 7) gebildet wird, wobei ein parasitärer Stromfluss durch eine npn-/pnp-Struktur (Qn2), die durch jeweils einen Teil zweier Funktionselement-Halbleitergebiete (6, 7) und einen dazwischen liegenden Teil der ersten Halbleiterschicht (2) gebildet wird, verringerbar ist, indem mittels eines aktiv ansteuerbaren Schaltelements (31) ein Stromfluss erzeugt wird, der eine Basis-Emitterspannung der npn-/pnp-Struktur (Qn2) verringert, wobei das aktiv ansteuerbare Schaltelement in Form eines Transistors (31) in das Halbleiterbauteil integriert ist, derart, dass in einer der Isolationsstrukturen (4) ein...

Description

  • Die Erfindung betrifft ein Halbleiterbauteil, das mehrere parallel bzw. seriell zueinander geschaltete Halbleiter-Funktionselemente aufweist.
  • Auf dem Gebiet der Leistungs-Halbleiterbauteile ist es bekannt, mehrere Halbleiter-Funktionselemente, beispielsweise Transistoren oder Dioden parallel bzw. seriell miteinander zu verschalten und die verschalteten Halbleiter-Funktionselemente in einem Halbleiterbauteil zu konzentrieren. Auf diese Art und Weise kann unter anderem die an dem Halbleiterbauteil anliegende Last auf mehrere Halbleiter-Funktionselemente aufgeteilt werden, womit selbst bei hohen elektrischen Strömen bzw. Spannungen, die im Leistungs-Halbleiterbereich zu „verarbeiten” sind, keine Schäden im Halbleiterbauteil auftreten.
  • Die DE 696 24 493 T2 beschreibt ein Verfahren zum Unterdrücken parasitärer Effekte in einer integrierten Schaltung, die auf einem Substrat aus Halbleitermaterial eines ersten Leitfähigkeitstyps gebildet ist, die zumindest eine Region eines zweiten Leitfähigkeitstyps, die durch eine erste Hauptoberfläche des Substrats und durch Übergangsisolationsregionen begrenzt ist, zumindest eine Region des ersten Leitfähigkeitstyps in der Region eines zweiten Leitfähigkeitstyps, eine zweite Region des zweiten Leitfähigkeitstyps, die durch die erste Hauptoberfläche des Substrats und durch Übergangsisolationsregionen begrenzt ist, einen ersten elektrischen Kontakt mit dem Substrat auf der ersten Hauptoberfläche, und einen zweiten elektrischen Kontakt auf der Region eines zweiten Leitfähigkeitstyps umfaßt, wobei das Verfahren folgende Schritte umfaßt: Überwachen des Potentials des zweiten elektrischen Kontakts, um zu erfassen, ob dieses Potential von dem Potential eines Referenzanschlusses der integrierten Schaltung um einen Betrag abweicht, der größer ist als ein vorbestimmter, Schwellenwert, wobei dieses Verfahren dadurch gekennzeichnet ist, daß die integrierte Schaltung einen dritten elektrischen Kontakt auf einer zweiten Hauptoberfläche des Substrats, die der ersten gegenüberliegt, umfaßt, der mit dem Spannungsreferenzanschluß der integrierten Schaltung verbunden ist, und durch den Schritt des Haltens des ersten elektrischen Kontakts bei dem Potential des Referenzanschlusses beziehungsweise bei dem Potential des zweiten elektrischen Kontakts in Abhängigkeit davon, ob das erfaßte Potential von dem Potential des Referenzanschlusses um einen Betrag, der größer ist als der vorbestimmte Schwellenwert, abweicht oder nicht abweicht.
  • Die DE 44 11 869 A1 beschreibt eine integrierte Schaltungsanordnung zum Treiben einer induktiven Last. Um beim Abkommutieren einer von einer integrierten Schaltung getriebenen induktiven Last Fehlfunktionen aufgrund von Querströmen, die durch eine Minoritätsträgerinjektion in das Substrat entstehen, zu vermeiden, wird vorgeschlagen, auf einem hochdotierten p-Substrat oder einem n-Substrat eine epitaktische Schicht mit p-Leitfähigkeit aufzubringen und in dieser Schicht die n-dotierten Wannen anzuordnen. Der geschilderte Effekt wird dadurch unschädlich gemacht, daß in dem hochdotierten p-Substrat die Trägerlebensdauer erheblich verringert ist und daß in einem n-Substrat die Minoritätsträger Majoritätsträger sind. Eine schaltungstechnische Variante sieht vor, vom Ausgangsanschluß für die induktive Last eine Diode gegen Bezugspotential zu schalten und das Substrat durch zwei antiparallele Dioden ebenfalls mit dem Bezugspotential zu verbinden.
  • Die DE 41 33 245 C2 beschreibt eine bipolare monolithisch integrierte Schaltung, deren Komponenten in Wannen untergebracht sind, die gegeneinander durch Sperrschichten isoliert sind, insbesondere die Kollektorzonen eines oder mehrerer Transistoren, die Basiszonen eines oder mehrerer Transistoren umgekehrter Polarität oder Widerstandswannen, von denen mindestens eine Wanne durch Signalspannungen oder parasitäre Effekte des elektronischen, Schaltungssystems oder durch auf Zuleitungen eingestrahlte hochfrequente Wechselspannungen zeitweilig gegen das Substrat in Durchlaßrichtung gepolt ist, wodurch der durch die Substratdiode fließende Strom einen Minoritätsträgerstrom in das Substrat injiziert, der mittels einer Barriere abgefangen wird, welche die als Quelle für den Minoritätsträgerstrom wirkende Wanne einschließt und welche sich von der Oberfläche mit gleichgepolter Dotierung wie das Substrat in das Substrat hinein erstreckt, dadurch gekennzeichnet, dass die Barriere mit dem Pol der Betriebsspannung und mindestens eine der außerhalb der Barriere liegenden Substratzonen mit einer innerhalb der Barriere liegenden Substratzone verbunden ist.
  • Die DE 38 34 841 C2 beschreibt eine integrierte Anordnung in einem Substrat zum Abschirmen der Injektion von Ladungen in ein Substrat, mit einem Substrat eines ersten Leitfähigkeitstyps, mit einer über dem Substrat liegenden Epitaxialschicht eines zweiten Leitfähigkeitstyps, die der ersten entgegengesetzt ist, und eine Hauptfläche der Anordnung bildet, mit einer Mehrzahl von isolierenden Bereichen, die vom ersten Leitfähigkeitstyp sind und sich quer zur Epitaxialschicht von der Hauptfläche an dem Substrat erstrecken und eine Mehrzahl von isolierten Epitaxialeinbuchtungen zur Darstellung von elektronischen Komponenten, die eine Last treiben, bilden, bei der die Epitaxialeinbuchtungen eine epitaxiale Umlaufeinbuchtung mit einem Lastanschluß aufweisen und bei der zwischen der epitaxialen Umlaufeinbuchtung und dem Substrat eine vergrabene Schicht vorgesehen ist, die eine Verbindungsfläche mit dem Substrat herstellt, gekennzeichnet durch Schaltungsmittel in der epitaxialen Umlaufeinbuchtung, die elektrisch zwischen die vergrabene Schicht und das Substrat geschaltet sind und dazu ausgebildet sind, eine Vorspannung in der Verbindungsfläche aufzuheben und daß die Schaltungsmittel einen Transistor enthalten, dessen Emitter und Kollektor zwischen das Substrat und die vergrabene Schicht geschaltet sind.
  • Die DE 35 07 181 C2 beschreibt eine Schaltungsanordnung zur Vermeidung von parasitären Substrat-Effekten in integrierten Schaltkreisen, dadurch gekennzeichnet, daß einer in Durchlaßrichtung geschalteten, integrierten Diode ein npn-Transistor parallel geschaltet ist, so daß die Anorde auf Basis- und die Kathode auf Emitterpotential liegt, der Kollektor des npn-Transistors am p-leitenden Substrat der integrierten Schaltung angeschlossen ist und das Substratpotential bei Auftreten einer Flußspannung an der Diode unter das Anodenpotential absenkt.
  • Die DE 696 05 283 T2 beschreibt eine Halbleitervorrichtung mit einem Halbleitersubstrat eines zweiten Leitungstypes mit einer Hauptoberfläche, einem ersten dotierten Bereich eines ersten Leitungstypes, der auf der Hauptoberfläche des Halbleitersubstrates gebildet ist, wobei der erste dotierte Bereich einen ersten Bereich und einen zweiten Bereich mit einer höheren Dotierungskonzentration als die des ersten Bereiches und benachbart zu dem ersten Bereich an der Hauptoberfläche aufweist, einem zweiten dotierten Bereich des zweiten Leitungstypes, der zur Isolation vorgesehen ist und eine Peripherie des ersten dotierten Bereiches auf der Hauptoberfläche umgibt, einem ersten Lateraltransistor hoher Durchbruchsspannung mit isoliertem Gate, der in der Oberfläche des ersten dotierten Bereiches gebildet ist, der einen Drainbereich und einen Sourcebereich jeweils von dem zweiten Leitungstyp aufweist, wobei ein Abstand dazwischen eingefügt ist, und der eine Durchbruchsspannung von 150 V oder mehr zwischen dem Drain- und dem Sourcebereich aufweist einem. ersten Diffusionsbereich des ersten Leitungstypes benachbart zu dem Sourcebereich, der an der Oberfläche des ersten dotierten Bereiches gebildet ist, einem Steuerelement, das in der Oberfläche des ersten dotierten Bereiches gebildet ist und eine Schaltung bildet, die den Transistor hoher Durchbruchsspannung mit isoliertem Gate steuert, wobei der Drainbereich in dem ersten Bereich gebildet ist, der Sourcebereich und das Steuerelement in dem zweiten Bereich gebildet sind.
  • Im Folgenden soll unter Bezugnahme auf 4 ein Beispiel eines Halbleiterbauteils, das eine Parallelschaltung mehrerer Transistoren enthält, näher erläutert werden.
  • Ein Ausschnitt eines Halbleiterbauteils 1 weist eine erste Halbleiterschicht 2 und eine zweite Halbleiterschicht 3 auf. Die zweite Halbleiterschicht 3 ist durch Isolatorstrukturen (nachfolgend auch alternativ als „Isolationsstrukturen” bezeichnet), hier einer ersten Isolationsschicht 4 und einer zweiten Isolationsschicht 5, die die zweite Halbleiterschicht 3 jeweils im rechten Winkel schneiden, in mehrere Halbleitergebiete aufgeteilt. Der Ausschnitt des Halbleiterbauteils 1 in 3 zeigt hierbei ein erstes, zweites und drittes Funktionselement-Halbleitergebiet 6, 7 und 8, wobei lediglich das zweite Funktionselement-Halbleitergebiet 7 in voller Breite zu sehen ist und vom ersten bzw. dritten Funktionselement-Halbleitergebiet 6, 7 jeweils nur dessen rechtes bzw. linkes Ende. Die erste und zweite Isolatorstruktur 4, 5 sind in diesem Beispiel durch ein p-dotiertes Material gegeben, wohingegen das erste bis dritte Funktionselement-Halbleitergebiet 6 bis 7 jeweils aus einem n-dotierten Halbleitermaterial besteht. Die erste Halbleiterschicht 2 besteht in diesem Beispiel aus einem schwach p-dotierten Material. Das zweite Funktionselement-Halbleitergebiet 7 ist ein Teil eines MOS-Feldeffekttransistors, der weiterhin ein n-dotiertes Source-Gebiet 9, ein p-dotiertes Body- bzw. Körpergebiet 10, die in das zweite Funktionselement-Halbleitergebiet 7 eingeprägt sind, sowie ein Drain-Gebiet 11, das unter anderem an einer Grenze zwischen der ersten und der zweiten Halbleiterschicht 2, 3 verläuft, aufweist. Das Drain-Gebiet 11 besteht hierbei aus einem stark n-dotierten Material. Mittels eines Gates 12 lässt sich in das Body- bzw. Körper-Gebiet 10 ein p-Kanal induzieren, so dass ein elektrischer Strom vom Source-Gebiet 9 durch das zweite Funktionselement-Halbleitergebiet 7 (Basis) zu dem Drain-Gebiet 11 hinfließen kann. Mit D, S und G sind jeweils ein Drain-, Source- und Gate-Anschluss bezeichnet.
  • Wenn an dem Drain-Gebiet 11 eine negative Drain-Spannung anliegt, so tritt das Problem auf, dass Elektronen aus dem Drain-Gebiet 11 austreten, durch die erste Halbleiterschicht 2 diffundieren, die zweite Isolatorstruktur 5 umgehen und in das benachbarte dritte Funktionselement-Halbleitergebiet 8 gelangen. Analog hierzu können Elektronen, die aus dem Drain-Gebiet 11 austreten, durch die erste Halbleiterschicht 2 diffundieren, die erste Isolatorstruktur 4 umgehen und in das erste Funktionselement-Halbleitergebiet 6 eintreten. Gelangen auf derartige Art und Weise Elektronen in benachbarte oder weiter entfernte Halbleitergebiete (die Elektronen können über mehrere mm diffundieren), so können diese die Funktionsweise der darin realisierten Halbleiter-Funktionselemente beeinträchtigen (in diesem Beispiel sind sowohl das erste Funktionselement-Halbleitergebiet 6 als auch das dritte Funktionselement-Halbleitergebiet 8 Teile jeweiliger MOS-Feldeffekttransistoren, die in 3 der Einfachheit halber weggelassen sind). Ähnliche Probleme können auch auftreten, wenn anstelle der MOS-Feldeffekttransistoren andere Halbleiter-Funktionselemente, beispielsweise Dioden, verwendet werden.
  • Das Diffundieren der Elektronen vom zweiten Funktionselement-Halbleitergebiet 7 in das dritte Funktionselement-Halbleitergebiet 8 ist hier schematisch durch das Schaltbild eines parasitären Bipolartransistors T symbolisiert.
  • Um die oben beschriebenen parasitären Querströme insbesondere zwischen benachbarten Halbleitergebieten zu verringern, ist es bekannt, durch geeignete Verschaltungen mehrerer parasitärer npn- bzw. pnp-Strukturen eine Potenzialdifferenz zwischen Basis und Emitter einer der parasitären pnp-/npn-Struktur abzusenken. Ein erstes Beispiel einer derartigen Verschaltung ist in 6 gezeigt und soll im Folgenden erläutert werden.
  • Da der in 6 gezeigte Ausschnitt eines Halbleiterbauteils dem in 4 gezeigten Aufbau stark ähnelt, soll hier nur auf die wesentlichen Unterschiede eingegangen werden.
  • Der in 6 gezeigte Ausschnitt eines Halbleiterbauteils 1' weist ein erstes Funktionselement-Halbleitergebiet 6 und ein zweites Funktionselement-Halbleitergebiet 7 auf, wobei in dem ersten Funktionselement-Halbleitergebiet 6 ein Bipolar-Transistor (n-p-n), und in dem zweiten Funktionslement-Halbleitergebiet 7 ein MOS-Transistor ausgebildet ist. Jedes der Funktionselement-Halbleitergebiete 6, 7 ist von einer ersten und zweiten Isolationsstruktur 4, 5 umgeben. Zwischen der zweiten Isolationsstruktur 5 des ersten Funktionselement-Halbleitergebiets 6 und der ersten Isolationsstruktur 4 des zweiten Funktionselement-Halbleitergebiets 7 ist eine dritte Isolationsstruktur 13 vorgesehen, die die gleiche Dotierung aufweist wie die der ersten und zweiten Isolationsstrukturen 4, 5. Zwischen der dritten Isolationsstruktur 13 und der ersten Isolationsstruktur 4 des zweiten Funktionselement-Halbleitergebiets 7 ist weiterhin eine Halbleiterstruktur 14 vorgesehen, die die gleiche Dotierung wie ein Kollektor-Gebiet 19 innerhalb des ersten Funktionselement-Hablbeitergebiets 6 und ein Drain-Gebiet 11 innerhalb des zweiten Funktionselement-Halbleitergebiets 7 aufweist. Die dritte Isolationsstruktur 13 sowie die Halbleiterstruktur 14 verlaufen von einer Oberseite der zweiten Halbleiterschicht 3 bis zu deren Unterseite bzw. ragen noch ein Stück weit in die erste Halbleiterschicht 2 hinein und sind an ihren oberen Enden über eine Leitung 15 elektrisch verbunden. Der an die erste Halbleiterschicht 2 angrenzende Teil bzw. der in die erste Halbleiterschicht 2 hineinragende Teil der Halbleiterstruktur 14 bildet zusammen mit dem Drain-Gebiet 11 des zweiten Funktionselement-Halbleitergebiets 7 sowie dem dazwischen liegenden Teil der ersten Halbleiterschicht 2 und der ersten Isolationsstruktur 4 des zweiten Funktionselement-Halbleitergebiets 7 eine erste parasitäre npn-Struktur Qn1. Analog hierzu bilden das Kollektor-Gebiet 19/das Drain-Gebiet 11 innerhalb des ersten und zweiten Funktionselement-Halbleitergebiets 6, 7 sowie der dazwischen liegende Teil der ersten Halbleiterschicht 2 mit der dritten Isolationsstruktur 13 eine zweite parasitäre npn-Struktur Qn2. Die parasitären Strukturen Qn1 und Qn2 sind in 6 durch entsprechende Ersatzschaltbilder symbolisiert.
  • Über die Leitung 15 ist die Basis der zweiten parasitären npn-Struktur mit dem Kollektor der ersten parasitären npn-Struktur verbunden. Damit kann eine Basis-Emitterspannung der zweiten parasitären npn-Struktur Qn2 herabgesetzt werden. Nachteilig an dem in 6 gezeigten Halbleiterbauteil 1' ist, dass die Basis-Emitterspannung der zweiten parasitären npn-Struktur Qn2 maximal bis auf eine Sättigungsspannung der ersten parasitären npn-Struktur Qn1 reduziert werden kann. Eine weitere Reduktion ist nicht möglich, womit eine vollständige Abschaltung der zweiten parasitären npn-Struktur Qn2 ausscheidet.
  • Ein alternatives Beispiel zur Reduzierung der Basis-Emitterspannung der zweiten parasitären npn-Struktur Qn2 ist in 8 gezeigt, die im Folgenden erläutert wird. In einem Ausschnitt eines Halbleiterbauteils 1'' ist neben der zweiten Isolationsstruktur 5 des zweiten Funktionselement-Halbleitergebiets 7 und außerhalb desselben eine Halbleiterstruktur 16 vorgesehen, die mit der ersten Isolationsstruktur 4 des zweiten Funktionselement-Halbleitergebiets 7 durch eine Leitung 17 verbunden ist. In diesem Ausführungsbeispiel wird die erste parasitäre npn-Struktur Qn1 durch die Halbleiterstruktur 16, das Drain-Gebiet 11 innerhalb des zweiten Funktionselement-Halbleitergebiets 7 sowie den dazwischen liegenden Teil der ersten Halbleiterschicht 2 bzw. die zweite Isolationsstruktur 5 des ersten Funktionselement-Halbleitergebiets 7 gebildet. Die zweite parasitäre npn-Struktur Qn2 wird durch das Kollektor-Gebiet 19/das Drain-Gebiet 11 innerhalb des ersten und zweiten Funktionselement-Halbleitergebiets 6, 7 sowie den dazwischen liegenden Teil der ersten Halbleiterschicht 2 bzw. die erste Isolationsstruktur 4 des zweiten Funktionselement-Halbleitergebiets 7 gebildet. Die zweite Isolationsstruktur 5 des zweiten Funktionselement-Halbleitergebiets 7 ist hierbei geerdet.
  • Über die Leitung 17 wird die Basis der zweiten parasitären npn-Struktur Qn2 mit dem Kollektor der ersten parasitären npn-Struktur Qn1 verbunden, womit eine Basis-Emitterspannung der zweiten parasitären npn-Struktur Qn2 bis auf die Sättigungsspannung der ersten parasitären npn-Struktur Qn1 gesenkt werden kann. Ebenso wie bei der in 6 beschriebenen Ausführungsform ist auch hier keine weitere Absenkung der Basis-Emitterspannung möglich.
  • In 5 und 7 sind entsprechende Draufsichten auf Teile der in 6 und 8 gezeigten Halbleiterbauteile 1', 1'' gezeigt. In 5 ist zu sehen, dass mittels der Leitung 15 die oberen Enden der dritten Isolationsstruktur 13 und der Halbleiterstruktur 14 miteinander elektrisch in Verbindung stehen. Der mit Bezugsziffer 18 gekennzeichnete Teil symbolisiert hierbei schematisch alle rechts neben der Halbleiterstruktur 14 liegenden Strukturen, die zur Funktion des in dem zweiten Funktionselement-Halbleitergebiet 7 ausgebildeten MOS-Transistors von Belang sind. Analog hierzu ist in 7 zu sehen, dass die oberen Enden der ersten Isolationsstruktur 4 des zweiten Funktionselement-Halbleitergebiets 7 und der Halbleiterstruktur 16 über die Leitung 17 miteinander verbunden sind.
  • In 9 ist ein Ersatzschaltbild gezeigt, das den in 6 und 8 beschriebenen Halbleiterbauteilen 1', 1'' zugrunde liegt. In dem in 8 gezeigten Beispiel bezeichnet beispielsweise Rsub1 den Widerstand durch die zweite Isolationsstruktur 5, Rsub2 den Widerstand durch die erste Halbleiterschicht 2 (von einer Unterseite der ersten Halbleiterschicht 2 bis zu einer Unterseite der Halbleiterstruktur 4), Rsub3 den Widerstand durch die Halbleiterstruktur 16, und Rmetall den Widerstand der Leitung 17. Analog hierzu bezeichnet in der in 6 gezeigten Ausführungsform Rsub1 den Widerstand durch die erste Halbleiterschicht 2 (von einer Unterseite der ersten Halbleiterschicht 2 bis zu einer Unterseite der ersten Isolationsstruktur 4), Rsub2 den Widerstand durch die erste Halbleiterschicht 2 (von einer Unterseite der ersten Halbleiterschicht 2 bis zu einer Unterseite der Halbleiterstruktur 13), Rsub3 den Widerstand durch die Halbleiterstruktur 14, und Rmetall den Widerstand der Leitung 15. Mit Rc1 ist die ohmsche Kopplung der ersten Isolationsstruktur 4 mit der Halbleiterstruktur 13 (6) bzw. die ohmsche Kopplung der ersten Isolationsstruktur 4 mit der zweiten Isolationsstruktur 5 (8) bezeichnet. Mit Bezugsziffer 20 ist eine in dem zweiten Funktionselement-Halbleitergebiet 7 ausgebildete DMOS-Struktur, mit Bezugsziffer 21 eine inherente Reverse-Diode der DMOS-Struktur bezeichnet.
  • Die der Erfindung zugrunde liegende Aufgabe ist, ein Halbleiterbauteil anzugeben, mit dem die Basis-Emitterspannung einer parasitären pnp- bzw. npn-Struktur weiter als bisher möglich reduziert werden kann, um laterale Querströme zwischen den Funktionselementen des Halbleiterbauteils weiter zu verringern bzw. zu unterbinden.
  • Diese Aufgabe wird erfindungsgemäß durch ein ein aktiv ansteuerbares Schaltelement aufweisendes Halbleiterbauteil gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Als Schaltelement kommt ein Transistor zum Einsatz.
  • Die Isolatorstrukturen müssen hierbei nicht notwendigerweise die Funktionselement-Halbleitergebiete ”komplett” isolieren, also diese nicht notwendigerweise vollständig umschließen. Eine ”teilweise Isolierung”, wie in 5 und 7 gezeigt, kann je nach Anwendung ausreichend sein.
  • Die Isolatorstrukturen grenzen vorzugsweise direkt an die erste Halbleiterschicht an und bestehen aus zur zweiten Halbleiterschicht invers dotiertem Halbleitermaterial.
  • Das zur Absenkung der Basis-Emitterspannung dienende Schaltelement (im Folgenden auch als ”Absenk-Schaltelement” bezeichnet) wird so ausgebildet, dass durch dieses ein Stromfluss zwischen einer der Isolatorstrukturen und dem an die Isolatorstruktur angrenzenden Funktionselement-Halbleitergebiet steuerbar ist. Dazu lässt sich beispielsweise in die Isolatorstruktur eine Source-Zone integrieren, die mit einem Source-Anschluss des Absenk-Schaltelements in Verbindung steht. Über ein Gate lässt sich dann ein Stromfluss von dem Source-Gebiet durch die Isolatorstruktur hindurch in das angrenzende Funktionselement-Halbleitergebiet steuern. Durch einen derartigen Stromfluss kann die Basis-Emitterspannung einer parasitären npn-/pnp-Struktur auf Null reduziert werden (Kurzschluss der Basis-Emitterstrecke der parasitären npn-/pnp-Struktur). Die Verringerung der Basis-Emitterspannung einer parasitären npn-/pnp-Struktur ist somit nicht mehr auf die Sättigungsspannung einer weiteren parasitären npn-/pnp-Struktur beschränkt.
  • Das zur Verringerung der Basis-Emitterspannung dienende Schaltelement kann hierbei als selbstständiges Funktionselement ausgebildet sein, oder aber eine Drain-Zone des in dem angrenzenden Funktionselement-Halbleitergebiet ausgebildeten Schaltelements „mitbenutzen”. In letzterem Fall wird dem Halbleiterbauteil also lediglich eine zusätzliche Source-Zone sowie ein zusätzliches Gate hinzugefügt sowie die an das Funktionselement-Halbleitergebiet angrenzende Isolatorstruktur geändert.
  • Die Erfindung hat den Vorteil, dass das Erzeugen von zusätzlichen parasitären Strukturen, die mit bereits vorhandenen parasitären Strukturen verschaltet werden und eine Verringerung unerwünschter lateraler Querströme bewirken sollen, entfallen kann.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 eine bevorzugte Ausführungsform eines erfindungsgemäßen Halbleiterbauteils.
  • 2 ein Ersatzschaltbild des in 1 gezeigten Halbleiterbauteils.
  • 3 eine Draufsicht eines Teils des in 1 gezeigten Halbleiterbauteils.
  • 4 eine Querschnittsdarstellung eines herkömmlichen Halbleiterbauteils.
  • 5 eine Draufsicht eines Teils des in 6 gezeigten Halbleiterbauteils.
  • 6 eine Querschnittsdarstellung eines zweiten herkömmlichen Halbleiterbauteils.
  • 7 eine Draufsicht eines Teils des in 8 gezeigten Halbleiterbauteils.
  • 8 eine Querschnittsdarstellung eines dritten herkömmlichen Halbleiterbauteils.
  • 9 ein Ersatzschaltbild der in 6 und 8 gezeigten Halbleiterbauteile.
  • 10 eine Detaildarstellung einer Schnittstelle zwischen Isolatorstruktur und daran angrenzendem Fuktionselement-Halbleitergebiet.
  • In den Figuren sind identische bzw. einander entsprechende Bauteile bzw. Bauteilgruppen mit den gleichen Bezugsziffern gekennzeichnet.
  • In 1 ist ein Halbleiterbauteil 30 gezeigt, dessen Aufbau im Wesentlichen den in 6 und 8 gezeigten Halbleiterbauteilen 1', 1'' entspricht. Ein wesentlicher Unterschied zu den in 6 und 8 gezeigten herkömmlichen Halbleiterbauteilen 1', 1'' besteht darin, dass ein Schaltelement in Form eines zusätzlichen Transistors 31 vorgesehen ist, der Source-Gebiete 32, ein Körper-Gebiet 33, ein Gate 34 und ein Drain-Gebiet 35 aufweist. Der Transistor 31 ist aktiv ansteuerbar und wird vorzugsweise dann aktiviert, wenn an das Drain-Gebiet 11 eine negative Spannung angelegt wird. Das Aktivieren des Transistors 31 bewirkt einen Stromfluss zwischen den Source-Gebieten 32 und dem zweiten Funktionselement-Halbleitergebiet 7 bzw. dem Drain-Gebiet 11. Hierzu wird durch das Gate 34 ein Kanal in das Körper-Gebiet 33 induziert. Der Stromfluss durch das Körper-Gebiet 33 bewirkt eine Herabsetzung des Potenzials zwischen der Basis und dem Emitter der parasitären npn-Struktur Qn2. Mittels des Transistors 31 ist es sogar möglich, einen vollständigen Kurzschluss einer Basis-Emitterstrecke des parasitären Transistors Qn2 zu erzielen. Die in 1 gezeigte, Ausführungsform ist hierbei stark schematisch, Details bezüglich der Randstrukturen des Transistors 31 bzw. des in dem zweiten Funktionselement-Halbleitergebiet 7 ausgebildeten Transistors sind hier nicht gezeigt.
  • Die Source-Gebiete 32 sowie das Gate 34 des zur Potenzialreduktion dienenden Transistors 31 sind mit einem Source-Anschluss S2 bzw. einem Gate-Anschluss G2 verbunden.
  • Die in 6 und 8 gezeigten „künstlich” vorgesehenen Halbleiterstrukturen zur Reduzierung parasitärer Querströme (Bezugsziffern 13, 14 und 16) können in der in 1 gezeigten Ausführungsform entfallen. Dies ist jedoch nicht zwingend notwendig, diese Halbleiterstrukturen können auch im Halbleiterbauteil verbleiben.
  • Das in 2 gezeigte Ersatzschaltbild zeigt den Fall, dass in dem Halbleiterbauteil zusätzliche Halbleiterstrukturen vorgesehen sind, die eine erste npn-/pnp-Struktur Qn1 ausbilden (diese zusätzlichen Halbleiterstrukturen sind in 1 nicht dargestellt bzw. enthalten). Der zur Potenzialreduktion dienende Transistor 31 wird zu der ersten parasitären npn-/pnp-Struktur Qn1 parallel geschaltet, wenn eine derartige Struktur vorhanden ist. Entfällt der parasitäre Transistor Qn1 (wie in 1 gezeigt), so wird dieser durch den Transistor 31 „ersetzt”. In den Figuren ist mit „C”, „B”, „E” ein Kollektor-, Basis- und Emitteranschluss bezeichnet.
  • In 3 ist ein Teil einer möglichen Ausführungsform des zur Potenzialabsenkung dienenden Transistors 31 gezeigt, in der dieser als ringförmige Struktur ausgebildet ist, die das im zweiten Funktionselement-Halbleitergebiet ausgebildete Funktionselement (Transistor) einschließt. Dadurch kann eine besonders effektive Potenzialabsenkung bewirkt werden. Die Erfindung ist jedoch nicht auf diese Ausführungsform beschränkt; es genügt, wenn der Transistor 31 als längliche Struktur ausgebildet ist, ähnlich der ersten bzw. zweiten Isolationsstruktur 4, 5 in 7.
  • Die in den Figuren gezeigten p- bzw. n-Gebiete können natürlich invers dotiert sein, d. h. p- und n-Gebiete können miteinander vertauscht werden.
  • In 10 ist eine Detaildarstellung einer Schnittstelle zwischen Isolatorstruktur 4 und daran angrenzendem Fuktionselement-Halbleitergebiet 7 gezeigt. Die Isolatorstruktur 4 ist hierbei in einen ersten Teil 4A und einen zweiten Teil 4B aufgeteilt, die durch einen Teil des zweiten Fuktionselement-Halbleitergebiets 7 voneinander getrennt sind. Zusätzlich sind zum Erzielen einer besseren Isolation zwei Feldoxidschichten 36 vorgesehen, die wenigstens teilweise von einer Metallschicht 37 bedeckt sind. In diesem Beispiel wird ein niederdotiertes n-Epi-Gebiet in Serie geschalten, wodurch ein elektrisches Feld abgebaut und ein Spannungsdurchbruch bei hohen Spannungen vermieden wird.
  • Die Erfindung lässt sich auch wie folgt darstellen:
    Die Erfindung betrifft eine neuartige Lösung des Problems der Minoritätsträgerinjektion in sperrschichtisolierten BCD(Bipolar-CMOS-DMOS)-Technologien.
  • Bisher sind Guard-Strukturen bekannt, die gemein haben, dass die lokale Absenkung des Substratpotenzials, die zur Unterdrückung des lateralen npn-Parasiten im Substrat führen soll, unter Zuhilfenahme ebendieses Parasiten erreicht wird (6, 8). Das elektrische Ersatzbild in 9 verdeutlicht, dass die Basis-Emitterspannung des störenden Parasiten Qn2 bei optimierten parasitären Impedanzen bis auf die Sättigungsspannung des Parasiten Qn1 reduziert werden kann. Eine weiter Reduktion ist jedoch nicht möglich, wodurch eine vollständige Ausschaltung von Qn2 nicht erzielt werden kann.
  • Erfindungsgemäß wird die Absenkung des Substratpotenzials und damit die lokale Unterdrückung des parasitären npn-Transistors Qn2 im Substrat durch einen aktiv ansteuerbaren Transistor erreicht. Dieser ist dem üblicherweise zu diesem Zweck herangezogenen Parasiten Qn1 parallelgeschaltet und ermöglicht eine stärkere Potenzialreduktion, da dieser nicht mehr durch die Sättigungsspannung des bipolaren Parasiten Qn1 begrenzt ist. Theoretisch ist damit ein vollständiger Kurzschluss der Basis-Emitterstrecke von Qn2 erreichbar.
  • 2 zeigt ein Prinzipschaltbild der Anordnung. Wird der zusätzliche FET geeignet angesteuert (beim Auftreten negativer Potenziale am Drain des DMOS eingeschalten), so bewirkt er einen Kurzschluss der Basis-Emitterstrecke des parasitären Transistors Qn2 und verhindert somit dessen Aktivierung. Ein wesentlicher Aspekt der Erfindung ist, unter Zuhilfenahme eines aktiv ansteuerbaren Transistors das Substratpotenzial weiter als bisher möglich abzusenken. Dadurch wird die Grenze für die Substratabsenkung, die bisher die Sättigungsspannung des bipolaren Parasiten war, unterschritten und eine vollständige Deaktivierung des lateralen npn-Parasiten ist möglich.
  • Ein Ausführungsbeispiel ist in 1 wiedergeben. Eine außerhalb des eigentlichen DMOS-Transistors (Funktionselement) angeordnete Source-Bulk-Zelle bewirkt bei Aufsteuerung des zusätzliches Gates G2 einen Stromfluss vom Drain des DMOS zum Substrat. Dadurch wird am Rand des DMOS Transistors das Substratpotenzial abgesenkt und die Drain-Substrat-Diode gesperrt. Diese Anordnung kann beispielsweise wie in 3 gezeigt als Ring um den DMOS-Transistor ausgeführt werden. Das gibt die Möglichkeit, die Schutzstruktur in den Randabschluss des DMOS-Transistors zu integrieren. Wird der aktive Schutz nicht benötigt, kann G2 mit S2 verbunden werden und der zusätzliche FET ist inaktiv. (Das zusätzliche Gate G2 ist in 3 zur Vereinfachung nicht dargestellt).
  • Eine andere Möglichkeit wäre die Verwendung eines eigenen Bauteils (z. B. DMOS), um die Verbindung zwischen Drain und Substrat herzustellen. Dies wäre unter Umständen weniger flächeneffizient, da der erforderliche Rdson (der Widerstand Drain-Source im eingeschalteten Zustand (Einschaltwiderstand)) für gute Effizienz der Unterdrückung gering sein muss. Der Vorteil wäre jedoch, dass diese Ausführung mit Standard-Bibliotheksbauteilen ohne Modifikation umsetzbar ist.
  • Bezugszeichenliste
  • 1
    Halbleiterbauteil
    1'
    Halbleiterbauteil
    1''
    Halbleiterbauteil
    2
    erste Halbleiterschicht
    3
    zweite Halbleiterschicht
    4
    erste Isolationsstruktur
    4A
    erster Teil der Isolationsstruktur
    4B
    zweiter Teil der Isolationsstruktur
    5
    zweite Isolationsstruktur
    6 bis 8
    erstes bis drittes Funktionselement-Halbleitergebiet
    9
    Source-Gebiet
    10
    Körper-Gebiet
    11
    Drain-Gebiet
    12
    Gate
    D
    Drain-Anschluss
    S
    Source-Anschluss
    G
    Gate-Anschluss
    S2
    Source-Anschluss
    G2
    Gate-Anschluss
    13
    dritte Isolationsstruktur
    14
    Halbleiterstruktur
    15
    Leitung
    Qn1
    erste parasitäre npn-Struktur
    Qn2
    zweite parasitäre npn-Struktur
    16
    Halbleiterstruktur
    17
    Leitung
    18
    Struktur
    19
    Kollektor-Gebiet
    20
    DMOS-Struktur
    21
    Reverse-Diode
    30
    Halbleiterbauteil
    31
    Transistor
    32
    Source-Gebiet
    33
    Körper-Gebiet
    34
    Gate
    35
    Drain-Gebiet
    36
    Feldoxidschicht
    37
    Metallschicht

Claims (3)

  1. Halbleiterbauteil (30), das mehrere Halbleiter-Funktionselemente aufweist, mit: – einer ersten und einer zweiten Halbleiterschicht (2, 3), wobei die zweite Halbleiterschicht (3) auf der ersten Halbleiterschicht aufgebracht und zu dieser invers dotiert ist, – Isolationsstrukturen (4, 5), die wenigstens in der zweiten Halbleiterschicht (3) vorgesehen sind und die zur Aufteilung der zweiten Halbleiterschicht (3) in mehrere voneinander isolierte Funktionselement-Halbleitergebiete (6, 7) dienen, wobei jedes Halbleiter-Funktionselement wenigstens zum Teil aus einem der Funktionselement-Halbleitergebiete (6, 7) gebildet wird, wobei ein parasitärer Stromfluss durch eine npn-/pnp-Struktur (Qn2), die durch jeweils einen Teil zweier Funktionselement-Halbleitergebiete (6, 7) und einen dazwischen liegenden Teil der ersten Halbleiterschicht (2) gebildet wird, verringerbar ist, indem mittels eines aktiv ansteuerbaren Schaltelements (31) ein Stromfluss erzeugt wird, der eine Basis-Emitterspannung der npn-/pnp-Struktur (Qn2) verringert, wobei das aktiv ansteuerbare Schaltelement in Form eines Transistors (31) in das Halbleiterbauteil integriert ist, derart, dass in einer der Isolationsstrukturen (4) ein Source-Gebiet (32) des Transistors (31) vorgesehen ist, das mit einem Source-Anschluss (S2) des Transistors (31) in Verbindung steht, und dass ein Gate (34) des Transistors (31) vorgesehen ist, wobei durch das Gate ein Stromfluss von dem Source-Gebiet (32) durch die Isolationsstruktur (4) hindurch in das an die Isolationsstruktur (4) angrenzende Funktionselement-Halbleitergebiet (7) steuerbar ist.
  2. Halbleiterbauteil (30) nach Anspruch 1, dadurch gekennzeichnet, dass die Isolationsstrukturen (4, 5) an die erste Halbleiterschicht (2) angrenzen und aus zur zweiten Halbleiterschicht (3) invers dotiertem Halbleitermaterial bestehen.
  3. Halbleiterbauteil (30) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das in dem an die Isolationsstruktur (4) angrenzenden Funktionselement-Halbleitergebiet (7) ausgebildete Halbleiter-Funktionselement ein Transistor ist, wobei eine Drain-Zone (11) des in dem Funktionselement-Halbleitergebiet (7) ausgebildeten Transistors gleichzeitig die Drain-Zone des zur Verringerung des parasitären Stroms dienenden Transistors (31) ist.
DE10350162A 2003-10-28 2003-10-28 Halbleiterbauteil Expired - Lifetime DE10350162B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10350162A DE10350162B4 (de) 2003-10-28 2003-10-28 Halbleiterbauteil
US10/975,554 US7319263B2 (en) 2003-10-28 2004-10-28 Semiconductor component with switching element configured to reduce parasitic current flow

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10350162A DE10350162B4 (de) 2003-10-28 2003-10-28 Halbleiterbauteil

Publications (2)

Publication Number Publication Date
DE10350162A1 DE10350162A1 (de) 2005-06-09
DE10350162B4 true DE10350162B4 (de) 2011-07-28

Family

ID=34559212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10350162A Expired - Lifetime DE10350162B4 (de) 2003-10-28 2003-10-28 Halbleiterbauteil

Country Status (2)

Country Link
US (1) US7319263B2 (de)
DE (1) DE10350162B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470955B2 (en) * 2005-04-15 2008-12-30 Delphi Technologies, Inc. Technique for improving negative potential immunity of an integrated circuit
US9130006B2 (en) * 2013-10-07 2015-09-08 Freescale Semiconductor, Inc. Semiconductor device with buried conduction path
US9590091B2 (en) * 2014-08-22 2017-03-07 Infineon Technologies Ag Minority carrier conversion structure
DE102020107479A1 (de) * 2020-03-18 2021-09-23 Elmos Semiconductor Se Vorrichtung und Verfahren zur Verhinderung der Nichtzündung unbeschädigter Airbag-Zündkreise bei einem Unfall

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3507181C2 (de) * 1985-03-01 1993-08-05 Ic - Haus Gmbh, 6501 Bodenheim, De
DE4411869A1 (de) * 1994-04-06 1995-10-12 Siemens Ag Integrierte Schaltungsanordnung zum Treiben einer induktiven Last
DE3834841C2 (de) * 1987-10-15 1999-03-18 Sgs Thomson Microelectronics Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE69605283T2 (de) * 1996-05-14 2000-05-11 Mitsubishi Denki K.K., Tokio/Tokyo Hochspannungshalbleiterbauelement mit Kontrollelement
DE4133245C2 (de) * 1991-10-08 2001-09-20 Bosch Gmbh Robert Bipolare monolithisch integrierte Schaltung
DE69624493T2 (de) * 1996-12-09 2003-06-26 Stmicroelectronics S.R.L., Agrate Brianza Vorrichtung und Verfahren zur Unterdrückung von parasitären Effekten in einer integrierten Schaltung mit pn-Isolationszonen
EP0813247B1 (de) * 1996-05-10 2003-08-13 Allegro Microsystems Inc. Ein gesonderter Schutztransistor zur Verminderung des injizierten Stroms von einer PN-Übergangsisolationsinsel zur anderen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE813247C (de) * 1949-12-09 1951-09-10 Bode Panzer Geldschrankfabrike Sicherungseinrichtung durch Gas, insbesondere fuer Stahlkammertueren
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4830973A (en) * 1987-10-06 1989-05-16 Motorola, Inc. Merged complementary bipolar and MOS means and method
US5545917A (en) * 1994-05-17 1996-08-13 Allegro Microsystems, Inc. Separate protective transistor
US5889310A (en) * 1997-04-21 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with high breakdown voltage island region

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3507181C2 (de) * 1985-03-01 1993-08-05 Ic - Haus Gmbh, 6501 Bodenheim, De
DE3834841C2 (de) * 1987-10-15 1999-03-18 Sgs Thomson Microelectronics Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE4133245C2 (de) * 1991-10-08 2001-09-20 Bosch Gmbh Robert Bipolare monolithisch integrierte Schaltung
DE4411869A1 (de) * 1994-04-06 1995-10-12 Siemens Ag Integrierte Schaltungsanordnung zum Treiben einer induktiven Last
EP0813247B1 (de) * 1996-05-10 2003-08-13 Allegro Microsystems Inc. Ein gesonderter Schutztransistor zur Verminderung des injizierten Stroms von einer PN-Übergangsisolationsinsel zur anderen
DE69605283T2 (de) * 1996-05-14 2000-05-11 Mitsubishi Denki K.K., Tokio/Tokyo Hochspannungshalbleiterbauelement mit Kontrollelement
DE69624493T2 (de) * 1996-12-09 2003-06-26 Stmicroelectronics S.R.L., Agrate Brianza Vorrichtung und Verfahren zur Unterdrückung von parasitären Effekten in einer integrierten Schaltung mit pn-Isolationszonen

Also Published As

Publication number Publication date
US7319263B2 (en) 2008-01-15
DE10350162A1 (de) 2005-06-09
US20050110111A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE69324871T2 (de) Hochspannungs-MIS-Feldeffektransistor und integrierte Halbleiterschaltung
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE102008040892B4 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE102004014744B4 (de) Halbleiterbaugruppe mit einem Graben zum Treiben eines Schaltselement und Vermeiden eines Latch-up Durchbruchs
DE4110369C2 (de) MOS-Halbleiterbauelement
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE3537004A1 (de) Vdmos-baustein
WO2000063972A1 (de) Halbleiter-bauelement
DE102005061378A1 (de) VDMOS-Bauelement
DE102017221950B4 (de) Halbleitervorrichtung
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE19725091B4 (de) Laterales Transistorbauelement und Verfahren zu seiner Herstellung
DE102005011348B4 (de) Halbleitervorrichtung
DE2832154C2 (de)
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
EP1097482B1 (de) J-fet-halbleiteranordnung
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
EP1157425B1 (de) Igbt mit pn-isolation
EP0098496A1 (de) IGFET mit Injektorzone
DE10350162B4 (de) Halbleiterbauteil
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE10014455B4 (de) Pegelschieber
EP1259989B1 (de) Monolithisch integriertes halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20111029

R071 Expiry of right